專利名稱：一種實現從1位到3位量化的數字相關器的制作方法
技術領域：
本實用新型涉及一種數字相關器，特別是涉及一種實現從1位到3位量化的數字相關器。
背景技術：
數字相關器是指利用數字方法對輸入的信號進行相關處理。數字相關技術廣泛應用于通信和雷達系統(tǒng)中。這里所說的數字相關器是指雷達技術，尤其是微波遙感技術中，為了計算通道之間信號的內積，而進行的復相關及累加過程的總稱。目前數字相關器主要應用在合成孔徑輻射計和極化輻射計中。在合成孔徑輻射計中，利用數字相關器實現多個(有些應用會打到上百個)通道之間的交叉互相關，可以節(jié)約系統(tǒng)在體積重量及功耗上的開銷。在極化輻射計中，利用數字相關器實現兩個極化通道的寬帶復相關，此時數字相關器的作用是在極高帶寬時(模擬技術無法達到幾個GHz帶寬信號的相關處理)，實時實現信號的相關。
數字相關器的一個典型應用是在微波遙感上。
微波遙感分為有源微波遙感和無源微波遙感，為了提高無源微波遙感器(如微波輻射計)的分辨率，八十年代以來，從事空間對地觀測的工程師將六十年代在射電天文技術中發(fā)展起來的一種稱為綜合孔徑射電天文學的有效稀疏陣列天線信號處理技術引入對地觀測的微波輻射計，綜合孔徑射電天文學的相關內容可見參考文獻[1]Thompson，A.R.，J.M.Moran and G.W.Swenson，Jr.Interferometry and synthesis inradio astronomy，Krieger Publishing Company，Malabar，Florida，1994。
1983年，美國NASA戈達德飛行中心的D.M.LeVine等第一次建議將射電天文中的綜合孔徑技術引入對地觀測的微波輻射計，用以提高其分辨率。從80年代中期始，NASA的JPL實驗室和Massachusetts州立大學(Umass)的微波遙感實驗室(MIRSL)在機載微波輻射計上進行了垂直飛行方向上的一維綜合孔徑輻射計的研制工作，并進行了大量的飛行實驗，如參考文獻[2]Ruf，C.S.，C.T.Swift，A.B.Tannerand D.M.Le Vine，“Interferometric synthetic aperture microwave radiometry for theremote sensing of the earth”，IEEE Trans.GRS，Vol.26，pp.597-611，1988。這臺稱為電掃描、稀疏陣列輻射計(ESTAR，Electrical Scan Thinned Array Radiometer)的遙感器，只在垂直飛行軌跡的方向上進行孔徑綜合。當其進一步提高空間分辨力并大量增加天線單元時，將需要很多的相關器，對于星載應用這無疑是一個嚴重的缺陷，特別是如果要實現兩個方向的綜合(二維口徑)則相關器的數目將難以接受。因此目前合成孔徑輻射計是向著數字化的方向發(fā)展，相應的相關器則應采用數字相關器。
現有的數字相關器采用了以下兩種數字相關技術。
在赫爾辛基大學研制的合成孔徑輻射計(以下簡稱HUT-2D)中，采用了1位量化精度的數字相關技術，實現了575條基線的數字相關。赫爾辛基大學采用的方法是先用模擬方式得到同一通道的同相(I)和正交(Q)分量，然后分別對I/Q進行量化，最后實現數字相關。數字相關是利用FPGA具體實現的。赫爾辛基大學所研制的1位量化精度的數字相關技術以下簡稱HUT方案。
美國NASA已經和正在研制幾種低功耗的專用數字相關芯片，能夠實現2位量化的數字相關，也采用了模擬正交解調技術。如參考文獻[3]Thompson，W.L.，W.G.Hall，J.R.Piepmeier，C.T.Johnson-Bey，“Low-power radio-frequency analog-to-digitalconverter，”Proc.Int.Geosci.Remote Sens.Symp.，Toulouse，France，21-25 July 2003和參考文獻[4]Piepmeier，J.R.，J.Hass，“Ultra-low power digital correlator for passivemicrowave polarimetry，”Proc.NASA Earth Science Technology Conference，CollegePark，MD，August 2001.。NASA研制的實現2位量化的數字相關技術以下簡稱NASA方案。
從上述的兩種方案看到，當前的數字相關器只能夠實現1位，1.6位或2位量化的數字相關，對3位量化的數字相關卻無能為力，而且存在的一個很大的缺陷是量化精度不可調，這就限制了數字相關器的使用范圍，因此在當前的生產，科研活動中，迫切需要一種量化精度高，適用范圍廣且精度可調的新型數字相關器。

發(fā)明內容
本實用新型的目的是克服上述已有的HUT方案和美國NASA方案量化精度低，精度不可調的缺點，提供一種可實現1位，2位，3位數字相關的可重新配置的數字相關器。
本實用新型的目的是這樣實現的本實用新型提供的一種實現從1位到3位量化的數字相關器，包括高速的ADC、數字相關電路、數據格式轉換和外部接口電路；其特征在于，所述的高速ADC從外部的接收機接收已經過放大和變頻處理的天線單元的模擬信號，并將這些模擬信號轉變?yōu)閿底中盘枺D換后的數字信號進入數字相關電路；在數字相關電路中，對數字信號按順序進行正交解調和相關處理，將相關處理所得到的結果送入數據格式轉換和外部接口電路，在數據格式轉換和外部接口電路中對數字信號進行數據格式轉換，使之成為能夠通過接口傳輸的格式，最后在外部接口中按要求順序輸出數字信號的高位和低位。
所述的數字相關電路利用FPGA編程實現其功能，通過對FPGA重新配置，實現從1位到3位的數字相關。
所述的高速ADC是指接收速率在100MSPS以上的ADC。
所述的高速ADC的功能是對輸入的接收機信號進行采集，并將這些信號實現模數轉換。
上述的高速ADC對輸入的接收機信號進行采集是通過欠采樣方式進行的。
所述的數字相關電路由正交解調模塊和相關處理模塊組成，正交解調模塊的功能是對數字中頻信號進行正交解調，生成I/Q數字信號，輸入相關處理模塊，相關處理模塊再將正交解調后的I/Q數字信號實現相關處理。
所述的正交解調模塊采用數字移相技術實現正交解調，正交解調模塊按功能可進一步劃分為數據格式轉換單元、相關精度選擇單元、延時移相單元和總線輸出單元；數據格式轉換單元的作用是將輸入數據轉換為適合相關處理的數據格式，相關精度選擇單元的作用是根據系統(tǒng)精度的要求，選擇有效數據的位數，延時移相單元是采用數字移相技術中的延時移相方法實現正交解調。
所述的相關處理模塊中的相關處理包括自相關處理和互相關處理，自相關處理指各個通道內的自相關，互相關處理指任意兩個通道之間所進行的互相關處理。
所述的相關處理模塊中的數字相關方式包括全冗余和最小冗余在內的不同的實現方式，這些不同的實現方式可以通過對FPGA的不同配置來實現。
所述的數據格式轉換和外部接口電路由數據格式轉換模塊和外部接口模塊組成，數據格式轉換和外部接口電路可以利用FPGA來實現；數據格式轉換模塊的功能是要將相關結果轉換為能夠通過接口傳輸的格式，外部接口模塊的功能是按要求順序輸出I/Q信號的高位和低位。
本實用新型所述的可重新配置的數字相關器的一個優(yōu)選方案是添加DA數據格式轉換電路，DA數據格式轉換電路是將數字相關電路中所得到的相關結果轉換為模擬量，并將轉換以后的不同基線的相關結果順序輸出，從而能夠在示波器上實時觀測到所有基線的相關結果。
本實用新型的優(yōu)點在于
(1)本實用新型提供的實現從1位到3位量化的數字相關器，通過對數字相關電路所在的FPGA進行重新配置，可以實現對1位，2位和3位的數字相關，從而實現相關精度可調的目的。
(2)在高速ADC中，對接收機信號的采集采用了欠采樣技術，利用該技術可以在保證信號不產生頻譜混疊的前提下，用最小的采樣頻率進行信號采集，從而減小后續(xù)數字相關電路的吞吐率，降低技術復雜度。
(3)利用延時移相方法實現數字移相使得移相電路的結構非常簡單，只需要一級寄存器就可以實現。
(4)本實用新型所述裝置的優(yōu)選方案添加了DA數據格式轉換電路，有了該電路，能夠在示波器上實時觀測到所有基線的相關結果，便于系統(tǒng)調試階段的幅度及相位平衡的調整，以及在進行系統(tǒng)試驗或應用之前驗證系統(tǒng)是否工作于正常狀態(tài)。
(5)通過對FPGA的重新配置，可以根據實際天線單元的陣列布局的不同，實現各種不同相關方式，其中包括了全冗余和最小冗余方案。
(6)可以根據系統(tǒng)總體結構的不同，重新配置FPGA，設計不同的接口電路，實現與不同格式和速度的數據管理單元的數據傳輸。


圖1為本實用新型的用于合成孔徑輻射計上的數字相關器基本組成示意圖圖2為本實用新型的數字相關器中8通道全冗余相關方案電路圖圖3為本實用新型的數字相關器中數字移相技術原理圖圖4為本實用新型的數字相關器中數據格式轉換模塊電路圖圖5為本實用新型的另一種數字相關器的實施例組成示意圖具體實施方式
下面參照附圖與實施例，對本實用新型做進一步的描述。
如圖1所示，本實施例所制作的一個具體應用是在合成孔徑輻射計上的數字相關器。該應用在合成孔徑輻射計的數字相關器，由8個高速的ADC、數字相關電路、數據格式轉換和外部接口電路組成。在本實施例中，8個高速ADC分別與對應的數字相關電路的輸入端相連接，例如第一路高速ADC與數字相關電路的din_i輸入端相連接，數字相關電路與數據格式轉換和外部接口電路相連，數字相關電路的使能信號輸出端w_en與數據格式轉換和外部接口電路的使能信號輸入端w_en相連，數字相關電路的數據輸出端Out 1與數據格式轉換和外部接口電路的數據輸入端dout_32相連。數據格式轉換和外部接口電路的輸出端與外部電路相連接。
所述的高速ADC的功能是通過欠采樣方式對輸入的接收機信號進行采集，并對這些信號實現模數轉換，在本實施例中可以選用市場上已有的模數轉換器，例如AD9054。由于AD9054的量化精度為8位，而對于合成孔徑輻射計來說，3位的精度已經能夠滿足系統(tǒng)的要求，因此只需要將AD9054輸出的高4位與數字相關電路相連，就能夠保證足夠的輻射測量精度。按照奈奎斯特頻率的要求，采樣頻率應該至少為信號最高頻率的兩倍以上，才可以避免頻譜混疊。但是對于帶限信號而言，采用信號帶寬兩倍以上的頻率采樣，同樣也可以避免頻譜混疊，這種方法就是欠采樣。本實施例之所以使用上述的欠采樣方式對接收機信號進行采集，是因為采用欠采樣技術可以在保證信號不產生頻譜混疊的前提下，用最小的采樣頻率進行信號采集，從而可以減小后續(xù)數字相關電路的吞吐率，降低了技術復雜度。
所述的數字相關電路的功能是同時計算8個通道的自相關和任意兩個通道的互相關，數字相關電路可以利用FPGA來實現。在本實施例中，所述的FPGA可以選用XILINX的Virtex2v1000。如圖1所示，所述的數字相關電路有8個輸入端，分別為din_i、din_i1、din_i2、din_i3、din_i4、din_i5、din_i6、din_i7，它們分別與上述的8路高速ADC相連。
在數字相關電路中主要實現兩個功能一是對數字中頻信號進行正交解調，二是對信號進行自相關和互相關處理。相應的，數字相關電路可以分為兩個模塊，即正交解調模塊和相關處理模塊。
在本實施例中采用數字移相技術實現正交解調，采用數字移相技術的優(yōu)點是避免了原來使用的模擬正交解調所帶來的系統(tǒng)體積大、重量重及功耗開銷高的缺點。如圖3所示，為本實用新型的數字移相方案的原理圖，從圖中可知，數字移相技術可以分為數據格式轉換、相關精度選擇、延時移相和總線輸出等步驟，因此在采用數字移相技術的正交解調模塊中，該模塊可以進一步劃分為數據格式轉換單元、相關精度選擇單元、延時移相單元和總線輸出單元。
數據格式轉換單元的作用是將輸入數據轉換為適合相關處理的數據格式，這里的數據格式轉換主要是指在符號數和無符號數之間的格式轉換，在本實施例中，輸入數據是符號數，符號數需要轉換成無符號數用來進行精度選擇，延時及總線合成。
相關精度選擇單元的作用是根據系統(tǒng)精度的要求，選擇有效數據的位數。相關精度選擇的原理是FPGA選擇不同的管腳作為有效輸入信號，所有的AD輸出都連接到FPGA，但FPGA按照精度要求選擇不同數目的管腳進行相關處理。根據本實用新型的要求，本實用新型能夠實現1-3位的數字相關，而對于具體的系統(tǒng)而言，系統(tǒng)精度要求是不一樣的，可以是1位、2位或3位有效數據，位數越多，系統(tǒng)的精度越高。相關精度選擇單元可以根據不同的系統(tǒng)要求選擇精度，使得本實用新型具有廣泛的適用性。相關精度選擇單元功能的實現是通過對FPGA編程來實現的，一旦選定了一定的精度，在一個任務周期內相關精度就不能改變。若要改變相關精度，則應在一個任務周期結束以后，對FPGA重新進行配置，以調整精度。3位數字相關是本實用新型對現有技術的一個改進，現有的HUT方案和NASA方案只能夠實現1位、1.6位或2位量化的數字相關，本實用新型的3位數字相關能夠提供比1位和2位數字相關更高的輻射測量精度。
延時移相單元是采用數字移相技術的正交解調模塊的核心部分，延時移相是數字移相技術中的一種方法，它的原理是合理選擇延時電路的時鐘頻率，使得一個時鐘周期正好可以將輸入信號的中心頻率產生1/4周期的延時，因此當需要移相的數字信號延時一個時鐘周期后，信號相位也就正好改變1/4周期。采用延時移相方法實現數字移相的優(yōu)點是移相電路的結構非常簡單，只需要一級寄存器就可以實現，從而簡化了系統(tǒng)的復雜度。通過上述的延時移相方法實現了正交解調，解調產生了同相(I)和正交(Q)信號分量，將I/Q信號合成一路總線，通過總線輸出單元輸出，再進行后續(xù)的相關處理。合成總線的目的是避免后面相關部分的連線過于復雜。
相關處理模塊的功能是將前述經過正交解調后的I/Q數字信號實現相關處理。相關處理包括自相關和互相關，這里的自相關是指8個通道的自相關，互相關是指任意兩個通道之間的互相關。在本實用新型中，數字相關可以有不同的實現方案，如最小冗余方案和全冗余方案。將8個通道中的任意兩個進行組合，共有C82=28]]>種組合方式，這種方法就叫做全冗余。8個天線一維排列，形成不間斷的基線只能到23，也就是在28種組合中選擇特定的23種組合，這種方法就是最小冗余。采用最小冗余方案可以實現功能，但精度不高，采用全冗余方案，精度高，但相應的開銷也比較大。根據實際需要，通過對FPGA編程可以實現最小冗余或全冗余。
下面結合圖2對其做進一步的詳細說明，如圖2所示為8通道全冗余相關電路圖。在該實施例中，要對8路輸入信號進行1路自相關處理，同時對8路輸入信號中的任意兩路進行互相關處理，因此在整個電路中有1個自相關器和28個互相關器，在圖中自相關器是標號為base line_dc的相關器，互相關器是標號從base line_dc1至base line_dc28的相關器。在本實施例中只進行了1路自相關，而不是8路自相關，進行8路自相關的目的是檢測8個通道的幅度平衡，同時也可以通過8路平均，提高自相關的精度。由于在本實施例的具體要求中只需要1路自相關，未要求8路自相關，因此在圖2中只對8路信號進行了1路自相關處理，但實際上8個通道的自相關應該與1路自相關處理基本相同，用同樣的方法可以實現8路自相關。在圖中還有標號為integrate time的積分時間控制電路，它是用計數器實現的，其作用是控制積分時間，它是決定輻射測量精度的決定因素之一，它的一路輸出進入標號為pulse_shaping_1period的做脈沖整形電路。脈沖整形電路的作用是將輸入的任意寬度的正脈沖整形為一個時鐘周期的正脈沖，無論相關積分時間如何改變，該電路可以在積分時間控制電路產生上升沿時，生成一個時鐘周期的正脈沖，該脈沖將前一個積分時間內相關所得的結果鎖存；積分時間控制電路觸發(fā)基線選擇器，以便在后續(xù)步驟中可以將積分結果順序輸出；同時，脈沖整形電路與各個相關器的rs1輸入端相連，脈沖整形電路產生的脈沖將所有的相關器重新復位，以進行下一個周期的相關和積分。圖中還有一29路的多路選擇器，多路選擇器的接入端標號是從d0至d28。信號經過譯碼器后連入相關器，其中第一路信號要做自相關處理，故第一路信號通過譯碼器后分成兩路連入自相關器base line_dc，一路連入相關器的In1接口，另一路連入相關器的In2接口，這兩路相同的信號在自相關器中做自相關處理，自相關處理結束以后，自相關器base line_dc的輸出端與多路選擇器的d0輸入端相連。第一路信號除了做自相關處理外還要做互相關處理，該路信號要與其他7路信號做互相關，第一路信號分別接入互相關器base line_dc1至互相關器base line_dc7的In1接口，這些互相關器的In2接口分別與第二，第三，第四，第五，第六，第七，第八路信號相連接，從而在這些互相關器中實現第一路信號與其他七路信號間的互相關操作，這些互相關器的輸出端分別與多路選擇器的d1至d7輸入端連接。對第二路信號，無需做自相關處理，只有互相關處理。因為第二路信號與第一路信號間的互相關處理已經實現，故第二路信號只需與第三，第四，第五，第六，第七，第八路信號做互相關處理，這些互相關處理分別在互相關器base line_dc8至baseline_dc13中實現，第二路信號分別接入上述相關器的In1接口，這些互相關器的In2接口分別與第三，第四，第五，第六，第七，第八路信號相連接，這些不同的信號在互相關器中做互相關操作，所得結果分別輸出到多路選擇器的d8至d13輸入端。對于第三，第四，第五，第六，第七，第八路信號的處理與第二路信號相類似，都只有互相關處理。第三路信號連入互相關器base line_dc14至base line_dc18的In1接口，這些互相關器的In2接口分別與第四，第五，第六，第七，第八路信號相連接，不同的信號在互相關器中做互相關操作，所得結果分別輸出到多路選擇器的d14至d18輸入端。第四路信號連入互相關器base line_dc19至base line_dc22的In1接口，這些互相關器的In2接口分別與第五，第六，第七，第八路信號相連接，不同的信號在互相關器中做互相關操作，所得結果分別輸出到多路選擇器的d19至d22輸入端。第五路信號連入互相關器base line_dc23至base line_dc25的In1接口，這些互相關器的In2接口分別與第六，第七，第八路信號相連接，不同的信號在互相關器中做互相關操作，所得結果分別輸出到多路選擇器的d23至d25輸入端。第六路信號連入互相關器base line_dc26至base line_dc27的In1接口，這些互相關器的In2接口分別與第七，第八路信號相連接，不同的信號在互相關器中做互相關操作，所得結果分別輸出到多路選擇器的d26至d27輸入端。第七路信號連入互相關器baseline_dc28的In1接口，該互相關器的In2接口與第八路信號相連接，不同的信號在互相關器中做互相關操作，所得結果輸出到多路選擇器的d28輸入端。多路選擇器的29個輸入端分別是1路自相關產生的信號和28路互相關產生的信號。此外多路選擇器還有一個選擇信號輸入端sel，它與基線選擇器相連接，其作用是對多路選擇器的輸出進行選擇。相關處理所得的結果最后通過總線輸出?；€選擇器還有一w_en輸出端，w_en是格式轉化輸出的使能信號，在相關結束后，該信號觸發(fā)后面的格式轉換電路，使相關結果順序輸出。
經過正交解調和相關處理以后，數字相關電路中的工作大致已經完成，下面進入數據格式轉換和外部接口電路。
數據格式轉換和外部接口電路是用同一片FPGA來實現的，本實施例選用的FPGA為XILINX的Virtex2v1000。數據格式轉換和外部接口電路按照功能可以劃分為兩個模塊，分別為數據格式轉換模塊和外部接口模塊。
在上一步相關所得的結果的精度通常比較高，甚至可以達到30～40位，而實際需要的精度通常不會超過16位，因此在數據輸出之前先要進行格式轉換。在前述的數字相關電路中有一數據格式轉換單元，該單元與此處的數據格式轉換模塊相比，雖然名稱類似且都實現數據格式轉換的功能，但它們的應用環(huán)境或者說作用是不一樣的。前述的數據格式轉換單元的作用是將輸入數據的格式轉換為適合相關處理的數據格式，而數據格式轉換模塊是要將相關結果轉換為能夠通過接口傳輸的格式。
數據格式轉換的原理是將相關結果的I/Q信號保留高16位，對低位數據直接截斷，然后按照8位數據接口的要求順序輸出I/Q信號的高位和低位。
如圖4所示，為數據格式轉換模塊的電路圖。在該電路中有寄存器、多路選擇器和2位計數器。在該模塊中有5個寄存器，第一寄存器的作用是存放I信號的高位，第二寄存器的作用是存放I信號的低位，第三寄存器的作用是存放Q信號的高位，第四寄存器的作用是存放Q信號的低位，第五寄存器一端與2位計數器相連，另一端與多路選擇器相連，其作用是對2位計數器產生的選通信號產生一個延時，從而保證在多路選擇器輸入數據有效時，才輸出數據。本實用新型的實施例中需要輸出的I/Q信號各16位，共32位，通過8位接口傳輸時，需要4個時鐘周期才可以傳輸完畢，2位計數器的功能是分別選擇32位數據中的8位數據，使數據按特定順序傳輸出去。寄存器的輸出端與多路選擇器相連接，I信號的高位所在的存儲器與多路選擇器的d0輸入端相連，I信號的低位所在的存儲器與多路選擇器的d1輸入端相連，Q信號的高位所在的存儲器與多路選擇器的d2輸入端相連，Q信號的低位所在的存儲器與多路選擇器的d3輸入端相連，在2位計數器的作用下，多路選擇器將I/Q信號的高16位保留，低位截斷。
I/Q信號在數據格式轉換以后進入外部接口模塊，該外部接口模塊為8位數據接口，它的功能是按要求順序輸出I/Q信號的高位和低位。
參考圖5，另一實施例制作的3位量化合成孔徑輻射計數字相關器，在上述的數字相關器的基礎上增加DA數據格式轉換電路；在保證數據通過數據接口傳輸的同時，還可以增加DA數據格式轉換功能。
所述的DA數據格式轉換電路可以用型號為AD9760的數模轉換器來實現，該數模轉換器有兩個輸入端，其標號分別為data_dc和slice_select，其中的data_dc輸入端與前述的數字相關電路的out1輸出端相連，slice_select輸入端則與數字相關電路的slice_select1相連；該數模轉換器有兩個輸出端，分別為da1和da2，分別輸出可見度函數的實部與虛部。
所述的DA數據格式轉換電路的具體功能是將數字相關電路中所得到的相關結果轉換為模擬量，并將轉換以后的不同基線的相關結果順序輸出，從而能夠在示波器上實時觀測到所有基線的相關結果，便于系統(tǒng)調試階段的幅度及相位平衡的調整，以及系統(tǒng)試驗和應用時驗證系統(tǒng)是否工作于正常狀態(tài)。利用已有的AD9760就能完成上述的功能。
權利要求1.一種實現從1位到3位量化的數字相關器，包括高速的ADC、數字相關電路、數據格式轉換和外部接口電路；其特征在于，所述的高速ADC從外部的接收機接收已經過放大和變頻處理的天線單元的模擬信號，并將這些模擬信號轉變?yōu)閿底中盘枺D換后的數字信號進入數字相關電路；在數字相關電路中，對數字信號按順序進行正交解調和相關處理，將相關處理所得到的結果送入數據格式轉換和外部接口電路，在數據格式轉換和外部接口電路中對數字信號進行數據格式轉換，使之成為能夠通過接口傳輸的格式，并按要求順序輸出數字信號的高位和低位。
2.根據權利要求1所述的實現從1位到3位量化的數字相關器，其特征在于，還包括DA數據格式轉換電路，該DA數據格式轉換電路是將數字相關電路中所得到的相關結果轉換為模擬量，并將轉換以后的不同基線的相關結果順序輸出，在示波器上實時觀測所有基線的相關結果。
3.根據權利要求1或2所述的實現從1位到3位量化的數字相關器，其特征在于，所述的高速ADC是指采樣速率在100MSPS以上的ADC。
4.根據權利要求1或2所述的實現從1位到3位量化的數字相關器，其特征在于，所述的高速ADC的功能是對輸入的接收機信號進行采集，并將這些信號實現模數轉換。
5.根據權利要求1或2所述的實現從1位到3位量化的數字相關器，其特征在于，所述的數字相關電路由正交解調模塊和相關處理模塊組成，正交解調模塊的功能是對數字中頻信號進行正交解調，生成I/Q數字信號，相關處理模塊的功能是將正交解調后的I/Q數字信號實現相關處理。
6.根據權利要求5所述的實現從1位到3位量化的數字相關器，其特征在于，所述的正交解調模塊采用數字移相技術實現正交解調，正交解調模塊按功能進一步劃分為數據格式轉換單元、相關精度選擇單元、延時移相單元和總線輸出單元；數據格式轉換單元的作用是將輸入數據轉換為適合相關處理的數據格式，相關精度選擇單元的作用是根據系統(tǒng)精度的要求，選擇有效數據的位數，延時移相單元是采用數字移相技術中的延時移相方法實現正交解調。
7.根據權利要求1或2所述的實現從1位到3位量化的數字相關器，其特征在于，所述的數據格式轉換和外部接口電路由數據格式轉換模塊和外部接口模塊組成，數據格式轉換和外部接口電路采用FPGA；數據格式轉換模塊的功能是要將相關結果轉換為能夠通過接口傳輸的格式，外部接口模塊的功能是按要求順序輸出I/Q信號的高位和低位。
專利摘要本實用新型公開一種實現從1位到3位量化的數字相關器，包括高速ADC、數字相關電路、數據格式轉換和外部接口電路；其中數字相關電路利用FPGA編程，通過對FPGA重新配置，可實現從1位到3位的數字相關；高速ADC接收經放大和變頻處理的模擬信號，并將模擬信號轉變?yōu)閿底中盘?，轉換后的數字信號進入數字相關電路；數字相關電路對數字信號按順序進行正交解調和相關處理，將相關處理結果送入數據格式轉換和外部接口電路，再對數字信號進行數據格式轉換，成為能夠通過接口傳輸的格式，按要求順序輸出數字信號的高位和低位。它根據系統(tǒng)結構不同，重新配置FPGA，設計不同的接口電路，實現與不同格式和速度的數據管理單元的數據傳輸。
文檔編號G01S7/03GK2741059SQ20042009283
公開日2005年11月16日 申請日期2004年9月21日 優(yōu)先權日2004年9月21日
發(fā)明者閻敬業(yè), 吳季, 姜景山 申請人:中國科學院空間科學與應用研究中心