專利名稱：集成電路的接腳連接狀態(tài)檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種檢測(cè)電路，特別涉及一種集成電路的接腳連接狀態(tài)檢測(cè)電路。
背景技術(shù)：
許多的集成電路裝置利用其接腳外掛電阻的連接狀態(tài)決定其使用的狀態(tài)，電話機(jī)的鍵盤即為一例。在電話機(jī)中，鍵盤是一種必須的輸入配備，而在不同的區(qū)域國(guó)家的電話系統(tǒng)規(guī)格要求并不相同，為了增加集成電路的彈性使用，長(zhǎng)久以來(lái)業(yè)界即利用鍵盤的檢測(cè)接腳掛到VDD或到GND的電阻，來(lái)決定集成電路中所選擇使用的狀態(tài)，以符合不同的需求，此種稱為電阻選擇(R-Option)，其輸出結(jié)果如下面表所示，在一個(gè)腳位下可以決定三個(gè)組態(tài)，分別為上拉(Pull-up)電阻、下拉(Pull down)電阻以及浮置(Floating)狀態(tài)。

接著，以圖1繪示公知集成電路的接腳連接狀態(tài)檢測(cè)電路圖形。在此假定掃描接腳10上掛著一到GND的電阻Rext(即下拉狀態(tài))，其中電阻Rext約為680K歐姆，當(dāng)我們將SCAN＝L時(shí)，固定電流源I1經(jīng)由上面的電流鏡12作用，使得外掛的電阻Rext上的電流亦為I1，此時(shí)為符合表中下拉時(shí)鎖存器A輸出為0，對(duì)于設(shè)計(jì)掃描接腳10上的電壓I1*Rext必須小于VTH(反向器的轉(zhuǎn)換點(diǎn)VTH約為1/2VDD)，使鎖存器A輸出為低態(tài)。所以在設(shè)計(jì)上，固定電流源I1不能太大，以確保掃描接腳10上的電壓I1*Rext小于VTH。而當(dāng)SCAN＝H時(shí)，檢測(cè)接腳20的電壓拉到低態(tài)，經(jīng)過(guò)兩個(gè)反向器20、22后，鎖存器B的輸出為低態(tài)。
相同的，如圖2所示將原先檢測(cè)接腳10上外掛一到VDD的電阻Rext時(shí)，在SCAN＝L時(shí)，檢測(cè)接腳10的電壓拉到高電壓VDD，所以經(jīng)過(guò)兩個(gè)反向器14、16后，鎖存器A的輸出確定為高態(tài)。而SCAN＝H時(shí)，為使鎖存器B輸出為1，所以掃描接腳10上的電壓(VDD-I2*Rext)必須小于VTH(反向器的轉(zhuǎn)換點(diǎn)VTH約為1/2VDD)，使鎖存器B輸出為高態(tài)，所以在設(shè)計(jì)上，固定電流源I2不能太大。
而當(dāng)接腳為浮置時(shí)，由于業(yè)者使用的底材材料，使得浮置狀態(tài)時(shí)仍存在一電阻，而非一無(wú)限大的電阻(如圖1所示，此電阻一般大于1M歐姆，相異于原先圖1接地所掛小于1M歐姆電阻(約680K歐姆))，若以VDD＝2V時(shí)，反向器的轉(zhuǎn)換點(diǎn)VTH＝1V，此時(shí)可以得到電流源I1、I2最大值約為1.5μA左右。若我們將VDD＝5時(shí)，則反向器的轉(zhuǎn)換點(diǎn)VTH＝2.5V，所以在接腳處的電壓必須大于2.5V以上，才能確保鎖存器A輸出為1，但是在電流源I1、I2最大值約為1.5μA，加上浮置狀態(tài)時(shí)存在有一電阻(Rext)(約大于1M歐姆，而非無(wú)限大的情況下)，產(chǎn)生在接腳處的電壓將不會(huì)超過(guò)2.5V，因而產(chǎn)生錯(cuò)誤判讀的情形(由原先1判讀為0，即由實(shí)際浮置狀態(tài)錯(cuò)判為下拉狀態(tài))。
當(dāng)然，其他應(yīng)用圖1與圖2所示電路來(lái)判斷接腳連接狀態(tài)的集成電路裝置也同樣面臨上述的問(wèn)題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的即在提供一種集成電路的接腳連接狀態(tài)檢測(cè)電路，能夠避免誤判接腳的連接狀態(tài)。
根據(jù)本發(fā)明，一種集成電路的接腳連接狀態(tài)檢測(cè)電路，包括一預(yù)設(shè)電源電阻與一預(yù)設(shè)接地電阻，參考偏壓電路，具有與參考偏壓電路相同結(jié)構(gòu)的掃描偏壓電路連接至待測(cè)接腳，以及鎖存器。本發(fā)明的工作原理是利用加入預(yù)設(shè)電源電阻與預(yù)設(shè)接地電阻耦接偏壓電路的結(jié)構(gòu)與待測(cè)接腳相同，進(jìn)而將其分別引出的輸出信號(hào)進(jìn)行比較，送至鎖存器，進(jìn)而判斷接腳的連接狀態(tài)。
本發(fā)明提供的一種檢測(cè)電路，用以判斷集成電路的接腳的連接狀態(tài)，該檢測(cè)電路包括一第一偏壓電路；一預(yù)設(shè)電阻，該預(yù)設(shè)電阻一端連接該第一偏壓電路，另一端供連接電源或者接地；一第二偏壓電路，耦接該接腳，該第二偏壓電路的電路結(jié)構(gòu)與該第一偏壓電路相對(duì)應(yīng)；一比較器，比較該第一偏壓電路與該第二偏壓電路的輸出；以及一鎖存器，接受該比較器的輸出。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并結(jié)合附圖，作詳細(xì)說(shuō)明如下


圖1繪示的是公知集成電路的接腳連接狀態(tài)檢測(cè)電路的檢測(cè)接腳上外掛一到GND的電阻Rext的圖形；圖2繪示的是公知集成電路的接腳連接狀態(tài)檢測(cè)電路的檢測(cè)接腳上外掛一到VDD的電阻Rext的圖形；圖3繪示的是依照本發(fā)明一較佳實(shí)施例的一種集成電路的接腳連接狀態(tài)檢測(cè)電路圖形；圖4中繪示使用本發(fā)明的集成電路的接腳連接狀態(tài)檢測(cè)電路模擬外掛電阻到VDD情形；圖5中繪示使用本發(fā)明的集成電路的接腳連接狀態(tài)檢測(cè)電路模擬外掛電阻到GND情形；圖6中繪示本發(fā)明的另一種集成電路的接腳連接狀態(tài)檢測(cè)電路應(yīng)用；圖7中繪示本發(fā)明的擴(kuò)充電路及對(duì)應(yīng)的時(shí)序圖；以及圖8說(shuō)明本發(fā)明的基本結(jié)構(gòu)。
具體實(shí)施例方式
參照?qǐng)D3，其繪示的是依照本發(fā)明的一種集成電路的接腳連接狀態(tài)檢測(cè)電路的較佳實(shí)施例。
由圖中可以看出本發(fā)明的集成電路的接腳連接狀態(tài)檢測(cè)電路包括參考偏壓電路30、掃描電路32、第一鎖存器34以及第二鎖存器36。
參考偏壓電路30內(nèi)包括預(yù)設(shè)電源電阻38耦接于VDD與第一NMOS晶體管46之間，第一NMOS晶體管46與第二NMOS晶體管48形成一組電流鏡，第二NMOS晶體管48串接第一PMOS晶體管50。一預(yù)設(shè)接地電阻42耦接于地端與第二PMOS晶體管52之間，第二PMOS晶體管52與第三PMOS晶體管54形成一組電流鏡，第三PMOS晶體管54串接第三NMOS晶體管56。
連接接腳60的掃描電路32包括第一控制開(kāi)關(guān)62，第四NMOS晶體管64，第五NMOS晶體管66，第六PMOS晶體管74，第二控制開(kāi)關(guān)68，第四PMOS晶體管70，第五PMOS晶體管72，第六NMOS晶體管76，以及第一反向器78與第二反向器80。
其中，第一控制開(kāi)關(guān)62耦接于接腳60與第四NMOS晶體管64之間，其接受掃描信號(hào)SCAN控制。第一控制開(kāi)關(guān)62耦接第四NMOS晶體管64，第四NMOS晶體管64與第五NMOS晶體管66形成一組電流鏡，第五NMOS晶體管66串接第六PMOS晶體管74。其中第六PMOS晶體管74與第一PMOS晶體管50也組成一組電流鏡。
第二控制開(kāi)關(guān)68耦接于接腳60與第四PMOS晶體管70之間，其接受反向的掃描信號(hào)SCAN控制。第二控制開(kāi)關(guān)68耦接第四PMOS晶體管70，第四PMOS晶體管70與第五PMOS晶體管72形成一組電流鏡，第五PMOS晶體管72串接第六NMOS晶體管76。而第六NMOS晶體管76也與第三NMOS晶體管56組成一組電流鏡。第六NMOS晶體管76的漏極連接到第五PMOS晶體管72的漏極。
在耦接第二控制開(kāi)關(guān)68的路徑上，第四PMOS晶體管70，第五PMOS晶體管72以及第六NMOS晶體管76組成一電流鏡電路與第二電流鏡電路44相同。并且第六NMOS晶體管76與第三NMOS晶體管56亦形成一組電流鏡。
此外，第一反向器78的輸入端連接第六NMOS晶體管76的漏極，其輸出連接至鎖存器A34，鎖存器A34接受掃描信號(hào)SCAN控制。第二反向器80的輸入端連接第六PMOS晶體管74的漏極，其輸出連接至鎖存器B36，鎖存器B36接受反向的掃描信號(hào)SCAN控制。
接下來(lái)說(shuō)明圖3所示電路的工作原理。
自參考偏壓電路30輸出第一參考電壓VT與第二參考電壓Vg，分別經(jīng)第六PMOS晶體管74與第六NMOS晶體管76產(chǎn)生第一參考電流Ir1與第二參考電流Ir2。掃描電路32連接到接腳60，用以檢測(cè)接腳60的連接狀態(tài)(例如掛著一到GND的電阻Rext(即下拉狀態(tài))、掛著一到VDD的電阻Rext(即上拉狀態(tài))或者掛著一到GND的電阻Rext′(浮置狀態(tài))，其中Rext′＞＞Rext)，其藉由第一控制開(kāi)關(guān)62與第二控制開(kāi)關(guān)68的切換，分別引出第一檢測(cè)狀態(tài)電流Im1與第二檢測(cè)狀態(tài)電流Im2，然后與第一參考電流Ir1和第二參考電流Ir2比較后，經(jīng)反向器78與80，分別產(chǎn)生一第一電壓Vm1與一第二電壓Vm2。
第一鎖存器34接受第一電壓Vm1，產(chǎn)生第一輸出信號(hào)(Latch B)。第二鎖存器36接受第二電壓Vm2，產(chǎn)生一第二輸出信號(hào)(Latch A)。
當(dāng)接腳60連接一接地的固定電阻Rext(例如為680K)，SCAN＝L時(shí)，外掛電阻Rext其線路的接法與預(yù)設(shè)接地電阻(Rrefgnd)42的線路接法相同。亦即，當(dāng)Rext＝Rrefgnd時(shí)，不論VDD的電壓值為多少，經(jīng)電流鏡鏡射后的電流必然相同(忽略通道長(zhǎng)度調(diào)變(Channel length modulation))，因此若Rext＜Rrefgnd(例如我們將Rrefgnd設(shè)定為1M，而Rext固定為680K)時(shí)，Irext(在電流鏡作用下亦為Im2)＞Irefgnd(在電流鏡作用下亦為Ir2)，A點(diǎn)為高態(tài)，經(jīng)過(guò)第一反向器78在鎖存器A的輸出為低態(tài)。而當(dāng)Rext＞Rrefgnd(例如浮置情況下，Rext遠(yuǎn)大于1M，而Rrefgnd為1M)，Irext(在電流鏡作用下亦為Im2)＜Irefgnd(在電流鏡作用下亦為Ir2)，A點(diǎn)為低態(tài)，經(jīng)過(guò)第一反向器78在鎖存器A的輸出為高態(tài)。這樣的結(jié)果已改善原先公知結(jié)構(gòu)下在表中可能出現(xiàn)的問(wèn)題。
為進(jìn)一步降低預(yù)設(shè)電源電阻38與預(yù)設(shè)接地電阻42阻值，我們可以調(diào)整如第一NMOS晶體管46與第二NMOS晶體管48的M1與M2(Aspect Ratio)之間的比值(固定比例)，例如使10M2＝M1，則可讓預(yù)設(shè)電源電阻38由原先1M降低到100K。相同的做法亦可適用于預(yù)設(shè)接地電阻42，這種作法可以減少電阻在芯片所占的面積。
在圖4中顯示圖3所示電路其接腳外掛電阻到VDD的模擬結(jié)果，其中電阻值由400K～1.2K，當(dāng)電阻值小于1M時(shí)，線路可判斷出有一外掛電阻，而當(dāng)電阻值大于1M時(shí)，線路即判斷為浮置狀態(tài)。
在圖5顯示圖3所示電路其接腳外掛電阻到GND的模擬結(jié)果，我們可以看出不同的工作電壓下只有4％的誤差，意即線路對(duì)于外掛電阻與預(yù)設(shè)電阻的解析度為4％，另一方面由于內(nèi)建電阻也有大約20％的飄移量，所以解析度約為25％。
接著，在圖6中繪示本發(fā)明的另一種集成電路的接腳連接狀態(tài)檢測(cè)電路的應(yīng)用，其中包括一參考偏壓電路100、多個(gè)掃描電路(例如SCAN1、SCAN2)分別對(duì)應(yīng)多個(gè)第一鎖存器(例如鎖存器A1、鎖存器A2)以及多個(gè)第二鎖存器(例如鎖存器B1、鎖存器B2)。其中多個(gè)掃描電路(例如SCAN1、SCAN2)共用參考偏壓電路100，可以進(jìn)行多個(gè)接腳狀況的檢測(cè)。
接著，在圖7中繪示本發(fā)明的擴(kuò)充電路及對(duì)應(yīng)的時(shí)序圖。假設(shè)Rref的值可以精確的控制，再加上線路的解析度可以到4％，因此我們可以設(shè)計(jì)出4bit的ADC來(lái)分辨16個(gè)狀態(tài)(6.25K、125K、187.5K、250K、312.5K、375K、437.5K、500K、562.5K、625K、687.5K、750K、812.5K、875K、937.5K以及1M)，如圖中將原先圖3中第六PMOS晶體管74改成十六個(gè)PMOS晶體管與十六個(gè)控制開(kāi)關(guān)A0～A15，加上在反向器(R0～R15)與鎖存器(latch0～latch15)部分作對(duì)應(yīng)的電路修正，再加上控制開(kāi)關(guān)(A0～A15)的配合，此外再加上對(duì)VDD或?qū)ND的區(qū)別則可設(shè)計(jì)分辨32個(gè)狀態(tài)。基于可以分辨多種狀態(tài)，藉由反覆區(qū)間的檢測(cè)，本發(fā)明還具有可以檢測(cè)出外掛電阻大略值的特點(diǎn)。
本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)能從上述的說(shuō)明及附圖中，比較出圖3及圖1在掃描電路32中的部分結(jié)構(gòu)是相近的，因此本發(fā)明的實(shí)現(xiàn)可與公用的制作過(guò)程相容。
另一方面，本發(fā)明的技術(shù)原理是利用加入一參考偏壓電路，在此參考偏壓電路中，預(yù)設(shè)電源電阻或者預(yù)設(shè)接地電阻的線路接法與連接外掛電阻的接腳所連接的線路相同。再將二者引出的輸出信號(hào)(電壓或者電流)進(jìn)行比較，進(jìn)而決定接腳的連接狀態(tài)。
因此，本發(fā)明的主要精神可以被簡(jiǎn)化成圖8所示的結(jié)構(gòu)。其中接腳60連接至偏壓電路A′的線路結(jié)構(gòu)與預(yù)設(shè)電源電阻連接偏壓電路A及預(yù)設(shè)接地電阻連接偏壓電路A的線路結(jié)構(gòu)相同。然后再將偏壓電路A及偏壓電路A′的輸出信號(hào)(電流或電壓)送到比較器B進(jìn)行比較，比較后的結(jié)果送給鎖存器C。根據(jù)鎖存器C輸出的結(jié)果，即可判斷出接腳60外掛電阻的狀態(tài)。
在特定的實(shí)施例中，若應(yīng)用上接腳連接至VDD與GND的外掛電阻相同，則可以只使用一預(yù)設(shè)電阻取代圖8所示的預(yù)設(shè)電源電阻與預(yù)設(shè)接地電阻，在VDD與GND之間切換。
比較圖8所示結(jié)構(gòu)及圖3所示電路當(dāng)可了解，圖8中的偏壓電路A可能包括兩個(gè)部分，這兩個(gè)部分分別耦接預(yù)設(shè)電源電阻與預(yù)設(shè)接地電阻，與偏壓電路A′相對(duì)應(yīng)，當(dāng)然，偏壓電路A′中也可能也包括兩個(gè)部分與偏壓電路A相對(duì)應(yīng)。
因此，本領(lǐng)域的技術(shù)應(yīng)當(dāng)能了解，圖8中所欲闡明的特點(diǎn)在于當(dāng)接腳連接偏壓電路A′是與預(yù)設(shè)電源電阻連接偏壓電路A作比較時(shí)，接腳所連接的線路結(jié)構(gòu)與預(yù)設(shè)電源電阻所連接的線路結(jié)構(gòu)相同。而當(dāng)接腳連接偏壓電路A′是與預(yù)設(shè)接地電阻連接偏壓電路A作比較時(shí)，接腳所連接的線路結(jié)構(gòu)與預(yù)設(shè)電源電阻所連接的線路結(jié)構(gòu)相同。若使用的線路結(jié)構(gòu)的實(shí)際電路完全相同，則可以考慮共用。
本發(fā)明的集成電路的接腳連接狀態(tài)檢測(cè)電路藉由加入預(yù)設(shè)電阻連接對(duì)應(yīng)的線路結(jié)構(gòu)，可以改善公知技術(shù)產(chǎn)生誤判的情形，正確的檢測(cè)接腳的連接狀態(tài)，決定集成電路所使用的狀態(tài)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種檢測(cè)電路，用以判斷集成電路的接腳的連接狀態(tài)，所述檢測(cè)電路包括一第一偏壓電路；一預(yù)設(shè)電阻，所述預(yù)設(shè)電阻一端連接所述第一偏壓電路，另一端供連接電源或者接地；一第二偏壓電路，耦接所述接腳，所述第二偏壓電路的電路結(jié)構(gòu)與所述第一偏壓電路相對(duì)應(yīng)；一比較器，比較所述第一偏壓電路與所述第二偏壓電路的輸出；以及一鎖存器，接受所述比較器的輸出。
2.如權(quán)利要求1所述的檢測(cè)電路，其中所述第一偏壓電路包括一晶體管。
3.如權(quán)利要求1或2所述的檢測(cè)電路，其中還包括電流鏡電路，以將所述第一偏壓電路與所述第二偏壓電路的輸出引至所述比較器。
4.一種檢測(cè)電路，用以判斷集成電路的接腳的連接狀態(tài)，所述檢測(cè)電路包括一第一偏壓電路；一預(yù)設(shè)電源電阻，所述預(yù)設(shè)電源電阻一端連接電源，另一端供連接所述第一偏壓電路；一預(yù)設(shè)接地電阻，所述預(yù)設(shè)接地電阻一端接地，另一端供連接所述第一偏壓電路；一第二偏壓電路，耦接所述接腳，所述第二偏壓電路的電路結(jié)構(gòu)與所述第一偏壓電路相對(duì)應(yīng)；一比較器，用以比較所述第一偏壓電路與所述第二偏壓電路的輸出；以及一鎖存器，接受所述比較器的輸出。
5.如權(quán)利要求4所述的檢測(cè)電路，其中所述第一偏壓電路包括一晶體管。
6.如權(quán)利要求4或5所述的檢測(cè)電路，其中還包括電流鏡電路，以將所述第一偏壓電路與所述第二偏壓電路的輸出引至所述比較器。
7.一種檢測(cè)電路，用以判斷集成電路的接腳的連接狀態(tài)，所述檢測(cè)電路包括第一預(yù)設(shè)路徑；第二預(yù)設(shè)路徑；一預(yù)設(shè)電源電阻，耦接于電源與所述第一預(yù)設(shè)路徑之間；一預(yù)設(shè)接地電阻，耦接于地端與所述第二預(yù)設(shè)路徑之間；第一檢測(cè)路徑與第二檢測(cè)路徑耦接所述接腳，所述第一接腳檢測(cè)路徑對(duì)應(yīng)所述第一預(yù)設(shè)路徑，所述第二接腳檢測(cè)路徑對(duì)應(yīng)所述第二預(yù)設(shè)路徑；一比較器，比較自所述第一預(yù)設(shè)路徑與所述第一檢測(cè)路徑引出的信號(hào)，以及比較自所述第二預(yù)設(shè)路徑與所述第二檢測(cè)路徑引出的信號(hào)；以及一鎖存器，接受所述比較器的輸出。
8.如權(quán)利要求7所述的檢測(cè)電路，其中還包括電流鏡將所述第一預(yù)設(shè)路徑的信號(hào)引出。
9.如權(quán)利要求7所述的檢測(cè)電路，其中還包括電流鏡將所述第二預(yù)設(shè)路徑的信號(hào)引出。
10.如權(quán)利要求7所述的檢測(cè)電路，其中還包括電流鏡將所述第一檢測(cè)路徑的信號(hào)引出。
11.如權(quán)利要求7所述的檢測(cè)電路，其中還包括電流鏡將所述第二檢測(cè)路徑的信號(hào)引出。
12.如權(quán)利要求7所述的檢測(cè)電路，其中所述第一預(yù)設(shè)路徑包括一晶體管。
13.如權(quán)利要求7所述的檢測(cè)電路，其中所述第二預(yù)設(shè)路徑包括一晶體管。
14.一種檢測(cè)電路，用以判斷集成電路的接腳的連接狀態(tài)，所述檢測(cè)電路包括一第一電流鏡組合；一預(yù)設(shè)電源電阻，耦接于所述第一電流鏡組合與電源之間；一第二電流鏡組合；一預(yù)設(shè)接地電阻，耦接于地端與所述第二電流鏡組合之間；一第三電流鏡組合與第四電流鏡組合，分別耦接所述接腳，所述接腳連接所述第三電流鏡組合的結(jié)構(gòu)與所述預(yù)設(shè)電源電阻耦接所述第一電流鏡組合的結(jié)構(gòu)相同，所述接腳連接所述第四電流鏡組合的結(jié)構(gòu)與所述預(yù)設(shè)接地電阻連接所述第二電流鏡組合的結(jié)構(gòu)相同；一比較器，比較自所述第一電流鏡組合與所述第三電流鏡組合引出的信號(hào)，以及比較自所述第二電流鏡組合與所述第四電流鏡組合引出的信號(hào)；以及一鎖存器，接受所述比較器的輸出。
全文摘要
一種集成電路的接腳連接狀態(tài)檢測(cè)電路，用于檢測(cè)一接腳的連接狀態(tài)，而正確決定集成電路所使用的狀態(tài)。其中包括預(yù)設(shè)電源電阻與預(yù)設(shè)接地電阻，參考偏壓電路，具有與參考偏壓電路相同結(jié)構(gòu)的掃描偏壓電路連接至待測(cè)接腳，以及鎖存器。本發(fā)明的工作原理是利用加入預(yù)設(shè)電源電阻與預(yù)設(shè)接地電阻耦接參考偏壓電路的結(jié)構(gòu)，使之與待測(cè)接腳耦接偏壓電路的結(jié)構(gòu)相同，進(jìn)而將其分別引出的輸出信號(hào)進(jìn)行比較，送至鎖存器，進(jìn)而判斷接腳的連接狀態(tài)。利用本發(fā)明可以準(zhǔn)確地檢測(cè)接腳的連接狀態(tài)，不因電源的變化而有誤判的情形。
文檔編號(hào)G01R31/00GK1410778SQ0114095
公開(kāi)日2003年4月16日 申請(qǐng)日期2001年9月27日 優(yōu)先權(quán)日2001年9月27日
發(fā)明者吳高彬, 姜?jiǎng)傧?申請(qǐng)人:義隆電子股份有限公司