專利名稱：解調(diào)電路及解調(diào)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種簡易型的解調(diào)電路及解調(diào)方法，該解調(diào)電路設(shè)置在輸入I/Q信號給正交調(diào)制器并生成頻移鍵控(Frequency shiftkeying，以下稱為“FSK”)調(diào)制信號或相移鍵控(Phase Shift Keying，以下稱為“PSK”)調(diào)制信號的調(diào)制電路等中，例如，為了大規(guī)模集成電路(Large Scale Integration，以下稱為“LSI”)測試等用途，不轉(zhuǎn)換成時域(數(shù)字/模擬轉(zhuǎn)換后的模擬信號)或頻域，而是通過對調(diào)制數(shù)據(jù)進行解調(diào)從而用于進行該調(diào)制電路等的測試等。
背景技術(shù)：
迄今，作為與FSK調(diào)制電路和FSK解調(diào)電路相關(guān)的技術(shù)，例如有下述文獻中記述的技術(shù)。
專利文獻1特開平9-322144號公報(圖1、圖2)。
在專利文獻1中，記述了在電視信號的收發(fā)系統(tǒng)(例如，在有線電視(CATV)系統(tǒng))中，使僅僅合同簽約方能夠聽到加密的語音而非合同簽約方不能聽到加密語音的電視信號的語音加密傳送裝置的技術(shù)。在該語音加密傳送裝置中，設(shè)置了FSK調(diào)制電路或FSK解調(diào)電路。但是，在專利文獻1中，沒有記述FSK調(diào)制電路或FSK解調(diào)電路的電路結(jié)構(gòu)。
圖11是表示現(xiàn)有的2值(two-digit)FSK調(diào)制電路的一個例子的電路圖。
在該FSK調(diào)制電路中，成為下述結(jié)構(gòu)通過I信道(以下稱為“I-CH”)調(diào)制信號生成器1，從發(fā)送數(shù)據(jù)TXD生成n位(其中，n是任意的正整數(shù))的I-CH調(diào)制信號S1，同時，通過Q信道(以下稱為“Q-CH”)調(diào)制信號生成器2，從該發(fā)送數(shù)據(jù)TXD生成n位的Q-CH調(diào)制信號S2。通過I-CH的數(shù)字/模擬(以下稱為“D/A”)轉(zhuǎn)換器3，將I-CH調(diào)制信號S1轉(zhuǎn)換成模擬信號S3，同時，通過Q-CH的D/A轉(zhuǎn)換器4，從Q-CH調(diào)制信號S2轉(zhuǎn)換成模擬信號S4。通過噪聲去除用的低通濾波器(以下稱為“LPF”)5從模擬信號S3去除高頻分量，同時，通過噪聲去除用的LPF6從模擬信號S4去除高頻分量，通過正交調(diào)制器7將該LPF5的輸出信號S5與LPF6的輸出信號S6正交調(diào)制后，通過功率放大器(Power AMP)8進行放大，輸出FSK調(diào)制信號FMS。
迄今，在測試這樣的FSK調(diào)制電路的調(diào)制工作的情況下，將D/A轉(zhuǎn)換器3、4的輸出側(cè)的信號轉(zhuǎn)換到時域或頻域，確認在頻域中是否正確地進行著調(diào)制。例如，在時域中進行確認的情況下，用示波器觀測LPF5、6的輸出信號S5、S6，一邊使發(fā)送數(shù)據(jù)TXD固定在邏輯“0”、“1”進行變化，一邊觀測眼圖，用時間性長的時間確認是否正確地進行著調(diào)制。此外，在頻域進行確認的情況下，將從功率放大器7輸出的FSK調(diào)制信號FMS中的FSK調(diào)制波，輸入到頻譜分析器等中，一邊使發(fā)送數(shù)據(jù)TXD固定在“0”、“1”進行變化，一邊確認是否正確地輸出頻率偏差。
但是，在用于確認FSK調(diào)制電路的調(diào)制工作的現(xiàn)有的測試方法中，由于不僅僅是經(jīng)由I-CH調(diào)制信號生成器1及Q-CH調(diào)制信號生成器2，還需要經(jīng)由D/A轉(zhuǎn)換器3、4、用于去除D/A轉(zhuǎn)換后的噪聲的LPF5、6、正交調(diào)制器7等，不能說它是簡易的方法。此外，為了LSI的測試等，在確認I-CH調(diào)制信號生成器1及Q-CH調(diào)制信號生成器2的工作中，還包含模擬要素等其他的要因，不能說是最合適的方法。即，在現(xiàn)有的測試方法中，由于包含模擬要素，所以在判定FSK調(diào)制電路的一個一個的正確性中，由于包含不必要的要素，因而不能說是最合適的方法。
為了解決這些問題，例如，在圖11的FSK調(diào)制電路中，預(yù)先安裝專利文獻1記述的FSK調(diào)制電路，也能夠通過該FSK解調(diào)電路解調(diào)從I-CH調(diào)制信號生成器1及Q-CH調(diào)制信號生成器2輸出的I-CH調(diào)制信號S1及Q-CH調(diào)制信號S2，進行工作確認。但是，由于FSK解調(diào)電路電路結(jié)構(gòu)復(fù)雜、電路規(guī)模大，所以當(dāng)將這樣的FSK解調(diào)電路安裝在FSK調(diào)制電路中時，不僅帶有FSK解調(diào)電路的FSK調(diào)制電路整體的電路規(guī)模增大，而且價格增高，不能說是最合適的方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于解決這樣的現(xiàn)有課題，提供一種簡易型的解調(diào)電路及解調(diào)方法，其用于解調(diào)D/A轉(zhuǎn)換前的所謂I-CH調(diào)制信號及Q-CH調(diào)制信號的數(shù)字數(shù)據(jù)。
在本發(fā)明的解調(diào)電路中，輸入從發(fā)送數(shù)據(jù)生成的多位I-CH調(diào)制信號及多位Q-CH調(diào)制信號，預(yù)先計算出1碼元(symbol)后還持續(xù)相同的上述發(fā)送數(shù)據(jù)時的上述I-CH及上述Q-CH的值，將該算出值與上述多位I-CH調(diào)制信號及上述多位Q-CH調(diào)制信號做比較并進行解調(diào)。
在本發(fā)明的其他解調(diào)電路中，輸入從發(fā)送數(shù)據(jù)生成的多位I-CH調(diào)制信號及多位Q-CH調(diào)制信號中的、該I-CH調(diào)制信號的最高位符號位和該Q-CH調(diào)制信號的最高位符號位，當(dāng)上述發(fā)送數(shù)據(jù)的傳送速度與調(diào)制頻率偏差處于2:1的關(guān)系時，僅僅用1碼元后的上述I-CH及上述Q-CH的最高位符號位的比較來進行解調(diào)。
在本發(fā)明的解調(diào)方法中，對發(fā)送數(shù)據(jù)進行調(diào)制；與時鐘信號同步，計算出上述調(diào)制后的發(fā)送數(shù)據(jù)的當(dāng)前的調(diào)制數(shù)據(jù)；對上述計算出的當(dāng)前的調(diào)制數(shù)據(jù)和上述時鐘信號在1碼元前計算出的調(diào)制數(shù)據(jù)進行比較，對上述調(diào)制后的發(fā)送數(shù)據(jù)進行解調(diào)。
根據(jù)本發(fā)明的解調(diào)電路，能夠從作為數(shù)字信號的I-CH調(diào)制信號及Q-CH調(diào)制信號得到簡易的解調(diào)數(shù)據(jù)。
根據(jù)本發(fā)明的其他解調(diào)電路，能夠不用求出在1碼元后還持續(xù)相同的發(fā)送數(shù)據(jù)(同相位)情況下的星座圖(constellation)位置，進而，使用僅僅1位那樣少的位數(shù)，來進行簡易的解調(diào)。
根據(jù)本發(fā)明的解調(diào)方法，由于對當(dāng)前的調(diào)制數(shù)據(jù)和1碼元前計算出的調(diào)制數(shù)據(jù)進行比較，并對調(diào)制后的發(fā)送數(shù)據(jù)進行解調(diào)，因而能夠容易地進行簡易的解調(diào)。


圖1是配備了表示本發(fā)明實施例1的簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖。
圖2是表示圖1的FSK解調(diào)電路30中I-CH側(cè)的工作的時間圖。
圖3是配備了表示本發(fā)明實施例1的其他簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖。
圖4是配備了表示本發(fā)明實施例2的簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖。
圖5是表示圖4的FSK解調(diào)電路30A中I-CH側(cè)的工作的時間圖。
圖6是圖4的工作說明圖。
圖7是配備了表示本發(fā)明實施例2的其他簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖。
圖8是配備了表示本發(fā)明實施例3的簡易型PSK解調(diào)電路的2值PSK調(diào)制電路的電路圖。
圖9是表示圖8的PSK解調(diào)電路30B中I-CH側(cè)的工作的時間圖。
圖10是配備了表示本發(fā)明實施例3的其他簡易型PSK解調(diào)電路的2值PSK調(diào)制電路的電路圖。
圖11是表示現(xiàn)有的2值FSK調(diào)制電路的一個例子的電路圖。
具體實施例方式
本發(fā)明最佳實施方式的解調(diào)電路由下述部分構(gòu)成計算電路，輸入從發(fā)送數(shù)據(jù)生成的多位I-CH調(diào)制信號及多位Q-CH調(diào)制信號，不改變其相位地計算出1碼元后的調(diào)制數(shù)據(jù)；延遲元件，使上述1碼元后的調(diào)制數(shù)據(jù)延遲1碼元，輸出延遲數(shù)據(jù)；以及比較器，將上述多位I-CH調(diào)制信號及上述多位Q-CH調(diào)制信號與上述延遲數(shù)據(jù)進行比較，輸出調(diào)制波。
(實施例1的結(jié)構(gòu))圖1是配備了表示本發(fā)明實施例1的簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖。
2值FSK調(diào)制電路10具有I-CH調(diào)制信號生成器11，從發(fā)送數(shù)據(jù)TXD生成n位(其中，n是任意的正整數(shù))的I-CH調(diào)制信號S11；以及Q-CH調(diào)制信號生成器12，從發(fā)送數(shù)據(jù)TXD生成n位的Q-CH調(diào)制信號S12；在這些的輸出側(cè)中，通過各選擇單元13、14分別連接I-CH的D/A轉(zhuǎn)換器15及Q-CH的D/A轉(zhuǎn)換器16。I-CH側(cè)的選擇單元13由選擇器等構(gòu)成，通過控制信號等，選擇n位的I-CH調(diào)制信號S11的發(fā)送地址并將其給與I-CH的D/A轉(zhuǎn)換器15或者簡易型的FSK解調(diào)電路30的任何一方。Q-CH側(cè)的選擇單元14由選擇器等構(gòu)成，通過控制信號等，選擇n位的Q-CH調(diào)制信號S12的發(fā)送地址并將其給與Q-CH的D/A轉(zhuǎn)換器16或者簡易型的FSK解調(diào)電路30的任何一方。
I-CH的D/A轉(zhuǎn)換器15是將通過選擇單元13輸入的I-CH調(diào)制信號S11轉(zhuǎn)換成模擬信號S15的電路，在該輸出側(cè)連接噪聲去除用的LPF17。Q-CH的D/A轉(zhuǎn)換器16是將通過選擇單元14輸入的Q-CH調(diào)制信號S12轉(zhuǎn)換成模擬信號S16的電路，在該輸出側(cè)連接噪聲去除用的LPF18。LPF17是從模擬信號S15中去除高頻分量輸出輸出信號S17的電路，在該輸出側(cè)連接正交調(diào)制器19。LPF18是從模擬信號S16中去除高頻分量輸出輸出信號S18的電路，在該輸出側(cè)連接正交調(diào)制器19。正交調(diào)制器19是將輸出信號S17與輸出信號S18正交調(diào)制的電路，在該輸出側(cè)連接功率放大器(Power AMP)20。功率放大器20是放大正交調(diào)制器19的輸出信號S19并輸出2值的FSK調(diào)制信號FMS的電路。
簡易型的FSK解調(diào)電路30是在通常工作時(即，在調(diào)制電路工作時)不工作而在LSI測試時工作并測試直到調(diào)制電路輸出為止的工作的電路，具有分別連接在各選擇單元13、14上的調(diào)制數(shù)據(jù)計算電路31、34。I-CH側(cè)的調(diào)制數(shù)據(jù)計算電路31由運算電路等構(gòu)成，是下述這樣的電路基于與發(fā)送數(shù)據(jù)TXD對應(yīng)的發(fā)送時鐘TXC，計算1碼元后時的n位的調(diào)制數(shù)據(jù)S31，并不改變通過選擇單元13輸入的n位的I-CH調(diào)制信號S11的相位；在該輸出側(cè)中，通過1碼元延遲元件32連接比較器33。1碼元延遲元件32是基于發(fā)送時鐘TXC使n位的調(diào)制數(shù)據(jù)S31延遲1碼元并輸出n位的調(diào)制數(shù)據(jù)S32的元件，由觸發(fā)電路(以下稱為“FF”)等構(gòu)成。比較器33是比較n位的調(diào)制數(shù)據(jù)S32和n位的I-CH調(diào)制信號S11是否一致并根據(jù)該比較結(jié)果輸出簡易的FSK調(diào)制數(shù)據(jù)IRXD的電路，由邏輯門等構(gòu)成。
Q-CH側(cè)的調(diào)制數(shù)據(jù)計算電路34與I-CH側(cè)的調(diào)制數(shù)據(jù)計算電路31同樣，由運算電路等構(gòu)成，是下述這樣的電路基于發(fā)送時鐘TXC，計算1碼元后時的n位的調(diào)制數(shù)據(jù)S34，并不改變通過選擇單元14輸入的n位的Q-CH調(diào)制信號S12的相位；在該輸出側(cè)中，通過1碼元延遲元件35連接比較器36。1碼元延遲元件35是基于發(fā)送時鐘TXC使n位的調(diào)制數(shù)據(jù)S34延遲1碼元并輸出n位的調(diào)制數(shù)據(jù)S35的元件，由FF等構(gòu)成。比較器36是比較n位的調(diào)制數(shù)據(jù)S35和n位的Q-CH調(diào)制信號S12是否一致并根據(jù)該比較結(jié)果輸出簡易的FSK調(diào)制數(shù)據(jù)QRXD的電路，由邏輯門等構(gòu)成。
(實施例1的解調(diào)方法)當(dāng)通過選擇單元13、14選擇D/A轉(zhuǎn)換器15、16側(cè)時，I-CH調(diào)制信號生成器11及Q-CH調(diào)制信號生成器12的輸出側(cè)連接到D/A轉(zhuǎn)換器15、16上，F(xiàn)SK調(diào)制電路10按如下進行工作。
通過I-CH調(diào)制信號生成器11，從輸入的發(fā)送數(shù)據(jù)TXD生成下述的(1)式那樣的n位的I-CH調(diào)制信號S11，同時，通過Q-CH調(diào)制信號生成器12，從發(fā)送數(shù)據(jù)TXD生成下述的(2)式那樣的n位的Q-CH調(diào)制信號S12。
n位的I-CH調(diào)制信號S11…(1)符號＝1時S1i(t)＝Re(cos(2*π*(f1)*t))符號＝0時S0i(t)＝Re(cos(2*π*(f0)*t))n位的Q-CH調(diào)制信號S12…(2)符號＝1時S1q(t)＝Imag(cos(2*π*(f1)*t))符號＝0時S0q(t)＝Imag(cos(2*π*(f0)*t))生成的n位的I-CH調(diào)制信號S11及n位的Q-CH調(diào)制信號S12，通過各選擇單元13、14分別送到D/A轉(zhuǎn)換器15、16側(cè)。I-CH調(diào)制信號S11通過I-CH的D/A轉(zhuǎn)換器15轉(zhuǎn)換成模擬信號S15，通過LPF17從該模擬信號S15中去除高頻分量。Q-CH調(diào)制信號S12通過Q-CH的D/A轉(zhuǎn)換器16轉(zhuǎn)換成模擬信號S16，通過LPF18從該模擬信號S16中去除高頻分量。LPF17的輸出信號S17與LPF18的輸出信號S18，通過正交調(diào)制器19進行正交調(diào)制(即，乘法)，輸出下述的(3)式那樣的輸出信號S19。
輸出信號S19…(3)符號＝1時S1(t)＝cos(2*π*(f1)*t)符號＝0時S0(t)＝cos(2*π*(f0)*t)該輸出信號S19通過功率放大器20放大，輸出2值的FSK調(diào)制信號FMS。
圖2是表示圖1的FSK解調(diào)電路30中I-CH側(cè)的工作的時間圖。
當(dāng)通過選擇單元13、14選擇FSK解調(diào)電路30側(cè)時，I-CH調(diào)制信號生成器11及Q-CH調(diào)制信號生成器12的輸出側(cè)連接到FSK解調(diào)電路30上，該FSK解調(diào)電路30按如下進行工作。
當(dāng)通過I-CH調(diào)制信號生成器11對發(fā)送數(shù)據(jù)TXD調(diào)制后的n位的I-CH調(diào)制信號S11，通過選擇單元13發(fā)送到FSK解調(diào)電路30的I-CH側(cè)時，在調(diào)制數(shù)據(jù)計算電路31中，在1碼元后還持續(xù)相同的發(fā)送數(shù)據(jù)TXD(相位)的情況下，按發(fā)送時鐘TXC的定時來計算出到達的n位的I-CH調(diào)制信號S11的值，輸出n位的調(diào)制數(shù)據(jù)S31。該調(diào)制數(shù)據(jù)S31是1碼元后還與現(xiàn)碼元相同的發(fā)送數(shù)據(jù)TXD值時的調(diào)制數(shù)據(jù)。該調(diào)制數(shù)據(jù)S31通過1碼元延遲元件32延遲1碼元，該1碼元延遲后的調(diào)制信號S32輸入到比較器33。在比較器33中，進行1碼元延遲后的調(diào)制信號S32與現(xiàn)調(diào)制信號S11的比較，如果該2輸入信號一致，則作為無相位變化地輸出所謂繼續(xù)原來符號的解調(diào)結(jié)果的FSX解調(diào)數(shù)據(jù)IRXD，如果該2輸入信號不一致，則作為發(fā)送數(shù)據(jù)TXD(相位)有變化地輸出所謂符號反轉(zhuǎn)(即，0/1反轉(zhuǎn))的解調(diào)結(jié)果的FSK解調(diào)數(shù)據(jù)IRXD。
此外，當(dāng)通過Q-CH調(diào)制信號生成器12對發(fā)送數(shù)據(jù)TXD調(diào)制后的n位的Q-CH調(diào)制信號S12，通過選擇單元14發(fā)送到FSK解調(diào)電路30的Q-CH側(cè)時，通過調(diào)制數(shù)據(jù)計算電路34、1碼元延遲元件35及比較器36，進行與I-CH側(cè)大體同樣的工作，從比較器36輸出簡易的FSK解調(diào)數(shù)據(jù)QRXD。
這樣，通過I-CH調(diào)制信號生成器11及Q-CH調(diào)制信號生成器12生成的I-CH調(diào)制信號S11及Q-CH調(diào)制信號S12，在FSK調(diào)制電路10側(cè)中，輸入到D/A轉(zhuǎn)換器15、16，然后，經(jīng)由LPF17、18、正交調(diào)制器19及功率放大器20的模擬要素，作為FSK調(diào)制信號MS發(fā)送。與此相對，F(xiàn)SK解調(diào)電路30是測試電路，由于不是像FSK調(diào)制電路10側(cè)那樣I-CH調(diào)制信號S11及Q-CH調(diào)制信號S12經(jīng)由模擬要素等，所以不存在誤差分量。因此，在某一時間t1中，在設(shè)定1碼元后也相同的發(fā)送數(shù)據(jù)TXD的情況下，能夠正確地計算出I-CH/Q-CH所取的調(diào)制信號的值。與該值一致的情況下，能夠判斷為目前與發(fā)送數(shù)據(jù)TXD沒有變化，不一致的情況下，能夠判斷為發(fā)送數(shù)據(jù)TXD的符號0/1反轉(zhuǎn)了。
(實施例1的效果)在本實施例1中，由于在FSK調(diào)制電路10中安裝了簡易型的FSK解調(diào)電路30，所以通過該FSK解調(diào)電路30，能夠從作為數(shù)字信號的I-CH調(diào)制信號S11及Q-CH調(diào)制信號S12得到簡易的FSK解調(diào)數(shù)據(jù)IRXD、QRXD。這時，存在以下的前提1、2。
前提1在數(shù)據(jù)中不包含噪聲分量。
前提2在LSI內(nèi)部，使用與數(shù)字I-CH調(diào)制信號生成器11及Q-CH調(diào)制信號生成器12相同的發(fā)送時鐘TXC，進行簡易解調(diào)。
由于這些前提條件在本實施例1中成立，所以可知1碼元后還持續(xù)相同的發(fā)送數(shù)據(jù)TXD(同相位)情況下的星座圖(星座)位置。核對與該星座圖位置是否一致的是比較器33、36。其結(jié)果是，僅僅通過在FSK調(diào)制電路10中，附加調(diào)制數(shù)據(jù)計算電路31、34、1碼元延遲元件32、35及比較器33、36的簡單電路，就能夠不包含F(xiàn)SK調(diào)制電路10側(cè)的D/A轉(zhuǎn)換器15、16之后的模擬要素地來確認妥當(dāng)性。
(實施例1的其他的電路例)圖3是配備了表示本發(fā)明實施例1的其他簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖，在與圖1中的要素共同的要素上標(biāo)注共同的符號。
在圖3的FSK解調(diào)電路30-1中，成為下述的結(jié)構(gòu)通過開關(guān)單元37切換連接利用選擇單元13、14選擇的FSK解調(diào)電路30-1側(cè)的I-CH側(cè)或者Q-CH側(cè)的任何一方。開關(guān)單元37由通過控制信號等切換的開關(guān)元件構(gòu)成。即使追加這樣的開關(guān)單元37，也能夠得到與圖1大體同樣的作用效果。
(實施例2的結(jié)構(gòu))圖4是配備了表示本發(fā)明實施例2的簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖，在與表示實施例1的圖1中的要素共同的要素上標(biāo)注共同的符號。
在本實施例2中，利用在實施例1中，當(dāng)下述條件1成立時能夠使結(jié)構(gòu)更簡化，從而使圖1的FSK解調(diào)電路30更加簡化。
條件1傳送速度(發(fā)送數(shù)據(jù)TXD的速度)與調(diào)制頻率偏差(Deviation)處于2:1的關(guān)系時在該條件1成立時，在1碼元后還繼續(xù)相同的發(fā)送數(shù)據(jù)TXD(同相位)的情況下，星座圖的位置必定成為旋轉(zhuǎn)了180°的位置，變化為不同的發(fā)送數(shù)據(jù)TXD(0/1)的情況下，返回到原來的位置。
基于該原理，在本實施例2中，具有與實施例1的FSK調(diào)制電路10結(jié)構(gòu)不同的FSK調(diào)制電路10A，在該FSK調(diào)制電路10A上連接與實施例1的FSK解調(diào)電路30結(jié)構(gòu)不同的簡化了的FSK解調(diào)電路30A。
在FSK調(diào)制電路10A中，與圖1的FSK調(diào)制電路10相比，僅僅在設(shè)置結(jié)構(gòu)不同的選擇單元13A、14A來代替選擇單元13、14這一點不同。I-CH側(cè)的選擇單元13A通過控制信號等進行選擇工作，將從I-CH調(diào)制信號生成器11輸出的n位的I-CH調(diào)制信號S11給與I-CH的D/A轉(zhuǎn)換器15，或者將該n位的I-CH調(diào)制信號S11中的最高1位(S11-1)給與簡易型的FSK解調(diào)電路30A，由選擇器等構(gòu)成。Q-CH側(cè)的選擇單元14A通過控制信號等進行選擇工作，將從Q-CH調(diào)制信號生成器12輸出的n位的Q-CH調(diào)制信號S12給與Q-CH的D/A轉(zhuǎn)換器16，或者將該n位的Q-CH調(diào)制信號S12中的最高1位(S12-1)給與簡易型的FSK解調(diào)電路30A，由選擇器等構(gòu)成。
簡化的FSK解調(diào)電路30A與FSK解調(diào)電路30同樣，是在通常工作時(即，調(diào)制電路工作時)不工作而在LSI測試時工作并測試直到調(diào)制電路輸出為止的工作的電路，具有分別連接在各選擇單元13A、14A上的1碼元延遲元件32A、35A，在這些輸出側(cè)分別連接比較器33A、36A。I-CH側(cè)的1碼元延遲元件32A是基于發(fā)送時鐘TXC使最高1位的I-CH調(diào)制信號S11-1延遲1碼元并輸出最高1位的調(diào)制數(shù)據(jù)S32A的元件，由FF等構(gòu)成。比較器33A是比較最高位1位的調(diào)制數(shù)據(jù)S32A與最高位1位的I-CH調(diào)制信號S11-1是否一致并根據(jù)該比較結(jié)果輸出簡易的FSK解調(diào)數(shù)據(jù)IRXD的電路，由邏輯門等構(gòu)成。
Q-CH側(cè)的1碼元延遲元件35A是基于發(fā)送時鐘TXC使最高位1位的Q-CH調(diào)制信號S12-1延遲1碼元并輸出最高1位的調(diào)制數(shù)據(jù)S35A的元件，由FF等構(gòu)成。比較器36A是比較最高1位的調(diào)制數(shù)據(jù)S35A與最高1位的Q-CH調(diào)制信號S12-1是否一致并根據(jù)該比較結(jié)果輸出簡易的FSK解調(diào)數(shù)據(jù)QRXD的電路，由邏輯門等構(gòu)成。
(實施例2的解調(diào)方法)當(dāng)通過選擇單元13A、14A選擇D/A轉(zhuǎn)換器15、16側(cè)時，I-CH調(diào)制信號生成器11及Q-CH調(diào)制信號生成器12的輸出側(cè)連接到D/A轉(zhuǎn)換器15、16上，F(xiàn)SK調(diào)制電路10A進行與實施例1同樣的調(diào)制工作。
圖5是表示圖4的FSK解調(diào)電路30A中I-CH側(cè)的工作的時間圖。進而，圖6(A)、(B)是圖4的工作說明圖，該圖(A)是I/Q不同符號時的圖，該圖(B)是I/Q相同符號時的圖。
當(dāng)通過選擇單元13A、14A選擇FSK解調(diào)電路30A側(cè)時，如下述的(4)、(5)式所示，將從I-CH調(diào)制信號生成器11輸出的n位I-CH調(diào)制信號S11中表示符號信息的最高1位的I-CH調(diào)制信號S11-1、以及從Q-CH調(diào)制信號生成器12輸出的n位Q-CH調(diào)制信號S12中表示符號信息的最高1位的Q-CH調(diào)制信號S12-1，給與FSK解調(diào)電路30A。
最高1位的I-CH調(diào)制信號S11-1 …(4)Si(t)＝Re(cos(2*π*(fc)*t+φ(t)))最高1位的Q-CH調(diào)制信號S12-1 …(5)Sq(t)＝Imag(cos(2*π*(fc)*t+φ(t)))其中，(fc)*t載波，φ(t)調(diào)制頻率在FSK解調(diào)電路30A中，最高1位的I-CH調(diào)制信號S11-1，通過I-CH側(cè)的1碼元延遲元件32A延遲1碼元，該延遲了的最高1位的調(diào)制信號S32A輸入到比較器33A中。在比較器33A中，比較1碼元延遲后的最高1位的調(diào)制信號S32A與最高1位的I-CH調(diào)制信號S11-1，如果該2輸入信號不一致，則作為沒有發(fā)送數(shù)據(jù)TXD(相位)的變化地輸出所謂維持其原來符號的解調(diào)結(jié)果的FSK解調(diào)數(shù)據(jù)IRXD，如果該2輸入信號一致，則作為發(fā)送數(shù)據(jù)TXD(相位)存在變化地輸出所謂符號反轉(zhuǎn)(即，0/1反轉(zhuǎn))了的解調(diào)結(jié)果的FSK解調(diào)數(shù)據(jù)IRXD。
此外，最高1位的Q-CH調(diào)制信號S12-1與I-CH側(cè)同樣，通過Q-CH側(cè)的1碼元延遲元件35A延遲1碼元，通過比較器36A進行比較，輸出FSK解調(diào)數(shù)據(jù)QRXD。
在本實施例2中，式(4)、(5)中的調(diào)制頻率φ(t)在發(fā)送數(shù)據(jù)1時(φ1(t))正如圖6(A)那樣變化180°，在發(fā)送數(shù)據(jù)0時(φ0(t))，正如圖6(B)那樣沒有變化。就是說，是利用了一旦星座圖的位置決定后就能夠如2值PSK那樣進行180°變化或者沒有變化那樣的處理的實例。
(實施例2的效果)在本實施例2中具有與實施例1大體同樣的效果，進而，還具有下述的效果。
如圖6所示，在180°變位的情況下，能夠僅僅用在本實施例2中最高位的表示符號的1位I-CH調(diào)制信號S11-1及Q-CH調(diào)制信號S12-1，判別在圖1的I-CH調(diào)制信號S11及Q-CH調(diào)制信號S12中作為n位處理的情況。就是說，這是因為在1碼元后符號反轉(zhuǎn)的情況下，能夠判別為發(fā)送數(shù)據(jù)TXD是同符號連續(xù)，在同符號的情況下，能夠判別為發(fā)送數(shù)據(jù)TXD變化了。由此，能夠不用求出在1碼元后還繼續(xù)相同的發(fā)送數(shù)據(jù)TXD(同相位)情況下的星座圖位置，進而，使用僅僅1位那樣少的位數(shù)，來進行簡易的解調(diào)。
(實施例2的其他的電路例)圖7是配備了表示本發(fā)明實施例2的其他簡易型FSK解調(diào)電路的2值FSK調(diào)制電路的電路圖，在與圖4中的要素共同的要素上標(biāo)注共同的符號。
在圖7的FSK解調(diào)電路30A-1中，成為下述的結(jié)構(gòu)通過開關(guān)單元37A切換連接到通過選擇單元13A、14A選擇的FSK解調(diào)電路30A-1側(cè)的I-CH側(cè)或者Q-CH側(cè)的任何一方。開關(guān)單元37A由通過控制信號等進行切換的開關(guān)元件構(gòu)成。即使追加這樣的開關(guān)單元37A，也能夠得到與圖4大體同樣的作用效果。
(實施例3的結(jié)構(gòu))圖8是配備了表示本發(fā)明實施例3的簡易型PSK解調(diào)電路的2值PSK調(diào)制電路的電路圖。
2值PSK調(diào)制電路10B與圖1所示的實施例1的2值FSK調(diào)制電路10同樣，具有從發(fā)送數(shù)據(jù)TXD生成n位的I-CH調(diào)制信號S11B的I-CH調(diào)制信號生成器11B、以及從發(fā)送數(shù)據(jù)TXD生成n位的Q-CH調(diào)制信號S12B的Q-CH調(diào)制信號生成器12B，在這些的輸出側(cè)通過各選擇單元13B、14B分別連接I-CH的D/A轉(zhuǎn)換器15B及Q-CH的D/A轉(zhuǎn)換器16B。I-CH的D/A轉(zhuǎn)換器15B是將通過選擇單元13B輸入的I-CH調(diào)制信號S11B轉(zhuǎn)換成模擬信號S15B的電路，在該輸出側(cè)連接LPF17B。Q-CH的D/A轉(zhuǎn)換器16B是將通過選擇單元14B輸入的Q-CH調(diào)制信號S12B轉(zhuǎn)換成模擬信號S16的電路，在該輸出側(cè)連接LPF18B。
LPF17B是從模擬信號S15B去除高頻分量輸出輸出信號S17B的電路，在該輸出側(cè)連接正交調(diào)制器19B。LPF18B是從模擬信號S16B去除高頻分量輸出輸出信號S18B的電路，在該輸出側(cè)連接正交調(diào)制器19B。正交調(diào)制器19B是對輸出信號S17B和輸出信號S18B進行正交調(diào)制的電路，在該輸出側(cè)連接功率放大器(Power AMP)20B。功率放大器20B是放大正交調(diào)制器19B的輸出信號S19B，輸出2值的PSK調(diào)制信號PMS的電路。
簡易型的PSK解調(diào)電路30B與圖1所示的實施例1的FSK解調(diào)電路30同樣，具有分別連接在各選擇單元13B、14B上的調(diào)制數(shù)據(jù)計算電路31B、34B。I-CH側(cè)的調(diào)制數(shù)據(jù)計算電路31B是基于與發(fā)送數(shù)據(jù)TXD對應(yīng)的發(fā)送時鐘TXC、不改變通過選擇單元13B輸入的n位的I-CH調(diào)制信號S11B的相位地計算出1碼元后時的n位的調(diào)制數(shù)據(jù)S31B的電路，在該輸出側(cè)通過1碼元延遲元件32B連接比較器33B。1碼元延遲元件32B是基于發(fā)送時鐘TXC使n位的調(diào)制數(shù)據(jù)S31B延遲1碼元并輸出n位的調(diào)制數(shù)據(jù)S32B的元件。比較器33B是比較n位調(diào)制數(shù)據(jù)S32B與n位I-CH調(diào)制信號S11B是否一致并根據(jù)該比較結(jié)果輸出簡易的PSK解調(diào)數(shù)據(jù)IRXD的電路。
Q-CH側(cè)的調(diào)制數(shù)據(jù)計算電路34B與I-CH側(cè)的調(diào)制數(shù)據(jù)計算電路31B同樣，是基于發(fā)送時鐘TXC、不改變通過選擇單元14B輸入的n位的Q-CH調(diào)制信號S12B的相位地計算出1碼元后時的n位的調(diào)制數(shù)據(jù)S34B的電路，在該輸出側(cè)通過1碼元延遲元件35B連接比較器36B。1碼元延遲元件35B是基于發(fā)送時鐘TXC使n位的調(diào)制數(shù)據(jù)S34B延遲1碼元并輸出n位的調(diào)制數(shù)據(jù)S35B的元件。比較器36B是比較n位調(diào)制數(shù)據(jù)S35B與n位Q-CH調(diào)制信號S12B是否一致并根據(jù)該比較結(jié)果輸出簡易的PSK解調(diào)數(shù)據(jù)QRXD的電路。
(實施例3的解調(diào)方法·效果)圖9是表示圖8的PSK解調(diào)電路30B中I-CH側(cè)的工作的時間圖。
本實施例3的2值PSK調(diào)制電路10B及連接在其上的簡易型PSK解調(diào)電路30B，進行與實施例1的2值FSK調(diào)制電路10及連接在其上的簡易型FSK解調(diào)電路30大體同樣的工作。不同之點僅僅是在發(fā)送數(shù)據(jù)TXD的符號改變時(0/1)，改變到怎樣的值的遷移值不同這一點，一致時的條件相同。由于如果不一致就識別為發(fā)送數(shù)據(jù)TXD的符號變更了，所以其值是什么不成為問題。因此，本實施例3具有與實施例1大體同樣的效果。
(實施例3的其他電路例)
圖10是配備了表示本發(fā)明實施例3的其他簡易型的PSK解調(diào)電路的2值PSK調(diào)制電路的電路圖，在與圖8中的要素共同的要素上標(biāo)注共同的符號。
在圖10的PSK解調(diào)電路30B-1中，成為下述的結(jié)構(gòu)通過開關(guān)單元37B切換連接通過選擇單元13B、14B選擇的PSK解調(diào)電路30B-1側(cè)的I-CH側(cè)或者Q-CH側(cè)的任何一方。開關(guān)單元37B由通過控制信號等切換的開關(guān)元件構(gòu)成。即使追加這樣的開關(guān)單元37B，也能夠起到與圖8大體同樣的作用效果。
本發(fā)明不限定于上述實施例1～3，能夠有各種變形。作為該變形例的實施例4，例如有下述(a)、(b)那樣的電路。
(a)雖然在實施例3中，就2值PSK調(diào)制電路10B及連接在其上的簡易型PSK解調(diào)電路30B、30B-1進行了說明，但是對于4值PSK也能夠通過與圖8或者圖10同樣的結(jié)構(gòu)適用。即，對于圖8或者圖10的比較器33B、33B-1中比較I-CH的輸入(S11B)與I-CH解調(diào)數(shù)據(jù)(S32B)、以及對于比較器36B中比較Q-CH的輸入(S12B)與Q-CH解調(diào)數(shù)據(jù)(S35B)，4值PSK的情況與2值PSK的情況沒有任何變更。其中，雖然2值PSK的情況下在I-CH/Q-CH中輸入了相同的值，但是由于在4PSK的情況，每1碼元的信息量成為2倍，所以僅僅輸入各自的值這一點不同。因此，對結(jié)構(gòu)完全沒有影響。
(b)實施例1～4的簡易型解調(diào)電路30、30-1、30A、30A-1、30B、30B-1，在將D/A轉(zhuǎn)換后的I/Q信號輸入正交調(diào)制器19、19B中并生成FSK調(diào)制信號FMS或者PSK調(diào)制信號PMS的FSK調(diào)制電路10、10A或者PSK調(diào)制電路10B等中，通過使用D/A轉(zhuǎn)換前的數(shù)字數(shù)據(jù)進行簡易解調(diào)，能夠應(yīng)用在LSI測試等各種用途中。這時，按照其用途等也能夠?qū)⒄{(diào)制電路10、10A、10B及解調(diào)電路30、30-1、30A、30A-1、30B、30B-1變更為圖示以外的電路結(jié)構(gòu)。
權(quán)利要求
1.一種解調(diào)電路，其特征在于，輸入從發(fā)送數(shù)據(jù)生成的多位I信道調(diào)制信號及多位Q信道調(diào)制信號，預(yù)先計算出1碼元后還持續(xù)相同的上述發(fā)送數(shù)據(jù)時的上述I信道及上述Q信道的值，將該算出值與上述多位I信道調(diào)制信號及上述多位Q信道調(diào)制信號做比較并進行解調(diào)。
2.如權(quán)利要求1所述的解調(diào)電路，其特征在于，包括計算電路，輸入上述多位I信道調(diào)制信號及上述多位Q信道調(diào)制信號，不改變其相位地計算出1碼元后的調(diào)制數(shù)據(jù)；延遲元件，使上述1碼元后的調(diào)制數(shù)據(jù)延遲1碼元，輸出延遲數(shù)據(jù)；以及比較器，將上述多位I信道調(diào)制信號及上述多位Q信道調(diào)制信號與上述延遲數(shù)據(jù)進行比較，輸出調(diào)制波。
3.一種解調(diào)電路，其特征在于，輸入從發(fā)送數(shù)據(jù)生成的多位I信道調(diào)制信號及多位Q信道調(diào)制信號中的、該I信道調(diào)制信號的最高位符號位和該Q信道調(diào)制信號的最高位符號位，當(dāng)上述發(fā)送數(shù)據(jù)的傳送速度與調(diào)制頻率偏差處于2∶1的關(guān)系時，僅僅用1碼元后的上述I信道及上述Q信道的最高位符號位的比較來進行解調(diào)。
4.如權(quán)利要求3所述的解調(diào)電路，其特征在于，包括延遲元件，輸入上述I信道調(diào)制信號的最高位符號位和上述Q信道調(diào)制信號的最高位符號位，使這些符號位延遲1碼元，輸出延遲數(shù)據(jù)；以及比較器，對上述最高位符號位和上述延遲數(shù)據(jù)進行比較，輸出調(diào)制波。
5.一種解調(diào)方法，其特征在于，對發(fā)送數(shù)據(jù)進行調(diào)制；與時鐘信號同步，計算出上述調(diào)制后的發(fā)送數(shù)據(jù)的當(dāng)前的調(diào)制數(shù)據(jù)；將上述計算出的當(dāng)前的調(diào)制數(shù)據(jù)和上述時鐘信號在1碼元前計算出的調(diào)制數(shù)據(jù)進行比較，對上述調(diào)制后的發(fā)送數(shù)據(jù)進行解調(diào)。
全文摘要
本發(fā)明的課題在于提供一種為了在調(diào)制電路的測試等中使用而安裝在該調(diào)制電路中的、結(jié)構(gòu)簡單且廉價的簡易型解調(diào)電路。簡易型的FSK解調(diào)電路(30)是在正交調(diào)制器(19)中輸入D/A轉(zhuǎn)換后的I/Q信號并生成FSK調(diào)制信號的FSK調(diào)制電路(10)中，使用作為D/A轉(zhuǎn)換前的數(shù)字數(shù)據(jù)的I－CH調(diào)制信號S11及Q－CH調(diào)制信號S12，進行簡易解調(diào)。FSK解調(diào)電路(30)包括調(diào)制數(shù)據(jù)計算電路(31、34)，對I－CH調(diào)制信號S11及Q－CH調(diào)制信號S12，不改變其相位地計算出1碼元延遲后的調(diào)制數(shù)據(jù)；延遲元件(32、35)，將該電路(31、34)的輸出延遲1碼元；以及比較器(33、36)，將該延遲元件(32、35)的輸出與I－CH調(diào)制信號S11及Q－CH調(diào)制信號S12進行比較，輸出簡易的解調(diào)數(shù)據(jù)IRXD、QRXD。
文檔編號H04L27/14GK1866942SQ200610055090
公開日2006年11月22日 申請日期2006年3月3日 優(yōu)先權(quán)日2005年5月16日
發(fā)明者天野繁 申請人:沖電氣工業(yè)株式會社