1.一種具有移位寄存器的選通驅(qū)動電路，所述移位寄存器具有包括第n級的多個級，其中，n是正整數(shù)，該第n級包括：
自動復位電路，所述自動復位電路接收第一時鐘和來自第(n-1)級的進位信號，當所述第一時鐘處于高電壓并且所述進位信號處于低電壓時，所述自動復位電路將Q節(jié)點調(diào)節(jié)為低電壓，并且當所述第一時鐘和所述進位信號二者處于高電壓時，所述自動復位電路將所述Q節(jié)點調(diào)節(jié)為高電壓；
鎖存器，所述鎖存器連接在所述Q節(jié)點與QB節(jié)點之間；以及
緩沖器，所述緩沖器在所述Q節(jié)點的電壓是高電壓并且第二時鐘在高電壓下被接收時使輸出電壓上升，并且在所述QB節(jié)點的電壓是高電壓時使所述輸出電壓下降，并且
其中，所述第一時鐘與所述進位信號同步。
2.根據(jù)權利要求1所述的選通驅(qū)動電路，其中，所述自動復位電路包括：
第一傳輸門TG，所述第一TG被配置為接收所述第一時鐘和所述進位信號，并且將輸出信號供應給所述Q節(jié)點；以及
第二n型金屬氧化物半導體場效應晶體管MOSFET NMOS和第二p型MOSFET PMOS，所述第二NMOS和所述第二PMOS連接到所述第一TG。
3.根據(jù)權利要求2所述的選通驅(qū)動電路，其中，所述第一TG包括：
第一NMOS，所述第一NMOS包括輸入有所述第一時鐘的柵極、輸入有所述進位信號的漏極以及連接到所述Q節(jié)點的源極；以及
第一PMOS，所述第一PMOS包括與所述第二NMOS的漏極和所述第二PMOS的漏極連接的柵極、輸入有所述進位信號的源極以及連接到所述Q節(jié)點的漏極。
4.根據(jù)權利要求3所述的選通驅(qū)動電路，其中，所述第二NMOS包括輸入有所述第一時鐘的柵極、與所述第一PMOS的柵極連接的漏極以及連接到用來供應低電壓的低電位電源線的源極。
5.根據(jù)權利要求4所述的選通驅(qū)動電路，其中，所述第二PMOS包括輸入有所述第一時鐘的柵極、與所述第一PMOS的柵極連接的漏極以及連接到高電位電源線的源極。
6.根據(jù)權利要求5所述的選通驅(qū)動電路，
其中，所述鎖存器包括在閉環(huán)反饋電路中彼此連接的第一反相器和第二反相器，
其中，所述第一反相器包括：
第三NMOS，所述第三NMOS包括連接到所述Q節(jié)點的柵極、連接到所述QB節(jié)點的漏極以及連接到所述低電位電源線的源極；以及
第三PMOS，所述第三PMOS包括連接到所述Q節(jié)點的柵極、連接到所述QB節(jié)點的漏極以及連接到所述高電位電源線的源極，并且
其中，所述第二反相器包括：
第四NMOS，所述第四NMOS包括連接到所述QB節(jié)點的柵極、連接到所述Q節(jié)點的漏極以及連接到所述低電位電源線的源極；以及
第四PMOS，所述第四PMOS包括連接到所述QB節(jié)點的柵極、連接到所述Q節(jié)點的漏極以及連接到所述高電位電源線的源極。
7.根據(jù)權利要求6所述的選通驅(qū)動電路，
其中，所述緩沖器包括：
上拉晶體管，所述上拉晶體管被配置為響應于所述Q節(jié)點的電壓，將所述第二時鐘供應給輸出節(jié)點，以便使所述輸出電壓上升；以及
下拉晶體管，所述下拉晶體管被配置為響應于所述QB節(jié)點的電壓，使所述輸出節(jié)點放電，以便使所述輸出電壓下降，
其中，所述上拉晶體管包括第二TG，并且
其中，所述第二時鐘發(fā)生在跟隨所述第一時鐘之后。
8.根據(jù)權利要求7所述的選通驅(qū)動電路，
其中，所述第二TG包括：
第五PMOS，所述第五PMOS包括連接到所述QB節(jié)點的柵極、連接到所述輸出節(jié)點的漏極以及輸入有所述第二時鐘的源極；以及
第五NMOS，所述第五NMOS包括連接到所述Q節(jié)點的柵極、連接到所述輸出節(jié)點的源極以及輸入有所述第二時鐘的漏極，并且
其中，所述下拉晶體管包括第六NMOS，所述第六NMOS包括連接到所述QB節(jié)點的柵極、連接到所述輸出節(jié)點的漏極以及連接到所述低電位電源線的源極。
9.根據(jù)權利要求8所述的選通驅(qū)動電路，其中，在所述第一時鐘在高電位電壓下被充電并且所述進位信號在低電位電壓下被接收的情況下，所述Q節(jié)點的電壓被復位為低電位電壓，所述QB節(jié)點的電壓被復位為高電位電壓，并且繼而，所述第二TG截止。
10.一種顯示裝置，該顯示裝置包括：
顯示面板，所述顯示面板包括將數(shù)據(jù)信號供應給數(shù)據(jù)線的數(shù)據(jù)驅(qū)動電路以及將與所述數(shù)據(jù)信號同步的選通脈沖供應給選通線的選通驅(qū)動電路，
其中，所述選通驅(qū)動電路具有移位寄存器，所述移位寄存器具有包括第n級的多個級，其中，n是正整數(shù)，
所述第n級包括：
自動復位電路，所述自動復位電路接收第一時鐘以及從第(n-1)級接收的進位信號，當所述第一時鐘處于高電壓并且所述進位信號處于低電壓時，所述自動復位電路將Q節(jié)點調(diào)節(jié)為低電壓，并且當所述第一時鐘和所述進位信號二者處于高電壓時，所述自動復位電路將所述Q節(jié)點調(diào)節(jié)為高電壓；
鎖存器，所述鎖存器連接在所述Q節(jié)點與QB節(jié)點之間；以及
緩沖器，所述緩沖器在所述Q節(jié)點的電壓處于高電壓并且第二時鐘在高電壓下被接收時使輸出電壓上升，并且在所述QB節(jié)點處于高電壓時使所述輸出電壓下降，并且
其中，所述第一時鐘與所述進位信號同步。
11.根據(jù)權利要求10所述的顯示裝置，其中，所述自動復位電路包括：
第一傳輸門TG，所述第一TG被配置為接收所述第一時鐘和所述進位信號，并且將輸出信號供應給所述Q節(jié)點；以及
第二n型金屬氧化物半導體場效應晶體管MOSFET NMOS和第二p型MOSFET PMOS，所述第二NMOS和所述第二PMOS連接到所述第一TG。
12.根據(jù)權利要求11所述的顯示裝置，其中，所述第一TG包括：
第一NMOS，所述第一NMOS包括輸入有所述第一時鐘的柵極、輸入有所述進位信號的漏極以及連接到所述Q節(jié)點的源極；以及
第一PMOS，所述第一PMOS包括與所述第二NMOS的漏極和所述第二PMOS的漏極連接的柵極、輸入有所述進位信號的源極以及連接到所述Q節(jié)點的漏極。
13.根據(jù)權利要求12所述的顯示裝置，其中，所述第二NMOS包括輸入有所述第一時鐘的柵極、與所述第一PMOS的柵極連接的漏極以及連接到用來供應低電壓的低電位電源線的源極。
14.根據(jù)權利要求13所述的顯示裝置，其中，所述第二PMOS包括輸入有所述第一時鐘的柵極、與所述第一PMOS的柵極連接的漏極以及連接到高電位電源線的源極。
15.根據(jù)權利要求14所述的顯示裝置，
其中，所述鎖存器包括在閉環(huán)反饋電路中彼此連接的第一反相器和第二反相器，
其中，所述第一反相器包括：
第三NMOS，所述第三NMOS包括連接到所述Q節(jié)點的柵極、連接到所述QB節(jié)點的漏極以及連接到所述低電位電源線的源極；以及
第三PMOS，所述第三PMOS包括連接到所述Q節(jié)點的柵極、連接到所述QB節(jié)點的漏極以及連接到所述高電位電源線的源極，并且
其中，所述第二反相器包括：
第四NMOS，所述第四NMOS包括連接到所述QB節(jié)點的柵極、連接到所述Q節(jié)點的漏極以及連接到所述低電位電源線的源極；以及
第四PMOS，所述第四PMOS包括連接到所述QB節(jié)點的柵極、連接到所述Q節(jié)點的漏極以及連接到所述高電位電源線的源極。
16.根據(jù)權利要求15所述的顯示裝置，
其中，所述緩沖器包括：
上拉晶體管，所述上拉晶體管被配置為響應于所述Q節(jié)點的電壓，將所述第二時鐘供應給輸出節(jié)點，以便使所述輸出電壓上升；以及
下拉晶體管，所述下拉晶體管被配置為響應于所述QB節(jié)點的電壓，使所述輸出節(jié)點放電，以便使所述輸出電壓下降，
其中，所述上拉晶體管包括第二TG，并且
其中，所述第二時鐘發(fā)生在跟隨所述第一時鐘之后。
17.根據(jù)權利要求16所述的顯示裝置，
其中，所述第二TG包括：
第五PMOS，所述第五PMOS包括連接到所述QB節(jié)點的柵極、連接到所述輸出節(jié)點的漏極以及輸入有所述第二時鐘的源極；以及
第五NMOS，所述第五NMOS包括連接到所述Q節(jié)點的柵極、連接到所述輸出節(jié)點的源極以及輸入有所述第二時鐘的漏極，并且
其中，所述下拉晶體管包括第六NMOS，所述第六NMOS包括連接到所述QB節(jié)點的柵極、連接到所述輸出節(jié)點的漏極以及連接到所述低電位電源線的源極。
18.根據(jù)權利要求17所述的顯示裝置，其中，在所述第一時鐘在高電位電壓下被充電并且所述進位信號在低電位電壓下被接收的情況下，所述Q節(jié)點的電壓被復位為低電位電壓，所述QB節(jié)點的電壓被復位為高電位電壓，并且繼而，所述第二TG截止。