Soi襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法
【專利摘要】本發(fā)明公開了一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，該方法包括步驟：S1在SOI襯底的表面硅層上制作微納結(jié)構(gòu)器件圖形；S2利用選擇性腐蝕液去除表面硅層圖形下方的二氧化硅，形成空氣橋圖形結(jié)構(gòu)；S3在所述形成空氣橋圖形結(jié)構(gòu)的SOI襯底上，利用外延生長法形成器件材料。本發(fā)明的方法通過形成空氣橋結(jié)構(gòu)緩解了表面硅層與化合物半導(dǎo)體材料之間的晶格失配和熱失配，從而生長出高質(zhì)量的化合物半導(dǎo)體材料；通過預(yù)先在SOI襯底上制作出器件圖形，然后在圖形襯底上直接外延生長出半導(dǎo)體器件，無需制作工藝。
【專利說明】SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體材料與器件領(lǐng)域，特別涉及一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法。
【背景技術(shù)】
[0002]GaN基、InP基、GaAs基、SiGe基、ZnO基、GaSb基等材料系的二元及多元化合物半導(dǎo)體材料具有優(yōu)秀的光學(xué)及電學(xué)特性，在制作半導(dǎo)體光電子和電子器件、大功率微波器件、紫外及紅外光的發(fā)射器及探測器、太陽能電池等方面有廣泛的應(yīng)用價(jià)值。目前，基于硅基材料的半導(dǎo)體微納加工及集成技術(shù)已非常成熟，為了與硅基器件或電路集成，硅襯底上生長化合物半導(dǎo)體一直是研究熱點(diǎn)之一。
[0003]硅襯底可以實(shí)現(xiàn)較大的尺寸，價(jià)格便宜，同時(shí)具有較為成熟的微納尺度加工工藝，然而，直接在硅襯底上外延生長化合物半導(dǎo)體材料時(shí)，由于二者具有較大的晶格失配，在外延生長過程中晶格失配將引入大量位錯(cuò)。其次，由于二者的熱膨脹系數(shù)差別大，即熱失配大，高溫生長后再降溫的過程中，由于外延層的厚度遠(yuǎn)小于襯底厚度，所以外延層容易產(chǎn)生裂紋。因此，用傳統(tǒng)方法在硅襯底上直接外延生長化合物半導(dǎo)體薄膜材料難以獲得高質(zhì)量的器件。

【發(fā)明內(nèi)容】

[0004](一)要解決的技術(shù)問題
[0005]本發(fā)明要解決的技術(shù)問題是:
[0006]在硅基化合物半導(dǎo)體器件制作的外延生長過程中弓I入了大量錯(cuò)位，甚至使外延層產(chǎn)生裂紋，無法生成高質(zhì)量的化合物半導(dǎo)體材料和器件，并且需要對材料進(jìn)行二次外延，使得制作步驟繁瑣，對工藝要求高。
[0007](二)技術(shù)方案
[0008]為解決上述技術(shù)問題，本發(fā)明提供了一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，該方法包括步驟:
[0009]SI在SOI襯底的表面硅層上制作微納結(jié)構(gòu)器件圖形；
[0010]S2利用選擇性腐蝕液去除所述表面硅層微納結(jié)構(gòu)器件圖形下方的二氧化硅，形成空氣橋圖形結(jié)構(gòu)；
[0011]S3在所述形成空氣橋圖形結(jié)構(gòu)的SOI襯底上，利用外延生長法形成器件材料。
[0012]所述SOI襯底的橫向尺寸為I?20英寸，晶面包括(001)、(111)、(110)晶面，表面娃層厚度為InnTlO μ m。
[0013]所述微納結(jié)構(gòu)器件圖形的制作方法包括:電子束曝光、深紫外光刻、紫外光刻、納米壓印或全息曝光。
[0014]所述微納結(jié)構(gòu)器件圖形最小結(jié)構(gòu)的橫向尺寸為InnTlOOO μ m。
[0015]所述選擇性腐蝕液為氫氟酸、緩沖氫氟酸、硫酸、鹽酸、硝酸、磷酸、檸檬酸、氫氧化鈉溶液、氫氧化鉀溶液中的至少一種。
[0016]所述外延生長法包括:金屬有機(jī)物氣相外延、分子束外延、化學(xué)氣相沉積、氫化物氣相外延或原子層沉積。
[0017]所述器件材料為GaN基、InP基、GaAs基、SiGe基、ZnO基或GaSb基的二元化合物半導(dǎo)體或/和多元化合物半導(dǎo)體。
[0018]器件材料形成后，利用選擇性化學(xué)腐蝕液去除器件材料以下的表面硅層。
[0019]所述器件材料的外延生長厚度為InnTlOO μ m。
【專利附圖】

【附圖說明】
[0020]圖1是本發(fā)明SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法的步驟流程圖。
[0021]圖2是空氣橋結(jié)構(gòu)SOI圖形襯底的制作流程示意圖。
[0022]圖3是在SOI襯底上制作GaN基半導(dǎo)體單光子源的示意圖。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖和實(shí)施例，對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0024]如圖1所示
[0025]選取橫向尺寸為I?20英寸，晶面為(001)、(111)或(110)晶面，表面硅層厚度為InnTlOym的SOI襯底，在SOI襯底的表面硅層上利用電子束曝光、深紫外光刻、紫外光刻、納米壓印或全息曝光等方法制作微納結(jié)構(gòu)器件圖形，圖形的最小結(jié)構(gòu)的橫向尺寸為InnTlOOO μ mD
[0026]利用氫氟酸、緩沖氫氟酸、硫酸、鹽酸、硝酸、磷酸、檸檬酸、氫氧化鈉溶液、氫氧化鉀溶液或它們的混合液選擇性的腐蝕去除表面硅層圖形下方的二氧化硅，形成空氣橋圖形結(jié)構(gòu)；
[0027]在形成空氣橋圖形結(jié)構(gòu)的SOI襯底上,利用金屬有機(jī)物氣相外延、分子束外延、化學(xué)氣相沉積、氫化物氣相外延或原子層沉積等外延生長法形成厚度為InnTlOO μ m的器件材料，器件材料包括GaN基、InP基、GaAs基、SiGe基、ZnO基、GaSb基的材料系二元化合物半導(dǎo)體或/和多元化合物半導(dǎo)體。
[0028]圖2中100為硅襯底，102為二氧化硅層，104為表面硅層，105為氮化硅層。
[0029]圖3中106為AlN層，108為GaN量子點(diǎn)層。
[0030]實(shí)施例1
[0031]采用分子束外延在SOI襯底上制作GaN/AIN量子點(diǎn)單光子源，其具體過程為:
[0032]1、將SOI襯底(如圖2 Ca)所示)進(jìn)行標(biāo)準(zhǔn)RCA清洗。
[0033]2、通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)在襯底表面沉積200nm氮化硅掩膜，如圖2 (b)所示；然后通過電子束曝光和干法刻蝕將光子晶體圖形轉(zhuǎn)移到氮化硅掩膜上，如圖2 (c)所示。
[0034]3、通過電感應(yīng)耦合等離子體(ICP)干法刻蝕將光子晶體圖形轉(zhuǎn)移到SOI襯底的表面娃層上，如圖2 (d)所示。
[0035]4、利用緩沖氫氟酸去除硅層表面的氮化硅掩膜，同時(shí)腐蝕掉部分SOI中的二氧化硅層，形成空氣橋結(jié)構(gòu)，如圖2 (e)所示。
[0036]5、將制作完成的SOI圖形襯底進(jìn)行標(biāo)準(zhǔn)RCA清洗后送入分子束外延腔室中進(jìn)行生長。
[0037]6、首先生長120nm的AlN緩沖層，然后生長GaN量子點(diǎn)和AlN蓋層，如圖3 (b)所
/Jn ο
[0038]7、取出樣品采用硝酸與氫氟酸的混合溶液去除光子晶體圖形下方的硅層，如圖3(C)所示，制作結(jié)束。
[0039]實(shí)施例2
[0040]采用金屬有機(jī)物氣相外延(MOVPE)在SOI襯底上制作GaN/AIN量子點(diǎn)單光子源，其具體過程為:
[0041 ] 1、將SOI襯底進(jìn)行標(biāo)準(zhǔn)RCA清洗。
[0042]2、通過PECVD在襯底表面沉積200nm氮化硅掩膜，通過深紫外曝光和干法刻蝕將光子晶體圖形轉(zhuǎn)移到氮化硅掩膜上。
[0043]3、通過ICP干法刻蝕將光子晶體圖形轉(zhuǎn)移到SOI襯底的表面硅層上。
[0044]4、利用緩沖氫氟酸去除表面的氮化硅掩膜，同時(shí)腐蝕掉部分SOI中的二氧化硅層，形成空氣橋結(jié)構(gòu)。
[0045]5、將制作完成的SOI圖形襯底進(jìn)行標(biāo)準(zhǔn)RCA清洗后送入MOVPE系統(tǒng)中進(jìn)行生長。
[0046]6、首先生長120nm的AlN緩沖層，然后生長GaN量子點(diǎn)和AlN蓋層。
[0047]7、取出樣品采用硝酸與氫氟酸的混合溶液去除光子晶體圖形下方的硅層，制作結(jié)束。
[0048]實(shí)施例3
[0049]采用金屬有機(jī)物氣相外延(MOVPE)在SOI襯底上制作InGaN/AIN量子點(diǎn)單光子源，其具體過程為:
[0050]1、將SOI襯底進(jìn)行標(biāo)準(zhǔn)RCA清洗。
[0051]2、通過PECVD在襯底表面沉積200nm氮化硅掩膜，通過納米壓印將光子晶體圖形轉(zhuǎn)移到氮化硅掩膜上。
[0052]3、通過ICP干法刻蝕將光子晶體圖形轉(zhuǎn)移到SOI襯底的表面硅層上。
[0053]4、利用緩沖氫氟酸去除表面的氮化硅掩膜，同時(shí)腐蝕掉部分SOI中的二氧化硅層，形成空氣橋結(jié)構(gòu)。
[0054]5、將制作完成的SOI圖形襯底進(jìn)行標(biāo)準(zhǔn)RCA清洗后送入MOVPE系統(tǒng)中進(jìn)行生長。
[0055]6、首先生長120nm的AlN緩沖層，然后生長InGaN量子點(diǎn)和AlN蓋層。
[0056]7、取出樣品采用硝酸與氫氟酸的混合溶液去除光子晶體圖形下方的硅層，制作結(jié)束。
[0057]以上實(shí)施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
【權(quán)利要求】
1.一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，該方法包括步驟: SI在SOI襯底的表面硅層上制作微納結(jié)構(gòu)器件圖形； S2利用選擇性腐蝕液去除所述表面硅層微納結(jié)構(gòu)器件圖形下方的二氧化硅，形成空氣橋圖形結(jié)構(gòu)； S3在所述形成空氣橋圖形結(jié)構(gòu)的SOI襯底上，利用外延生長法形成器件材料。
2.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，所述SOI襯底的橫向尺寸為I?20英寸，晶面包括(001)、(111)、(110)晶面，表面硅層厚度為 lnm?10 μ m。
3.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，所述微納結(jié)構(gòu)器件圖形的制作方法包括:電子束曝光、深紫外光刻、紫外光刻、納米壓印或全息曝光。
4.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，所述微納結(jié)構(gòu)器件圖形最小結(jié)構(gòu)的橫向尺寸為InnTlOOO μ m。
5.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，所述選擇性腐蝕液為氫氟酸、緩沖氫氟酸、硫酸、鹽酸、硝酸、磷酸、檸檬酸、氫氧化鈉溶液、氫氧化鉀溶液中的至少一種。
6.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，所述外延生長法包括:金屬有機(jī)物氣相外延、分子束外延、化學(xué)氣相沉積、氫化物氣相外延或原子層沉積。
7.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，所述器件材料為GaN基、InP基、GaAs基、SiGe基、ZnO基或GaSb基的二元化合物半導(dǎo)體或/和多元化合物半導(dǎo)體。
8.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，器件材料形成后，利用選擇性化學(xué)腐蝕液去除器件材料以下的表面硅層。
9.權(quán)利要求1所述的一種SOI襯底上制作半導(dǎo)體微納結(jié)構(gòu)器件的方法，其特征在于，所述器件材料的外延生長厚度為InnTlOO μ m。
【文檔編號】B81C1/00GK103803482SQ201210438925
【公開日】2014年5月21日 申請日期:2012年11月6日 優(yōu)先權(quán)日:2012年11月6日
【發(fā)明者】郝智彪, 鈕浪, 胡健楠, 汪萊, 羅毅 申請人:清華大學(xué)