專利名稱：晶片封裝體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于晶片封裝體，且特別是有關(guān)于堆疊有至少兩晶片的晶片封裝體。
背景技術(shù)：
晶片封裝制程是形成電子產(chǎn)品過(guò)程中的一重要步驟。晶片封裝體除了將晶片保護(hù)于其中，使免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。提高晶片封裝體的可靠度與結(jié)構(gòu)穩(wěn)定性已成為重要課題。

發(fā)明內(nèi)容
本發(fā)明一實(shí)施例提供一種晶片封裝體，包括一第一晶片；一第二晶片，設(shè)置于該第一晶片之上；一孔洞，自該第一晶片的一表面朝向該第二晶片延伸；一導(dǎo)電層，設(shè)置于該第一晶片的該表面上，且延伸進(jìn)入該孔洞而與該第一晶片中的一導(dǎo)電區(qū)或摻雜區(qū)電性連接；以及一支撐塊體，設(shè)置于該第一晶片與該第二晶片之間，且該支撐塊體完全覆蓋該孔洞的一底部。本發(fā)明所述的晶片封裝體，還包括一保護(hù)層，設(shè)置于該第一晶片的該表面上；以及一導(dǎo)電凸塊，設(shè)置于該第一晶片的該表面上，且電性連接該導(dǎo)電層。本發(fā)明所述的晶片封裝體，還包括一連接塊體，設(shè)置于該第二晶片與該第一晶片之間，該連接塊體連接該第二晶片與該支撐塊體。本發(fā)明所述的晶片封裝體，其中，該第一晶片包括一控制晶片，而該第二晶片包括一 MEMS晶片。本發(fā)明所述的晶片封裝體，還包括一絕緣層，位于該導(dǎo)電層與該第一晶片之間。本發(fā)明所述的晶片封裝體，該第一晶片包括一 MEMS晶片，而該第二晶片包括一控制晶片。本發(fā)明所述的晶片封裝體，其中，該第一晶片包括一承載基底及一半導(dǎo)體層，其中該孔洞自該承載基底朝該半導(dǎo)體層延伸，且露出該半導(dǎo)體層中的一摻雜區(qū)。本發(fā)明所述的晶片封裝體，其中，該支撐塊體與該孔洞的一底部隔有一間距而不直接接觸該孔洞的該底部。本發(fā)明所述的晶片封裝體，還包括一密封環(huán)結(jié)構(gòu)，設(shè)置于該第一晶片與該第二晶片之間，且該密封環(huán)結(jié)構(gòu)設(shè)置于該第一晶片及/或該第二晶片的外圍之上，而包圍該第一晶片及/或該第二晶片上的一元件區(qū)。本發(fā)明所述的晶片封裝體，其中，該密封環(huán)結(jié)構(gòu)包括形成于該第一晶片的該表面上的一第一連接層及形成于該第二晶片上的一第二連接層。本發(fā)明所述的晶片封裝體，其中，該第一連接層的材質(zhì)與該支撐塊體的材質(zhì)相同。本發(fā)明所述的晶片封裝體，還包括至少一輔助支撐結(jié)構(gòu)，設(shè)置于該第一晶片與該第二晶片之間。本發(fā)明一實(shí)施例提供一種晶片封裝體的形成方法，包括提供一第一基底；于該第一基底的一表面上形成一支撐塊體；提供一第二基底；將該第二基底接合于該第一基底的該表面上；自該第一基底的一第二表面移除部分的該第一基底以形成朝該第一基底上的該支撐塊體延伸的一孔洞，其中該支撐塊體完全覆蓋該孔洞的一底部；以及于該第一基底的該第二表面上形成一導(dǎo)電層，其中該導(dǎo)電層延伸進(jìn)入該孔洞，且電性連接該第一基底中的一導(dǎo)電區(qū)或摻雜區(qū)。本發(fā)明所述的晶片封裝體的形成方法，還包括于該第一基底的該第二表面上形成一保護(hù)層，其中該保護(hù)層具有一開(kāi)口，露出部分的該導(dǎo)電層；以及于露出的該導(dǎo)電層之上形成一導(dǎo)電凸塊。本發(fā)明所述的晶片封裝體的形成方法，還包括切割該第一基底及該第二基底以形成至少一晶片封裝體。本發(fā)明所述的晶片封裝體的形成方法，還包括于該第二基底的一表面上形成一連接塊體；以及以該連接塊體連接該第一基底及該第二基底。本發(fā)明所述的晶片封裝體的形成方法，其中，該連接塊體直接接合該支撐塊體。本發(fā)明所述的晶片封裝體的形成方法，還包括于該第一基底與該第二基底之間設(shè)置至少一密封環(huán)結(jié)構(gòu)，其中該密封環(huán)結(jié)構(gòu)包圍該第一基底及/或該第二基底上的一元件區(qū)。本發(fā)明所述的晶片封裝體的形成方法，其中，該密封環(huán)結(jié)構(gòu)于將該連接塊體直接接合該支撐塊體的步驟時(shí)形成。本發(fā)明所述的晶片封裝體的形成方法，其中，在形成該孔洞之前，還包括薄化該第
“■基底。本發(fā)明所述的晶片封裝體的形成方法，還包括于該第一基底與該第二基底之間設(shè)置至少一輔助支撐結(jié)構(gòu)。本發(fā)明所述的晶片封裝體的形成方法，其中，該第一基底及該第二基底為兩半導(dǎo)體晶圓。本發(fā)明所述的晶片封裝體的形成方法，還包括于該第一基底與該第二基底之間設(shè)置一晶圓邊緣密封環(huán)，該晶圓邊緣密封環(huán)、該第一基底及該第二基底共同形成一空腔。本發(fā)明可提升晶片封裝體的可靠度。


圖1A-1I顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的制程剖面圖。圖2顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的剖面圖。圖3A-;3B分別顯示根據(jù)本發(fā)明實(shí)施例的晶片封裝體的剖面圖。圖4A-4E分別顯示根據(jù)本發(fā)明實(shí)施例的晶片封裝體于切割制程前的俯視示意圖。圖5顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的剖面圖。附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下10、20、100 基底；100a、100b 表面；102 連接層；104 絕緣層；106 導(dǎo)電區(qū)；
108 孔洞；110 :絕緣層；112 :導(dǎo)電層；114 :保護(hù)層；116 導(dǎo)電凸塊；200 半導(dǎo)體層；200a、 200b 表面；202 連接層；204 接合層；206 承載基底；208 孔洞；210 絕緣層；212 導(dǎo)電層；214 保護(hù)層；216 導(dǎo)電凸塊；300 晶片；300a、300b 表面；302 連接層；306 導(dǎo)電區(qū)或摻雜區(qū)；400 晶片；400a、400b 表面；402 連接層；410 密封環(huán)結(jié)構(gòu)；412 支撐結(jié)構(gòu)；502 空腔；SC 切割道。
具體實(shí)施例方式以下將詳細(xì)說(shuō)明本發(fā)明實(shí)施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實(shí)施。文中所舉例討論的特定實(shí)施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實(shí)施例中可能使用重復(fù)的標(biāo)號(hào)或標(biāo)示。這些重復(fù)僅為了簡(jiǎn)單清楚地?cái)⑹霰景l(fā)明，不代表所討論的不同實(shí)施例及 /或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時(shí)， 包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。本發(fā)明一實(shí)施例的晶片封裝體可用以封裝各種堆疊晶片。例如，在本發(fā)明的晶片封裝體的實(shí)施例中，其可應(yīng)用于下述晶片的堆疊封裝結(jié)構(gòu)，例如包括各種包含有源元件或無(wú)源元件(active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關(guān)于光電元件 (opto electronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、 微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來(lái)測(cè)量的物理感測(cè)器(Physical Sensor)。特別是可選擇使用晶圓級(jí)封裝(wafer scale package ；WSP) 制程對(duì)影像感測(cè)元件、發(fā)光二極管(light-emitting diodes ;LEDs)、太陽(yáng)能電池(solar cells)、射頻元件(RF circuits)、加速計(jì)(accelerators)、陀螺儀(gyroscopes)、微制動(dòng)器(micro actuators)、表面聲波兀件(surface acoustic wave devices)、壓力感測(cè)器 (process sensors)噴墨頭(ink printer heads)、或功率晶片模組(power IC module)等半導(dǎo)體晶片進(jìn)行封裝。其中，上述晶圓級(jí)封裝制程主要指在晶圓階段完成封裝步驟后，再予以切割成獨(dú)立的封裝體，然而，在一特定實(shí)施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進(jìn)行封裝制程，亦可稱之為晶圓級(jí)封裝制程。另外，上述晶圓級(jí)封裝制程亦適用于通過(guò)堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layer integrated circuit devices)的晶片封裝體。圖1A-1I顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的制程剖面圖。如圖IA所示，提供基底10及基底20?；?0及基底20可為兩半導(dǎo)體晶圓。例如，基底10可為(但不限于)一包含有多個(gè)控制集成電路(control IC)的晶圓，其上定義有多個(gè)預(yù)定切割道而將基底10劃分成多個(gè)區(qū)域。這些區(qū)域中可分別形成有控制集成電路，其可包含CMOS元件。基底20可為(但不限于)一包含有多個(gè)MEMS元件的晶圓，其上定義有多個(gè)預(yù)定切割道而將基底20劃分成多個(gè)區(qū)域。這些區(qū)域中可分別形成有MEMS元件。在基底20中，形成有多個(gè) MEMS元件運(yùn)作所需的孔洞或凹槽。如圖IA所示，基底10可包括半導(dǎo)體基底100，其中可形成有至少一導(dǎo)電區(qū)106。導(dǎo)電區(qū)106例如是一導(dǎo)電墊，其可電性連接半導(dǎo)體基底100中的元件區(qū)。例如，導(dǎo)電區(qū)106可電性連接半導(dǎo)體基底中的CMOS元件?；蛘撸诹硪粚?shí)施例中，導(dǎo)電區(qū)106實(shí)質(zhì)上為一摻雜區(qū)?；?0可包括半導(dǎo)體層200及承載基底206。半導(dǎo)體層200的表面200a與承載基底206之間可形成有一接合層204。例如，在一實(shí)施例中，基底20可包括絕緣層上覆半導(dǎo)體基底(SOI substrate)。在此情形下，接合層204例如為氧化硅層。如圖IA所示，可于基底100的表面IOOa上形成連接層102，并可選擇性形成絕緣層104于基底100的表面100a。絕緣層104具有露出連接層102的開(kāi)口。連接層102可用以使基底10與基底20彼此接合。在一實(shí)施例中，連接層102的材質(zhì)可為金屬材料，例如金、銅、鋁、或其相似物?；蛘撸B接層102的材質(zhì)可為半導(dǎo)體材料，例如硅、鍺、或其相似物。 相似地，可于半導(dǎo)體層200的表面200b上形成連接層202。在一實(shí)施例中，基底20與基底 10可通過(guò)彼此間的連接層102及202的互相接合而連接。如圖IB所示，可使基底20與基底10上的連接層彼此對(duì)齊接合而連接兩基底。 連接層102與連接層202之間的接合可為(但不限于)金屬與半導(dǎo)體的接合(metal to semiconductor bonding)、金屬與金屬的接合(metal to metal bonding)、或半導(dǎo)體與半導(dǎo)體的接合(semiconductor to semiconductor bonding)。連接層202可視為連接塊體，用以接合基底10與基底20。在接合基底10與基底20之后，可選擇性薄化基底100以利后續(xù)制程進(jìn)行。例如， 可以承載基底206為支撐，自基底100的表面100b研磨基底100而將基底100薄化至適合厚度。適合的薄化制程例如是機(jī)械研磨或化學(xué)機(jī)械研磨。接著，如圖IC所示，可例如以微影及蝕刻制程自基底100的表面100b移除部分的基底100以形成朝導(dǎo)電區(qū)106及其中一連接層102延伸的孔洞108。在此情形下，連接層102除了用以接合基底20之外，還可用作孔洞108底部下的支撐塊體。在一實(shí)施例中， 支撐塊體(連接層10 大抵完全覆蓋孔洞108的底部。在一實(shí)施例中，支撐塊體(連接層 102)與孔洞108的底部隔有一間距而不直接接觸孔洞108的底部。基底100 —般需經(jīng)薄化，且在基底100中形成孔洞108之后，造成基底100的結(jié)構(gòu)強(qiáng)度下降，使得導(dǎo)電區(qū)106容易破裂。由于在本發(fā)明實(shí)施例中，于孔洞108的底部上覆蓋了支撐塊體(連接層102)，將有助于增加孔洞108底部的結(jié)構(gòu)強(qiáng)度，可提升晶片封裝體的可靠度。因此，在基底10與基底 20的接合過(guò)程中，孔洞108底部的結(jié)構(gòu)及導(dǎo)電區(qū)106將不易斷裂。在后續(xù)晶片封裝體完成之后，支撐塊體(連接層10 可繼續(xù)加強(qiáng)晶片封裝體的結(jié)構(gòu)強(qiáng)度，可確保晶片封裝體于使用中的運(yùn)作。接著，如圖ID所示，可選擇性于基底100的表面100b上形成絕緣層110。絕緣層110可延伸進(jìn)入孔洞108之中。絕緣層110例如為環(huán)氧樹脂、防焊材料、或其他適合的絕緣物質(zhì)，例如無(wú)機(jī)材料的氧化硅層、氮化硅層、氮氧化硅層、金屬氧化物、或前述的組合； 或亦可為有機(jī)高分子材料的聚酰亞胺樹脂(polyimide)、苯環(huán)丁烯(butylcyclobutene， BCB，道氏化學(xué)公司)、聚對(duì)二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物 (fluorocarbons)、丙烯酸酯(acrylates)等。絕緣層110的形成方式可包含涂布方式，例如方 轉(zhuǎn)涂布(spin coating)、噴涂(spray coating)、或淋幕涂布(curtain coating),或其他適合的沉積方式，例如，液相沉積、物理氣相沉積、化學(xué)氣相沉積、低壓化學(xué)氣相沉積、等離子增強(qiáng)式化學(xué)氣相沉積、快速熱化學(xué)氣相沉積、或常壓化學(xué)氣相沉積等制程。然應(yīng)注意的是，在一實(shí)施例中，絕緣層110的形成并非必須，在后續(xù)形成的導(dǎo)電層與基底間無(wú)短路疑慮的情形下，可不需形成絕緣層110。接著，如圖IE所示，移除絕緣層110位于孔洞108底部上的部分以使部分的導(dǎo)電區(qū)106露出。如圖IF所示，于基底100的表面IOOb上形成導(dǎo)電層112。導(dǎo)電層112可延伸進(jìn)入孔洞108之中而與導(dǎo)電區(qū)106電性連接。導(dǎo)電層112的材質(zhì)可包括銅、鋁、金、鉬、或其相似物。導(dǎo)電層112的形成方式可為物理氣相沉積、濺鍍、化學(xué)氣相沉積、電鍍、或無(wú)電鍍等?？赏ㄟ^(guò)微影及蝕刻制程將導(dǎo)電層112圖案化。接著，如圖IG所示，可于基底100的表面IOOb上形成保護(hù)層114。保護(hù)層114具有露出導(dǎo)電層112的開(kāi)口。接著，如圖IH所示，于露出的導(dǎo)電層112上形成導(dǎo)電凸塊116。如圖II所示，可接著沿著預(yù)定切割道SC切割基底10與20以形成至少一晶片封裝體。如圖II所示，在一實(shí)施例中，晶片封裝體包括下晶片(切割后的部分的基底10)；設(shè)置于下晶片上的上晶片(切割后的部分的基底20)；自下晶片的表面IOOb朝向上晶片延伸的孔洞108 ；設(shè)置于下晶片的表面IOOb上，且延伸進(jìn)入孔洞108而與下晶片中的導(dǎo)電區(qū)106 或摻雜區(qū)電性連接的導(dǎo)電層110 ；以及設(shè)置于下晶片與上晶片之間的支撐塊體(102)，且支撐塊體(10 大抵完全覆蓋孔洞108的底部。在一實(shí)施例中，連接層102為具導(dǎo)電性的材質(zhì)(如，金屬材料)，而導(dǎo)電區(qū)106通過(guò)基底100中的導(dǎo)電線路而與連接層102電性連接。 連接層202亦可具有導(dǎo)電性的材質(zhì)(如，半導(dǎo)體材料)。因此，下晶片的導(dǎo)電區(qū)106可通過(guò)支撐塊體而與上晶片的半導(dǎo)體層200中的一摻雜區(qū)電性連接。本發(fā)明實(shí)施例可有許多變化。例如，孔洞108不限于形成在基底10之中。圖2顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的剖面圖，其中相同或相似的標(biāo)號(hào)用以標(biāo)示相同或相似的元件。在圖2的實(shí)施例中，孔洞208自上晶片的承載基底206的表面朝下晶片延伸。 導(dǎo)電層212形成于孔洞208的側(cè)壁上的絕緣層210之上而與半導(dǎo)體層200電性接觸。在一實(shí)施例中，半導(dǎo)體層200可包括摻雜區(qū)，且此摻雜區(qū)可與導(dǎo)電層212電性接觸。在圖2的實(shí)施例中，孔洞208下方的連接層202可用作支撐塊體，可于與下晶片的連接層102接合的制程過(guò)程中，保護(hù)孔洞208底部上的結(jié)構(gòu)免于破裂。相似地，在一實(shí)施例中，下晶片的導(dǎo)電區(qū) 106可電性連接導(dǎo)電層212。相似地，上晶片上亦可設(shè)置有保護(hù)層214及與導(dǎo)電層212電性連接的導(dǎo)電凸塊216。圖3A-3B分別顯示根據(jù)本發(fā)明實(shí)施例的晶片封裝體的剖面圖。在圖3A的實(shí)施例中，晶片300與晶片400分別通過(guò)其上的連接層302及402而彼此接合?？锥?08自晶片 300的表面300a朝表面300b延伸而露出導(dǎo)電區(qū)或摻雜區(qū)306。連接層302及402可共同形成連接塊體，用以接合晶片300與晶片400。孔洞308的底部下方的連接層302及402還可用作支撐塊體，用以強(qiáng)化孔洞308底部下方的結(jié)構(gòu)。應(yīng)注意的是，孔洞308的底部下方的支撐塊體不限于同時(shí)用作連接塊體。例如，在圖3B的實(shí)施例中，孔洞308的底部下方的支撐塊體僅包括連接層302。在此情形下，連接層 302僅用作支撐塊體而非用作連接晶片300與晶片400的連接塊體。圖4A-4E分別顯示根據(jù)本發(fā)明實(shí)施例的晶片封裝體于切割制程前的俯視示意圖， 其用以顯示連接層102的位置。圖4A的實(shí)施例類似于圖1A-1I的實(shí)施例。在此實(shí)施例中， 連接層102覆蓋于導(dǎo)電區(qū)106之上。請(qǐng)同時(shí)參照?qǐng)DII，在導(dǎo)電區(qū)106上的連接層102除了連結(jié)上下兩晶片之外，還可用作孔洞下方的支撐塊體，可確保晶片封裝體于制作過(guò)程及使用期間，免于受到外力而破裂。此外，在形成支撐塊體時(shí)，還可同時(shí)形成出部分的密封環(huán)結(jié)構(gòu)410。在一實(shí)施例中，連接層102可覆蓋于預(yù)定切割道SC之上而圍繞待切割的晶片。在上下晶片接合之后，部分的連接層102及202可共同形成密封環(huán)結(jié)構(gòu)。密封環(huán)結(jié)構(gòu)可設(shè)置于下晶片及/或上的外圍之上，而包圍下晶片及/或上晶片上的元件區(qū)，可保護(hù)元件區(qū)免受外界環(huán)境的影響。例如，密封環(huán)結(jié)構(gòu)有助于阻擋水氣進(jìn)入晶片封裝體之中。在圖4B實(shí)施例中，密封環(huán)結(jié)構(gòu)410可不及于預(yù)定切割道SC，可有利于切割制程的進(jìn)行。在圖4C實(shí)施例中，密封環(huán)結(jié)構(gòu)410向內(nèi)延伸而覆蓋導(dǎo)電區(qū)106。因此，在此實(shí)施例中，密封環(huán)結(jié)構(gòu)可同時(shí)用作接合塊體與孔洞下的支撐塊體。應(yīng)注意的是，在此實(shí)施例中， 為避免發(fā)生短路，可不移除導(dǎo)電區(qū)106上方的絕緣層。S卩，使連接層102不電性接觸導(dǎo)電區(qū) 106。在此情形下，導(dǎo)電區(qū)106可通過(guò)其他線路而與上晶片電性連接。在圖4D及圖4E的實(shí)施例中，可于該上晶片與下晶片之間形成輔助支撐結(jié)構(gòu)412， 其可用以輔助上晶片與下晶片的接合與加強(qiáng)對(duì)上晶片的支撐。輔助支撐結(jié)構(gòu)412可由部分的連接層102及202所構(gòu)成。輔助支撐結(jié)構(gòu)412可為環(huán)形結(jié)構(gòu)(如圖4D)或柱狀結(jié)構(gòu)(如圖 4E)。圖5顯示根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的剖面圖，其中相同或相似的標(biāo)號(hào)用以標(biāo)示相同或相似的元件。在此實(shí)施例中，可于基底10與基底20之間設(shè)置晶圓邊緣密封環(huán)，其可設(shè)置于兩基底的外圍上。晶圓邊緣密封環(huán)、基底20、及基底10共同形成一空腔502。 晶圓邊緣密封環(huán)亦可由部分的連接層102及202所構(gòu)成。在本發(fā)明實(shí)施例中，通過(guò)支撐塊體、連接塊體、及或密封環(huán)結(jié)構(gòu)的設(shè)置，可提高晶片封裝體的可靠度與結(jié)構(gòu)穩(wěn)定性。以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種晶片封裝體，其特征在于，包括一第一晶片；一第二晶片，設(shè)置于該第一晶片之上；一孔洞，自該第一晶片的一表面朝向該第二晶片延伸；一導(dǎo)電層，設(shè)置于該第一晶片的該表面上，且延伸進(jìn)入該孔洞而與該第一晶片中的一導(dǎo)電區(qū)或摻雜區(qū)電性連接；以及一支撐塊體，設(shè)置于該第一晶片與該第二晶片之間，且該支撐塊體完全覆蓋該孔洞的 “"底部。
2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一保護(hù)層，設(shè)置于該第一晶片的該表面上；以及一導(dǎo)電凸塊，設(shè)置于該第一晶片的該表面上，且電性連接該導(dǎo)電層。
3.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一連接塊體，設(shè)置于該第二晶片與該第一晶片之間，該連接塊體連接該第二晶片與該支撐塊體。
4.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該第一晶片包括一控制晶片，而該第二晶片包括一 MEMS晶片。
5.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一絕緣層，位于該導(dǎo)電層與該第一晶片之間。
6.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該第一晶片包括一MEMS晶片，而該第二晶片包括一控制晶片。
7.根據(jù)權(quán)利要求6所述的晶片封裝體，其特征在于，該第一晶片包括一承載基底及一半導(dǎo)體層，其中該孔洞自該承載基底朝該半導(dǎo)體層延伸，且露出該半導(dǎo)體層中的一摻雜區(qū)。
8.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該支撐塊體與該孔洞的一底部隔有一間距而不直接接觸該孔洞的該底部。
9.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一密封環(huán)結(jié)構(gòu)，設(shè)置于該第一晶片與該第二晶片之間，且該密封環(huán)結(jié)構(gòu)設(shè)置于該第一晶片及/或該第二晶片的外圍之上，而包圍該第一晶片及/或該第二晶片上的一元件區(qū)。
10.根據(jù)權(quán)利要求9所述的晶片封裝體，其特征在于，該密封環(huán)結(jié)構(gòu)包括形成于該第一晶片的該表面上的一第一連接層及形成于該第二晶片上的一第二連接層。
11.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，該第一連接層的材質(zhì)與該支撐塊體的材質(zhì)相同。
12.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括至少一輔助支撐結(jié)構(gòu)，設(shè)置于該第一晶片與該第二晶片之間。
13.一種晶片封裝體的形成方法，其特征在于，包括提供一第一基底；于該第一基底的一第一表面上形成一支撐塊體；提供一第二基底；將該第二基底接合于該第一基底的該第一表面上；自該第一基底的一第二表面移除部分的該第一基底以形成朝該第一基底上的該支撐塊體延伸的一孔洞，其中該支撐塊體完全覆蓋該孔洞的一底部；以及于該第一基底的該第二表面上形成一導(dǎo)電層，其中該導(dǎo)電層延伸進(jìn)入該孔洞，且電性連接該第一基底中的一導(dǎo)電區(qū)或摻雜區(qū)。
14.根據(jù)權(quán)利要求13所述的晶片封裝體的形成方法，其特征在于，還包括于該第一基底的該第二表面上形成一保護(hù)層，其中該保護(hù)層具有一開(kāi)口，露出部分的該導(dǎo)電層；以及于露出的該導(dǎo)電層之上形成一導(dǎo)電凸塊。
15.根據(jù)權(quán)利要求13所述的晶片封裝體的形成方法，其特征在于，還包括切割該第一基底及該第二基底以形成至少一晶片封裝體。
16.根據(jù)權(quán)利要求13所述的晶片封裝體的形成方法，其特征在于，還包括于該第二基底的一表面上形成一連接塊體；以及以該連接塊體連接該第一基底及該第二基底。
17.根據(jù)權(quán)利要求16所述的晶片封裝體的形成方法，其特征在于，該連接塊體直接接合該支撐塊體。
18.根據(jù)權(quán)利要求16所述的晶片封裝體的形成方法，其特征在于，還包括于該第一基底與該第二基底之間設(shè)置至少一密封環(huán)結(jié)構(gòu)，其中該密封環(huán)結(jié)構(gòu)包圍該第一基底及/或該第二基底上的一元件區(qū)。
19.根據(jù)權(quán)利要求18所述的晶片封裝體的形成方法，其特征在于，該密封環(huán)結(jié)構(gòu)于將該連接塊體直接接合該支撐塊體的步驟時(shí)形成。
20.根據(jù)權(quán)利要求13所述的晶片封裝體的形成方法，其特征在于，在形成該孔洞之前， 還包括薄化該第一基底。
21.根據(jù)權(quán)利要求13所述的晶片封裝體的形成方法，其特征在于，還包括于該第一基底與該第二基底之間設(shè)置至少一輔助支撐結(jié)構(gòu)。
22.根據(jù)權(quán)利要求13所述的晶片封裝體的形成方法，其特征在于，該第一基底及該第二基底為兩半導(dǎo)體晶圓。
23.根據(jù)權(quán)利要求22所述的晶片封裝體的形成方法，其特征在于，還包括于該第一基底與該第二基底之間設(shè)置一晶圓邊緣密封環(huán)，該晶圓邊緣密封環(huán)、該第一基底及該第二基底共同形成一空腔。
全文摘要
本發(fā)明提供一種晶片封裝體及其形成方法，該晶片封裝體包括一第一晶片；一第二晶片，設(shè)置于該第一晶片之上；一孔洞，自該第一晶片的一表面朝向該第二晶片延伸；一導(dǎo)電層，設(shè)置于該第一晶片的該表面上，且延伸進(jìn)入該孔洞而與該第一晶片中的一導(dǎo)電區(qū)或摻雜區(qū)電性連接；以及一支撐塊體，設(shè)置于該第一晶片與該第二晶片之間，且該支撐塊體完全覆蓋該孔洞的一底部。本發(fā)明可提升晶片封裝體的可靠度。
文檔編號(hào)B81B7/00GK102543971SQ20111046172
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年12月31日 優(yōu)先權(quán)日2011年1月3日
發(fā)明者何彥仕, 劉滄宇, 張恕銘 申請(qǐng)人:精材科技股份有限公司