專利名稱：電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子裝置及其制造方法，特別涉及將MEMS(微電氣機(jī)械系統(tǒng))等的功能元件配置在形成于基板上的空洞部中的電子裝置的結(jié)構(gòu)及其制造方法。
背景技術(shù)：
一般，已知有將MEMS等的功能元件配置在形成于基板上的空洞部中的電子裝置。 例如，微型振子、微型傳感器、微型致動(dòng)器等MEMS，需要以能夠使微小結(jié)構(gòu)體振動(dòng)、變形及進(jìn)行其他動(dòng)作的狀態(tài)來配置，所以以可以動(dòng)作的狀態(tài)收納在空洞內(nèi)(例如，參照下述專利文獻(xiàn)1和2)。但是，關(guān)于形成上述空洞的方法，已經(jīng)知道專利文獻(xiàn)1公開的以下方法，在一方基板的表面上形成微小機(jī)械元件后，在真空室內(nèi)通過0型環(huán)將一方基板與另一方基板接合， 然后向0型環(huán)的外側(cè)填充密封劑。此外，關(guān)于其他方法，已經(jīng)知道專利文獻(xiàn)2公開的以下方法，在基板上形成MEMS結(jié)構(gòu)體，在其上形成犧牲層后，形成具有貫通孔的第1密封部件，通過該第1密封部件的貫通孔去除犧牲層，使MEMS結(jié)構(gòu)體的可動(dòng)部釋放(release)，最后利用CVD膜等第2密封部件覆蓋第1密封部件的貫通孔來封閉。專利文獻(xiàn)1日本特開2005-297180號(hào)公報(bào)專利文獻(xiàn)2日本特開2005-123561號(hào)公報(bào)但是，在前述的將兩個(gè)基板貼合的方法中，需要密封用的專用基板，所以材料成本增加，并且即使使用普通的半導(dǎo)體制造技術(shù)來形成微小機(jī)械元件，也需要將基板彼此貼合的特殊工藝，所以使用半導(dǎo)體制造技術(shù)的優(yōu)點(diǎn)被抹殺，存在制造成本增大的問題。此外，專利文獻(xiàn)2提出了使用具有前述貫通孔的第1密封部件和封閉貫通孔的第2 封閉部件的方法，但專利文獻(xiàn)2基本上只公開了單獨(dú)制造MEMS結(jié)構(gòu)體的情況的說明，對(duì)于將MEMS結(jié)構(gòu)體與電子電路一體化來制造時(shí)的結(jié)構(gòu)和制造方法，未做任何提示。通常，提高 MEMS結(jié)構(gòu)體與電子電路的結(jié)構(gòu)一體化和在共同步驟中制造MEMS結(jié)構(gòu)體與電子電路是很困難的，需要利用與電子電路的制造工藝不同的其他工藝來制造MEMS結(jié)構(gòu)體，所以既不能降低制造成本，兩個(gè)工藝也在技術(shù)上互相影響，推測只能給MEMS結(jié)構(gòu)體和電子元件的性能帶來不良影響。

發(fā)明內(nèi)容
本發(fā)明就是為了解決上述問題而提出的，其目的在于，通過使配置在基板上的空洞內(nèi)的功能結(jié)構(gòu)體與電子電路高度一體化，來實(shí)現(xiàn)小型化的電子裝置，并且可以與電子電路并行地制造配置在基板上的空洞內(nèi)的功能結(jié)構(gòu)體，由此降低制造成本。
鑒于上述情況，本發(fā)明提供一種電子裝置，其具有基板；構(gòu)成形成于該基板上的功能元件的功能結(jié)構(gòu)體；和對(duì)配置了該功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)，所述電子裝置的特征在于，所述覆蓋結(jié)構(gòu)包括層間絕緣膜和布線層的層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)在所述基板上形成為包圍所述空洞部的周圍，所述覆蓋結(jié)構(gòu)中的從上方覆蓋所述空洞部的上方覆蓋部由配置在所述功能結(jié)構(gòu)體的上方的所述布線層的一部分構(gòu)成。根據(jù)本發(fā)明，對(duì)收納功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)包括層間絕緣膜和布線層的層疊結(jié)構(gòu)，而且從上方覆蓋空洞部的上方覆蓋部由布線層的一部分構(gòu)成，由此可以使對(duì)收納功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)與電子電路在結(jié)構(gòu)上高度一體化，并且能夠容易使功能結(jié)構(gòu)體的制造工藝與電子電路的制造工藝共同化，所以能夠?qū)崿F(xiàn)電子裝置的小型化，并且能夠降低制造成本。另外，上方覆蓋部由布線層的一部分即導(dǎo)電性材料構(gòu)成，由此可以降低功能結(jié)構(gòu)體與外部之間的電磁相互作用。在本發(fā)明中，優(yōu)選所述上方覆蓋部包括具有面對(duì)所述空洞部的貫通孔的第1覆蓋層；和封閉該第1覆蓋層的所述貫通孔的第2覆蓋層，所述第1覆蓋層由所述布線層的一部分構(gòu)成。這樣，可以通過第1覆蓋層的貫通孔去除功能結(jié)構(gòu)體的周圍，并釋放(release) 可動(dòng)部，然后通過形成封閉貫通孔的第2覆蓋層，可以封閉空洞部。并且，本發(fā)明的另一電子裝置具有基板；構(gòu)成形成于該基板上的功能元件的功能結(jié)構(gòu)體；和對(duì)配置了該功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)，所述電子裝置的特征在于，所述覆蓋結(jié)構(gòu)包括層間絕緣膜和布線層的層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)在所述基板上形成為包圍所述空洞部的周圍，在所述覆蓋結(jié)構(gòu)中的從周圍覆蓋所述空洞部的周圍覆蓋部上設(shè)有包圍壁，該包圍壁由具有包圍所述空洞部的平面形狀的所述布線層的一部分形成。根據(jù)本發(fā)明，對(duì)收納功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)包括層間絕緣膜和布線層的層疊結(jié)構(gòu)，而且在從周圍覆蓋空洞部的周圍覆蓋部設(shè)有由布線層的一部分形成的包圍壁，由此可以使對(duì)收納功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)與電子電路在結(jié)構(gòu)上高度一體化，并且能夠容易使功能結(jié)構(gòu)體的制造工藝與電子電路的制造工藝共同化，所以能夠?qū)崿F(xiàn)電子裝置的小型化，并且能夠降低制造成本。利用布線層的一部分即導(dǎo)電性材料， 形成具有包圍空洞部的平面形狀的包圍壁，由此可以降低功能結(jié)構(gòu)體與外部之間的電磁相互作用，并且能夠利用包圍壁來限定功能結(jié)構(gòu)體在釋放工序中的蝕刻范圍，所以能夠容易實(shí)現(xiàn)空洞部的小型化。在本發(fā)明中，優(yōu)選所述周圍覆蓋部具有與所述功能結(jié)構(gòu)體為相同層相同材質(zhì)的、 構(gòu)成為包圍所述空洞部的形狀的下部包圍壁，所述包圍壁配置在該下部包圍壁的上方。這樣，在周圍覆蓋部中上下地配置下部包圍壁和包圍壁，由此能夠進(jìn)一步降低上述的電磁相互作用，也更容易實(shí)現(xiàn)空洞部的小型化。在本發(fā)明中，優(yōu)選所述包圍壁沿著所述下部包圍壁的整周與所述下部包圍壁連接。這樣，下部包圍壁和包圍壁在上下方向上一體化，所以能夠進(jìn)一步降低上述的電磁相互作用，也更容易實(shí)現(xiàn)空洞部的小型化。另外，本發(fā)明提供一種電子裝置的制造方法，該電子裝置具有基板；構(gòu)成形成于該基板上的功能元件的功能結(jié)構(gòu)體；和對(duì)配置了該功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)，所述電子裝置的制造方法的特征在于，該制造方法包括與犧牲層一起形成所述功能結(jié)構(gòu)體的結(jié)構(gòu)體形成工序；在所述功能結(jié)構(gòu)體上形成層間絕緣膜的絕緣膜形成工序；在所述層間絕緣膜上形成布線層，將該布線層的一部分作為覆蓋所述功能結(jié)構(gòu)體的上方并具有貫通孔的第1覆蓋層的布線形成工序；通過所述第1覆蓋層的所述貫通孔，去除所述功能結(jié)構(gòu)體上的所述層間絕緣膜(位于層間絕緣的功能結(jié)構(gòu)體的上方的部分)和所述犧牲層的釋放 (release)工序；以及形成封閉所述第1覆蓋層的所述貫通孔的第2覆蓋層的覆蓋工序。并且，本發(fā)明提供另一種電子裝置的制造方法，該電子裝置具有基板；構(gòu)成形成于該基板上的功能元件的功能結(jié)構(gòu)體；和對(duì)配置了該功能結(jié)構(gòu)體的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)，所述電子裝置的制造方法的特征在于，該制造方法包括與犧牲層一起形成所述功能結(jié)構(gòu)體的結(jié)構(gòu)體形成工序；在所述功能結(jié)構(gòu)體上形成層間絕緣膜的絕緣膜形成工序；在所述層間絕緣膜上形成布線層，將該布線層的一部分作為具有包圍所述功能結(jié)構(gòu)體的平面形狀的包圍壁的布線形成工序；在所述功能結(jié)構(gòu)體的上方形成具有貫通孔的第1覆蓋層的第 1覆蓋工序；通過所述第1覆蓋層的所述貫通孔，去除所述功能結(jié)構(gòu)體上的所述層間絕緣膜 (位于層間絕緣的功能結(jié)構(gòu)體的上方的部分)和所述犧牲層，保留所述包圍壁的釋放工序； 以及形成封閉所述第1覆蓋層的所述貫通孔的第2覆蓋層的第2覆蓋工序。在本發(fā)明中，在所述結(jié)構(gòu)體形成工序中，優(yōu)選同時(shí)形成所述功能結(jié)構(gòu)體、和以包圍所述功能結(jié)構(gòu)體的形狀支撐所述包圍壁的下部包圍壁。


圖1是表示實(shí)施方式的制造工序的概要工序剖面圖。圖2是表示實(shí)施方式的制造工序的概要工序剖面圖。圖3是表示實(shí)施方式的制造工序的概要工序剖面圖。圖4是表示實(shí)施方式的制造工序的概要工序剖面圖。圖5是表示實(shí)施方式的制造工序的概要工序剖面圖。圖6是表示實(shí)施方式的制造工序的概要工序剖面圖。圖7是表示實(shí)施方式的制造工序的概要工序剖面圖。圖8是實(shí)施方式的完成狀態(tài)的概要縱剖面圖。圖9是表示實(shí)施方式的平面形狀的局部俯視圖。圖10是表示實(shí)施方式中向第1覆蓋層的貫通孔堆積第2覆蓋層的層疊狀況的局部放大剖面圖。圖11是表示另一電子裝置的結(jié)構(gòu)的縱剖面圖。圖12是表示不同電子裝置的結(jié)構(gòu)的縱剖面圖。標(biāo)號(hào)說明1基板；2犧牲層；3功能層；3X MEMS結(jié)構(gòu)體(功能結(jié)構(gòu)體)；3Y下部包圍壁；4層間絕緣膜；4a、6a開口部；5布線層；5Y包圍壁；6層間絕緣膜；7(布線層)；7Y第1覆蓋層； 7a貫通孔；8保護(hù)膜；9第2覆蓋層。
具體實(shí)施例方式以下，參照附圖具體說明本發(fā)明的實(shí)施方式。首先，說明本發(fā)明涉及的電子裝置的制造方法。圖1 圖8是表示本發(fā)明涉及的電子裝置的制造方法的概要工序圖。首先，準(zhǔn)備由圖1所示的半導(dǎo)體基板等構(gòu)成的基板1。關(guān)于基板1，最優(yōu)選硅基板等半導(dǎo)體基板，但是也可以使用陶瓷基板、玻璃基板、藍(lán)寶石基板、金剛石基板、合成樹脂基板等各種基板。在使用半導(dǎo)體基板時(shí)，可以在基板1上預(yù)先形成預(yù)定的半導(dǎo)體集成電路，或者在合適的工序中途形成預(yù)定的半導(dǎo)體集成電路(未圖示，例如MOS晶體管等)。在本實(shí)施方式的制造方法中，使用在基板1的表層部具有合適的雜質(zhì)區(qū)域(未圖示)的半導(dǎo)體基板。并且，設(shè)定以下制造方法，在該半導(dǎo)體基板上形成合適的布線結(jié)構(gòu)，總體上通過CMOS工藝形成電子裝置(半導(dǎo)體集成電路)。在本實(shí)施方式中，在基板1的表面上形成犧牲層2。該犧牲層2例如可以利用氧化硅膜、PSG(摻磷的玻璃)膜等構(gòu)成，利用CVD法、濺射法等形成。在圖示例中，在犧牲層2 的合適部位，通過使用利用光刻法等形成的圖形掩模進(jìn)行蝕刻的方法等合適的圖形形成處理，形成用于形成后述的MEMS結(jié)構(gòu)體的支撐部的開口加。然后，如圖2所示，在上述犧牲層2上形成由導(dǎo)電性硅膜(進(jìn)行了摻雜的多晶硅) 等構(gòu)成的功能層3。該功能層3通過按照上面所述形成的開口加連接至基板1(例如形成于基板1的未圖示的下部電極等)。功能層3通過濺射法或CVD法等形成。并且，通過利用合適的圖形形成方法將該功能層3圖形化，如圖3所示形成功能結(jié)構(gòu)體即MEMS結(jié)構(gòu)體3X。 在此，說明MEMS結(jié)構(gòu)體3X構(gòu)成為單層的情況，但實(shí)際上也可以利用兩層以上的層疊結(jié)構(gòu)形成。另外，在圖示例中，設(shè)有在中央下部具有與犧牲層2的開口加對(duì)應(yīng)的支撐部的振動(dòng)板形狀的MEMS結(jié)構(gòu)體3X，但省略對(duì)置電極等的圖示。并且，圖示例不是準(zhǔn)確地表現(xiàn)實(shí)際結(jié)構(gòu)，僅是示意地表示MEMS結(jié)構(gòu)體。作為MEMS結(jié)構(gòu)體，可以形成具有疏齒狀、梁狀、圓盤狀等各種平面圖形的可動(dòng)部。并且，可以形成被用作振子的MEMS結(jié)構(gòu)體、被用作致動(dòng)器的 MEMS結(jié)構(gòu)體、被用作傳感器MEMS結(jié)構(gòu)體等構(gòu)成為具有任意功能的元件的MEMS結(jié)構(gòu)體。并且，除MEMS結(jié)構(gòu)體3X夕卜，也可以是除MEMS以外的用于構(gòu)成石英振子、SAW(表面聲波)元件、加速度傳感器、陀螺儀等各種功能元件的功能結(jié)構(gòu)體。即，本發(fā)明的功能元件只要具有可以配置在空洞部中的功能結(jié)構(gòu)體，則可以是任意功能結(jié)構(gòu)體。在此，功能結(jié)構(gòu)體也可以只構(gòu)成功能元件的一部分。在本實(shí)施方式中，與上述MEMS結(jié)構(gòu)體3X同時(shí)形成構(gòu)成為平面地包圍該MEMS結(jié)構(gòu)體3X的下部包圍壁(保護(hù)環(huán))3Y。下部包圍壁3Υ形成為與MEMS結(jié)構(gòu)體3Χ為同層且相同材質(zhì)，通過將功能層3圖形化，可以與MEMS結(jié)構(gòu)體3Χ同時(shí)形成。下部包圍壁3Υ的平面形狀在圖示例中為四邊形(正方形)狀，但只要是包圍MEMS結(jié)構(gòu)體3Χ的閉合形狀，則可以是圓形、多邊形等任意形狀。下部包圍壁3Υ優(yōu)選是在去除上述犧牲層2和后述層間絕緣膜的釋放工序中實(shí)質(zhì)上不被去除的材料(換言之，釋放工序的去除方法是在應(yīng)該被去除的材料和下部包圍壁3Υ之間可以進(jìn)行選擇的方法)，另外更優(yōu)選是導(dǎo)電性材料。關(guān)于該導(dǎo)電性材料，例如可以列舉導(dǎo)電性半導(dǎo)體(被高濃度摻雜的半導(dǎo)體)，例如聚硅或金屬材料等。然后，按照?qǐng)D4所示，在MEMS結(jié)構(gòu)體;3Χ和下部包圍壁3Υ上依次形成由氧化硅(例如TEOS 以正硅酯乙酯(tetraethylorthosilicate)等為原料氣體的CVD膜)等絕緣體構(gòu)成的層間絕緣膜4、由鋁等導(dǎo)電體構(gòu)成的布線層5、由氧化硅等絕緣體構(gòu)成的層間絕緣膜 6。該層疊結(jié)構(gòu)通過與普通的CMOS工藝相同地工藝形成。該層疊結(jié)構(gòu)最終構(gòu)成用于對(duì)收納 MEMS結(jié)構(gòu)體3X的空洞部進(jìn)行劃分的覆蓋結(jié)構(gòu)。并且，布線層5的一部分形成為通過用于與上層結(jié)構(gòu)導(dǎo)電連接的通孔6a而露出的狀態(tài)。另外，層間絕緣膜4、布線層5和層間絕緣膜6這種層疊結(jié)構(gòu)的層疊數(shù)量根據(jù)需要適當(dāng)設(shè)定。例如，在實(shí)際的CMOS工藝中，有時(shí)分別通過層間絕緣膜層疊更多的布線層。在本實(shí)施方式的情況下，在層間絕緣膜4上形成露出上述下部包圍壁3Y的開口部 4a，在該開口部如內(nèi)形成布線層5的一部分，由此形成具有包圍MEMS結(jié)構(gòu)體3X的平面形狀的包圍壁(保護(hù)環(huán))5Y。雖然圖4中沒有示出包圍壁5Υ之外的其他布線層5，但實(shí)際上以形成預(yù)定的布線圖形的方式形成有布線層5，其一部分成為圖示的包圍壁5Υ。但是，優(yōu)選該包圍壁5Υ不與其他的布線圖形導(dǎo)電連接。在此，包圍壁5Υ與上述下部包圍壁3Υ相同， 具有圓形、多邊形等包圍MEMS結(jié)構(gòu)體3Χ的閉合平面形狀。該情況時(shí)，上述開口部如和通過其內(nèi)部的包圍壁5Υ的連接部分為包圍MEMS結(jié)構(gòu)體3Χ的閉合形狀，由此下部包圍壁3Υ 與包圍壁5Υ形成為一體的側(cè)壁。另外，在圖示例中，布線層5是單層，但也可以通過未圖示的層間絕緣膜來層疊多個(gè)布線層5，該情況時(shí)，包圍壁5Υ也是多層。在此，優(yōu)選多個(gè)包圍壁5Υ通過層間絕緣膜的開口部相連接。尤其是該開口部自身和通過其內(nèi)部的包圍壁的連接部分形成為包圍MEMS結(jié)構(gòu)體3Χ的閉合形狀，由此多個(gè)包圍壁5Υ形成為一體的側(cè)壁。然后，按照?qǐng)D5所示，在層間絕緣膜6上形成由鋁等構(gòu)成的導(dǎo)體層7，通過將該導(dǎo)體層7圖形化，可以形成未圖示的布線層7，關(guān)于該布線層7的一部分，如圖6所示形成第1 覆蓋層7Υ。在此，第1覆蓋層7Υ被配置成為覆蓋MEMS結(jié)構(gòu)體3Χ的上方。并且，在本實(shí)施方式中，在第1覆蓋層7Υ中形成有多個(gè)貫通孔7a。在圖示例中，貫通孔7a縱橫排列，整體上第1覆蓋層7Y的一部分形成為網(wǎng)眼狀。在將導(dǎo)體層7圖形化時(shí)同時(shí)形成貫通孔7a。因此，制造工藝與不形成第1覆蓋層7Y時(shí)(即只形成未圖示的布線層7的布線圖形時(shí))沒有任何變化。在此，第1覆蓋層7Y通過上述開口部6a與上述包圍壁5Y連接。特別優(yōu)選上述開口部6a形成為包圍MEMS結(jié)構(gòu)體3X的閉合形狀，通過上述開口部6a中的第1覆蓋層7Y相對(duì)包圍壁5Y的連接部分也形成為包圍MEMS結(jié)構(gòu)體3X的閉合形狀。如上所述，在利用下部包圍壁3Y、包圍壁5Y和第1覆蓋層7Y形成一體的側(cè)壁IOY 時(shí)，MEMS結(jié)構(gòu)體3X被基板1、側(cè)壁IOY和第1覆蓋層7Y從下方、上方和側(cè)方完全包圍。另外，優(yōu)選向下部包圍壁3Y、包圍壁5Y和第1覆蓋層7Y，或者向使它們成為一體的上述側(cè)壁10Y，分別提供預(yù)定的電位，或一體地提供預(yù)定的電位(例如接地單位)。由此， 可以使MEMS結(jié)構(gòu)體3X與外部電磁屏蔽或一定程度上屏蔽，隨著對(duì)MEMS結(jié)構(gòu)體3X的屏蔽度的提高，可以降低MEMS結(jié)構(gòu)體3X與外部之間的電磁相互作用。然后，按照?qǐng)D7所示，通過貫通孔7a去除位于MEMS結(jié)構(gòu)體3X的周圍的層間絕緣膜 6、層間絕緣膜4和犧牲層2，形成收納MEMS結(jié)構(gòu)體3X的空洞部S (釋放工序)。在此，通過貫通孔7a的層間絕緣膜6、層間絕緣膜4和犧牲層2的去除，可以通過采用氫氟酸(HF)或緩沖氫氟酸(BHF)等的濕式蝕刻、或采用氫氟酸類氣體(蒸氣)等的干式蝕刻等進(jìn)行該去除。這種蝕刻方法是各向同性蝕刻，所以即使通過較小的貫通孔7a，也能夠容易實(shí)現(xiàn)MEMS 結(jié)構(gòu)體3X的釋放。上述蝕刻方法對(duì)于MEMS結(jié)構(gòu)體3X、下部包圍壁3Y、包圍壁5Y和第1覆蓋層7Y實(shí)質(zhì)上不發(fā)揮去除性能，所以即使完全去除位于MEMS結(jié)構(gòu)體3X周圍的層間絕緣膜6、層間絕緣膜4和犧牲層2，也可以防止空洞部S向下部包圍壁3Y和包圍壁5Y的外側(cè)擴(kuò)散。在此，在釋放工序結(jié)束時(shí)，充分清洗空洞部S。例如，在水洗空洞部S后，使用置換法等徹底去除水分。另外，下部包圍壁3Y、包圍壁5Y和第1覆蓋層7Y的下部構(gòu)成上述周圍覆蓋部。然后，按照?qǐng)D8所示，在層間絕緣膜6、第1覆蓋層7Y及與其同時(shí)形成的布線層7 的其他部分(未圖示)上，形成由氧化硅、氮化硅、樹脂材料等構(gòu)成的保護(hù)膜8。關(guān)于該保護(hù)膜8，可以使用氮化硅、絕緣抗蝕劑等表面保護(hù)膜(鈍化膜)。并且，通過干式蝕刻等在保護(hù)膜8上形成開口部8a，使上述第1覆蓋層7Y和上述布線層的一部分露出，形成導(dǎo)電連接用的焊盤部。并且，在保護(hù)膜8上與開口部8a同時(shí)形成開口部8b，通過該開口部8b，使第1 覆蓋層7Y中的位于MEMS結(jié)構(gòu)體3X上方的部分(形成有貫通孔7a的區(qū)域)露出。另外， 關(guān)于保護(hù)膜8的形成及圖形化，只要保護(hù)膜8是能夠承受釋放工序的蝕刻的材料，或者只要在保護(hù)膜8的表面上形成有抗蝕劑等掩模，則也可以在上述釋放工序之前進(jìn)行保護(hù)膜8的形成及圖形化。最后，在第1覆蓋層7Y上形成第2覆蓋層9，由此封閉貫通孔7a并密封上述空洞部S。該第2覆蓋層9優(yōu)選利用CVD法、濺射法等氣相生長法形成。因?yàn)檫@樣可以直接在減壓狀態(tài)下將空洞部S密封。關(guān)于利用氣相生長法形成的第2覆蓋層9，例如可以列舉氧化硅或氮化硅等絕緣體(CVD法)、或者Al、W、Ti等金屬及其他導(dǎo)電性材料(濺射法)等。另外，在該工序中，在利用金屬及其他導(dǎo)電性材料形成第2覆蓋層9時(shí)，也可以保留在開口部8a上成膜的部分，由此形成連接焊盤。并且，上述的上方覆蓋部由第1覆蓋層 7Y和第2覆蓋層9構(gòu)成。圖9是上述電子裝置的局部俯視圖。如該圖所示，優(yōu)選設(shè)于第1覆蓋層7Y的貫通孔7a的大小形成為既可在釋放工序中進(jìn)行蝕刻，又容易被上述第2覆蓋層9封閉。例如， 圓換算直徑為1 ΙΟμπι，特別是3 5μπι左右。并且，基于和上述相同的理由，優(yōu)選貫通孔7a是近似于圓形或正多邊形的形狀(在圖示例中為正方形)。另外，優(yōu)選貫通孔7a形成于從MEMS結(jié)構(gòu)體3X的正上方位置偏移的位置上。在圖示例中，構(gòu)成為貫通孔7a位于相對(duì)MEMS結(jié)構(gòu)體3X在平面方向上僅偏移間隔G的位置上。 這樣，在形成第2覆蓋層9時(shí)等，可以避免第2覆蓋層9等的材料附著在MEMS結(jié)構(gòu)體3X上等不良情況。間隔G因第2覆蓋層9等的形成方法而不同，但只要是利用上述的氣相生長法形成的，則優(yōu)選最小為0. 5 μ m左右，現(xiàn)實(shí)中為0. 5 5. 0 μ m左右。圖10是放大表示第1覆蓋層7Y的貫通孔7a的形成部分的局部放大剖面圖。貫通孔7a的孔形狀是任意的，通過按照?qǐng)D示例那樣使貫通孔7a的內(nèi)表面7b形成為向外側(cè)(圖示上側(cè))傾斜的面，則在第2覆蓋層9的成膜時(shí)容易封閉貫通孔7a。另外，在圖示例中，上述傾斜的內(nèi)表面7b在第1覆蓋層7Y的整個(gè)厚度方向上形成，但也可以只形成于該厚度方向的局部范圍內(nèi)。在本實(shí)施方式的電子裝置中，具有使層間絕緣膜4、6和布線層5、7的層疊結(jié)構(gòu)包圍收納MEMS結(jié)構(gòu)體3X的空洞部S的覆蓋結(jié)構(gòu)，利用該覆蓋結(jié)構(gòu)對(duì)上述空洞部S進(jìn)行劃分， 由上述布線層的一部分構(gòu)成覆蓋在該空洞部S上的第1覆蓋層7Y，由此可以提高與需要上述層疊結(jié)構(gòu)的電子電路的一體化程度，可以實(shí)現(xiàn)電子裝置的小型化，并且抑制制造成本。尤其是覆蓋MEMS結(jié)構(gòu)體3X的第1覆蓋層7Y利用由布線層的一部分構(gòu)成的導(dǎo)電性材料構(gòu)成， 從而可以降低與外部的電磁相互作用。該情況時(shí)，如果第2覆蓋層9也利用導(dǎo)電性材料構(gòu)成，當(dāng)然更加適合。
并且，在上述覆蓋結(jié)構(gòu)中，利用布線層的一部分來設(shè)置構(gòu)成為具有包圍MEMS結(jié)構(gòu)體3X的閉合平面形狀的包圍壁5Y，由此與上述相同，可以提高與需要上述層疊結(jié)構(gòu)的電子電路的一體化程度，可以實(shí)現(xiàn)電子裝置的小型化，并且抑制制造成本。尤其通過具有包圍壁 5Y，可以抑制釋放工序時(shí)的側(cè)蝕刻的范圍，所以容易實(shí)現(xiàn)收納MEMS結(jié)構(gòu)體3X的空洞部S的小型化，并且由于利用由布線層的一部分構(gòu)成的導(dǎo)電性材料構(gòu)成的包圍壁5Y的存在，可以降低MEMS結(jié)構(gòu)體3X與外部的電磁相互作用。在上述結(jié)構(gòu)中，一體的側(cè)壁IOY形成為包圍MEMS結(jié)構(gòu)體3X，由此可以完全地平面地限定釋放工序中的去除范圍，所以能夠進(jìn)一步實(shí)現(xiàn)空洞部S的小型化。并且，如果該側(cè)壁 IOY全部利用導(dǎo)電性材料構(gòu)成，則基于MEMS結(jié)構(gòu)體3X的導(dǎo)電體的屏蔽度進(jìn)一步提高，能夠進(jìn)一步降低MEMS結(jié)構(gòu)體3X與外部的電磁相互作用。尤其通過將側(cè)壁IOY和第1覆蓋層7Y 連接，可以進(jìn)一步提高M(jìn)EMS結(jié)構(gòu)體雙的電磁屏蔽效果。圖11表示將上述保護(hù)膜8用作第2覆蓋層的示例。該情況時(shí)，優(yōu)選第2覆蓋層8 利用絕緣體構(gòu)成。這樣，通過兼作為保護(hù)膜和第2覆蓋層，可以削減工藝數(shù)(不需要上述第 2覆蓋層9的成膜及圖形化)，所以能夠進(jìn)一步降低制造成本。圖12表示利用上述布線層5的一部分構(gòu)成覆蓋MEMS結(jié)構(gòu)體3X的上方并具有貫通孔fe的第3覆蓋層M的示例。在此，第3覆蓋層M構(gòu)成為與第1覆蓋層7Y的貫通孔 7a平面地重合，而且貫通孔fe與第1覆蓋層7Y平面地重合。即，通過貫通孔7a露出的平面區(qū)域被第3覆蓋層兄覆蓋，通過貫通孔fe露出的平面區(qū)域被第1覆蓋層7Y覆蓋，例如在利用氣相生長法成膜第2覆蓋層9時(shí)，也能夠防止第2覆蓋層9的材料附著在MEMS結(jié)構(gòu)體3X上。因此，如在圖9中說明的那樣，不需要進(jìn)行使MEMS結(jié)構(gòu)體3X的平面范圍與貫通孔7a的開口范圍平面地偏移的設(shè)置。該情況時(shí)，上述上方覆蓋部由第1覆蓋層7Y、第2覆蓋層9和第3覆蓋層M構(gòu)成。另外，本發(fā)明的電子裝置及其制造方法不限于上述圖示例，當(dāng)然可以在不脫離本發(fā)明宗旨的范圍內(nèi)進(jìn)行各種變更。例如，在上述實(shí)施方式中，在半導(dǎo)體基板上實(shí)施與CMOS工藝相同的半導(dǎo)體制造工序，形成構(gòu)成致動(dòng)器、振子、高頻濾波器等作為功能元件的MEMS元件的MEMS結(jié)構(gòu)體3X，但是，本發(fā)明不限于具備MEMS元件的裝置，也可以適用于具有石英振子、SAff元件、加速度傳感器、陀螺儀傳感器等MEMS元件之外的各種功能元件的裝置。并且，在上述實(shí)施方式中，構(gòu)成使功能元件與半導(dǎo)體集成電路為一體的半導(dǎo)體裝置，但也可以使用半導(dǎo)體基板之外的基板，或者將半導(dǎo)體電路之外的其他電子電路與功能元件連接。
權(quán)利要求
1.一種電子裝置，其具有基板；形成于所述基板上的功能元件；保護(hù)環(huán)，其包圍所述功能元件，且與所述功能元件相離；第1覆蓋層，其形成于所述保護(hù)環(huán)和所述功能元件的上方，與所述功能元件相離，且包括多個(gè)孔；保護(hù)膜，其形成于所述第1覆蓋層的上方，且具有位于所述多個(gè)孔的上方的第1開口部；以及第2覆蓋層，其形成于所述保護(hù)膜的所述第1開口部中且所述保護(hù)膜的上方。
2.根據(jù)權(quán)利要求1所述的電子裝置，其中，所述保護(hù)環(huán)包括第1導(dǎo)體層和形成于所述第 1導(dǎo)體層的上方的第2導(dǎo)體層，所述第1覆蓋層包括第3導(dǎo)體層，所述第2覆蓋層包括第4導(dǎo)體層。
3.根據(jù)權(quán)利要求2所述的電子裝置，其中，所述功能元件的材質(zhì)與所述第1導(dǎo)體層的材質(zhì)相同。
4.根據(jù)權(quán)利要求1所述的電子裝置，其中，所述保護(hù)膜具有第2開口部，該第2開口部露出所述第1覆蓋層的被用作焊盤的部分。
5.根據(jù)權(quán)利要求1所述的電子裝置，其中，所述功能元件包括致動(dòng)器、振子、高頻濾波器、石英振子、SAff元件、加速度傳感器或陀螺儀傳感器。
6.根據(jù)權(quán)利要求1所述的電子裝置，其中，所述基板包括電子電路。
7.根據(jù)權(quán)利要求1所述的電子裝置，其中，該電子裝置還包括包圍所述保護(hù)環(huán)的絕緣層，該絕緣層包括第1絕緣層和形成于所述第1絕緣層的上方的第2絕緣層。
8.根據(jù)權(quán)利要求1所述的電子裝置，其中，所述功能元件是微電氣機(jī)械系統(tǒng)。
9.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于，所述保護(hù)環(huán)是包圍所述功能元件的包圍壁，并且所述保護(hù)環(huán)的平面形狀為多邊形或圓形。
10.根據(jù)權(quán)利要求1所述的電子裝置，其中，形成為布線層的一部分的所述保護(hù)環(huán)不與其他的布線圖形電連接。
全文摘要
本發(fā)明提供電子裝置。通過使配置在基板上的空洞內(nèi)的功能結(jié)構(gòu)體與電子電路高度一體化，來實(shí)現(xiàn)小型化的電子裝置，并且可以與電子電路并行地制造配置在基板上的空洞內(nèi)的功能結(jié)構(gòu)體，由此降低制造成本。本發(fā)明的電子裝置具有基板；形成于所述基板上的功能元件；保護(hù)環(huán)，其包圍所述功能元件，且與所述功能元件相離；第1覆蓋層，其形成于所述保護(hù)環(huán)和所述功能元件的上方，與所述功能元件相離，且包括多個(gè)孔；保護(hù)膜，其形成于所述第1覆蓋層的上方，且具有位于所述多個(gè)孔的上方的第1開口部；以及第2覆蓋層，其形成于所述保護(hù)膜的所述第1開口部中且所述保護(hù)膜的上方。
文檔編號(hào)B81C1/00GK102198924SQ201110090788
公開日2011年9月28日 申請(qǐng)日期2007年11月7日 優(yōu)先權(quán)日2006年11月8日
發(fā)明者佐藤彰, 森岳志, 渡邊徹, 稻葉正吾 申請(qǐng)人:精工愛普生株式會(huì)社