專(zhuān)利名稱(chēng)：與金屬鍺硅材料接合的襯底的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及一種半導(dǎo)體器件，并且更具體地涉及一種用于接合半導(dǎo)體器件封裝的技術(shù)。
背景技術(shù)：
對(duì)于諸如微電子機(jī)械系統(tǒng)(MEMQ器件等的某些類(lèi)型的半導(dǎo)體器件，期望將器件 (例如氣密地)密封，以使得器件能夠隨著時(shí)間適當(dāng)?shù)夭僮?。例如，?duì)于某些類(lèi)型的MEMS加速計(jì)，希望在腔中密封MEMS加速計(jì)，以防止在隨后工藝期間對(duì)MEMS加速計(jì)的移動(dòng)部分的污
^fe ο密封MEMS器件的一種方法是將帽蓋晶片接合到包括MEMS器件的第二晶片。該帽蓋晶片和第二晶片形成用于MEMS器件的空腔。帽蓋晶片可包括在壓力和溫度下接合到第二晶片的、位于空腔附近的引線(xiàn)玻璃料(lead glass frit)。需要一種改進(jìn)的技術(shù)，用于將兩個(gè)晶片接合到一起，以密封諸如MEMS器件的半導(dǎo)體器件。


通過(guò)參考附圖，可更容易理解本發(fā)明，且其多個(gè)目的、特征和優(yōu)勢(shì)對(duì)本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的。圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)制造階段中的器件晶片的部分剖面?zhèn)纫晥D。圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)制造階段中的器件晶片的部分頂視圖。圖3是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)制造階段中的帽蓋晶片的部分剖面?zhèn)纫晥D。圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的另一制造階段中的帽蓋晶片的部分剖面?zhèn)纫晥D。圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的一個(gè)制造階段中被設(shè)置成與器件晶片相對(duì)的帽蓋晶片的部分剖面?zhèn)纫晥D。圖6是根據(jù)本發(fā)明一個(gè)實(shí)施例的另一制造階段中的被壓向器件晶片的帽蓋晶片的部分剖面?zhèn)纫晥D。除非另外說(shuō)明，在不同圖中使用相同參考標(biāo)記來(lái)指示相同項(xiàng)目。附圖不必按比例畫(huà)出。
具體實(shí)施例方式下文列出用于實(shí)施本發(fā)明的模式的具體描述。該描述意在說(shuō)明本發(fā)明而并非對(duì)其進(jìn)行限制。通過(guò)金屬多晶硅鍺材料，將帽蓋晶片接合到器件晶片，以在半導(dǎo)體器件周?chē)纬擅芊馇?。在一個(gè)晶片上，形成硅(Si)、多晶硅鍺(SiGe)和多晶鍺(Ge)的疊層。金屬結(jié)構(gòu)形成在第二晶片上。通過(guò)將金屬結(jié)構(gòu)和鍺結(jié)構(gòu)設(shè)置成相互接觸，并施加熱量(在一些實(shí)施例中還施加壓力)，從而形成金屬硅鍺材料。
圖1是包括將與帽蓋晶片(例如，圖3中的301)密封的半導(dǎo)體器件105的器件晶片101的側(cè)視圖。在一個(gè)實(shí)施例中，器件105是MEMS器件，諸如加速計(jì)或者開(kāi)關(guān)。在MEMS 器件的一個(gè)實(shí)例中，器件105包括由多晶硅制成的校驗(yàn)質(zhì)量(proof mass)(未示出)，其由彈簧支撐且可相對(duì)于襯底103移動(dòng)。在這種實(shí)施例中，器件105包括電容結(jié)構(gòu)，其電容可被測(cè)量以檢測(cè)校驗(yàn)質(zhì)量的移動(dòng)。但是，在其他實(shí)施例中，器件105可是其他類(lèi)型的半導(dǎo)體器件。例如，在一個(gè)實(shí)施例中，器件105可以是轉(zhuǎn)換器(transducer)。晶片101包括襯底103，在一個(gè)實(shí)施例中，該襯底由體單晶硅制成。絕緣層107(例如SiO2)形成在襯底103上。在所示實(shí)施例中，層107由硅的局部氧化(LOCOS)工藝形成， 但是在其他實(shí)施例中可通過(guò)其他方法形成。在一個(gè)實(shí)施例中，可研磨和拋光晶片101的背面?zhèn)?未示出)。層107形成有在隨后形成的半導(dǎo)體器件105的位置附近的開(kāi)口 111。在其他實(shí)施例中，開(kāi)口 111可由圖形化層107形成。在一個(gè)實(shí)施例中，層107厚度為25K埃， 但是在其他實(shí)施例中可以是其他厚度。在形成層107之后，多晶硅層113和120(硅的多晶層)和金屬層122形成在層 107之上。在一個(gè)實(shí)施例中，分離地形成層113、120和122且之后，在形成下一層之前將其圖形化，以形成這些層的所需結(jié)構(gòu)。在一些實(shí)施例中，在形成多晶硅層113和120之后或之前形成電介質(zhì)層，諸如層118，以用于隔離由這些層形成的各個(gè)結(jié)構(gòu)。而且，可使用犧牲層 (未示出)，用于形成在隨后工藝中稍后去除的所需結(jié)構(gòu)。在一個(gè)實(shí)施例中，層118可以是富硅的氮化物材料。在所示實(shí)施例中，器件105包括層113、118、120、122。在這種器件中，可圖形化這些器件，以在器件中各位置處，去除層的一部分。但是，為了簡(jiǎn)化，示出器件105具有這些層，所述層位于一直跨越器件105的虛線(xiàn)中。在其他實(shí)施例中，包括器件105的晶片101可包括其他半導(dǎo)體層和金屬層。晶片101包括圍繞器件105的密封環(huán)117。環(huán)117位于開(kāi)口 111之上，其中，層113 的多晶硅材料與開(kāi)口 111處襯底103的硅材料接觸。電接觸也形成在具有圖1中所示的接觸器(contact) 121和123的晶片101上。在所示實(shí)施例中，接觸器121和123包括多晶硅層113、多晶硅層120、和金屬層122，但是不包括電介質(zhì)層118。每個(gè)接觸器都通過(guò)由層113形成的多晶硅通道(例如，圖2的211)而電耦合到器件105的結(jié)構(gòu)。 在一個(gè)實(shí)施例中，多晶硅層113是3500埃厚，但是在其他實(shí)施例中可為其他厚度。 在一個(gè)實(shí)施例中，層113摻雜有雜質(zhì)，例如磷，以通過(guò)離子注入增加導(dǎo)電性，但是在其他實(shí)施例中可摻雜其他雜質(zhì)，并且可以通過(guò)其他方法來(lái)進(jìn)行摻雜。在一個(gè)實(shí)施例中，多晶硅層120是32K埃厚，但是在其他實(shí)施例中可為其他厚度。 在一個(gè)實(shí)施例中，通過(guò)摻雜的氧化物擴(kuò)散工藝，例如用磷來(lái)?yè)诫s層120，但是在其他實(shí)施例中可摻雜其他雜質(zhì)以改善導(dǎo)電性，并且可通過(guò)其他方法來(lái)進(jìn)行摻雜。金屬層122形成在圖形化的層120之上。在一個(gè)實(shí)施例中，層122由鋁形成。在一個(gè)實(shí)施例中，層122由99. 5%的鋁(原子重量)和0.5%的銅(原子重量)來(lái)形成。但是，在其他實(shí)施例中，層122可由其他金屬制成或包括其他金屬，諸如金、鉬、鎢、鈦、鈷、鎳、 錫和鉭制成。在一些實(shí)施例中，層122可包括一些非金屬材料，諸如鍺或硅。在一個(gè)實(shí)施例中，層122包括98%原子重量或者更大的主要金屬材料(例如，在一些實(shí)施例中為鋁)。在一個(gè)實(shí)施例中，層122厚度范圍為3-4微米，但是在其他實(shí)施例中可為其他厚度。在一個(gè)實(shí)施例中，器件105包括一部分金屬層122。在一個(gè)實(shí)施例中，一部分的層 122用于將重量添加到器件105的校驗(yàn)質(zhì)量。在一些實(shí)施例中，層122通過(guò)物理氣相沉積、濺射、蒸鍍、或電鍍形成。隨后對(duì)層 122進(jìn)行圖形化，以形成包括在密封環(huán)117和接觸器121和123上的所需結(jié)構(gòu)。圖2示出了晶片101的頂視圖。示出環(huán)117具有位于器件105周?chē)木匦涡螤睢?晶片101包括多個(gè)接觸器201、203、121、123、205和207，其分別通過(guò)多晶硅通道211、213、 215、221、219和217電耦合到器件105的結(jié)構(gòu)。通道由來(lái)自層113的多晶硅制成。在所示實(shí)施例中，通道213、215、221和219穿過(guò)環(huán)117。在這些位置中，環(huán)117的層113通過(guò)在通道的橫向位置處的氮化物層118和其他電介質(zhì)材料與該通道電隔離。在所示實(shí)施例中，環(huán)117包括兩部分的層113。部分212呈現(xiàn)出“C”結(jié)構(gòu)，其始于側(cè)壁218，并且其延伸經(jīng)過(guò)器件105周?chē)娜齻€(gè)整個(gè)側(cè)面，而延伸到側(cè)壁220。第二部分216位于第一組通道211、213和215與第二組通道221、219和217之間。部分216與側(cè)壁218分開(kāi)，以從
通道213和215形成開(kāi)口，并且部分216與側(cè)壁220分開(kāi)，以形成用于通道221和219的開(kāi)□。通道211和217與環(huán)117的層113的部分是連續(xù)的。由此，對(duì)于從外部上的通道部分向環(huán)內(nèi)部上的通道部分而穿過(guò)環(huán)117的這些通道沒(méi)有示出虛線(xiàn)。因此，環(huán)117電耦合至接觸器205和201。在一個(gè)實(shí)施例中，接觸器205和201用作接地焊墊，且通過(guò)通道并經(jīng)由開(kāi)口 111中的導(dǎo)電材料電耦合至襯底103。開(kāi)口 111位于環(huán)117的層113與通道211和217的這些部分之下，以提供與襯底 103的歐姆接觸。開(kāi)口 111不在通道213、215、221和219之下，以將這些結(jié)構(gòu)與襯底103隔罔。在其他實(shí)施例中，至襯底103的開(kāi)口可在不同位置，可為不同尺寸，和/或可為不同形狀。例如，在一個(gè)實(shí)施例中，開(kāi)口 111僅位于通道211和217延伸通過(guò)環(huán)117的位置處的環(huán)117之下。在其他實(shí)施例中，襯底開(kāi)口可位于環(huán)117外部位置處的通道211和217之下。在一個(gè)實(shí)施例中，襯底開(kāi)口可位于接觸器201和205之下。在形成氮化物電介質(zhì)層118之后，將電介質(zhì)層，例如二氧化硅(未示出)沉積在晶片101之上。此時(shí)將開(kāi)口形成在環(huán)117的這些部分處的氮化物層118中。隨后，將層120 形成在晶片101之上。環(huán)117的層120的部分經(jīng)由氮化物層118的開(kāi)口與環(huán)117的層113 的部分接觸。圖3是帽蓋晶片301的部分側(cè)視圖。在所示實(shí)施例中，帽蓋晶片301包括體硅襯底303和形成在其上的氧化物層305。在一個(gè)實(shí)施例中，熱生長(zhǎng)層305，但是在其他實(shí)施例中，也可以對(duì)其進(jìn)行沉積。層305為4950埃厚，但是在其他實(shí)施例中可為其他厚度。在形成層305之后，在溝槽311和307的位置處，在層305中形成開(kāi)口。然后，對(duì)晶片301進(jìn)行蝕刻工藝(濕法或者干法)以在襯底303中形成溝槽311和307。之后，在層 305中形成開(kāi)口 309，以露出襯底303。參考圖4，將多晶硅層401形成在晶片301之上。在一個(gè)實(shí)施例中，層401厚度在 750-2500埃的范圍內(nèi)，但是在其他實(shí)施例中，可為其他厚度。在一個(gè)實(shí)施例中，可通過(guò)化學(xué)氣相沉積工藝(CVD)來(lái)形成層401，但是在其他實(shí)施例中可通過(guò)其他工藝形成。在一個(gè)實(shí)施例中，可通過(guò)以高于550攝氏度的溫度的工藝形成層401。在一些實(shí)施例中，層401用作籽晶層，用于隨后形成的層403。層403由硅鍺制成。 在一個(gè)實(shí)施例中，層403包括在20-40原子百分比范圍內(nèi)的鍺，其余的是硅。但是其他實(shí)施例可具有不同原子百分比的鍺。在一個(gè)實(shí)施例中，相對(duì)于圖4中所示的圖，層403的鍺濃度可發(fā)生變化，其中，在層403底部處有較低鍺濃度并且在層403頂部處有較高鍺濃度。在一個(gè)實(shí)施例中，通過(guò)CVD工藝形成層403，但是在其他實(shí)施例中可通過(guò)其他工藝形成。在一個(gè)實(shí)施例中，硅鍺層403厚度在500-2000埃的范圍內(nèi)，但是在其他實(shí)施例中可為其他厚度。層405形成在層403之上。層405由多晶鍺制成。在一個(gè)實(shí)施例中，層405厚度在2000-4000埃的范圍內(nèi)，但是在其他實(shí)施例中可為其他厚度。在一個(gè)實(shí)施例中，層405由 CVD工藝形成，但是在其他實(shí)施例中可通過(guò)其他工藝形成。在一些實(shí)施例中，可研磨并拋光晶片301的背面?zhèn)?。而且在一些?shí)施例中，可在晶片301背面?zhèn)戎行纬蓽喜?未示出)。在一個(gè)實(shí)施例中，多晶層401、403和405不摻雜導(dǎo)電性雜質(zhì)(例如硼、磷和砷)。 在其他實(shí)施例中，其摻雜有導(dǎo)電性或其他類(lèi)型雜質(zhì)。圖5是示出晶片301與晶片101接觸的部分剖面?zhèn)纫晥D，這里，環(huán)117與開(kāi)口 309 對(duì)準(zhǔn)，溝槽311位于接觸器121和123之上，且溝槽307位于器件105之上。圖5示出了在施加熱量(一些實(shí)施例中還施加壓力)以用于將兩個(gè)晶片接合到一起之前的兩個(gè)晶片。圖6是在通過(guò)施加熱量至兩個(gè)晶片而將晶片101和301接合到一起之后的部分剖面?zhèn)纫晥D。在接合工藝期間，環(huán)117的層122的金屬材料與層401的多晶硅、層403的多晶硅鍺、以及層405的多晶鍺反應(yīng)，以形成鋁、硅、和鍺的接合材料601。在一個(gè)實(shí)施例中，該材料601是鋁(或其他實(shí)施例中為其他金屬)、硅、和鍺的三元系材料。在一個(gè)實(shí)施例中， 鋁(或其他實(shí)施例中的層122的其他材料)是最大體積成分，之后是鍺，再之后是硅。材料 601是導(dǎo)電的。在一個(gè)實(shí)施例中，將材料601描述為Al-Ge-Si共晶化合物。在一個(gè)實(shí)施例中，可將材料601描述為化合物膜。在一個(gè)實(shí)施例中，材料601中硅的原子百分比大于5%。在環(huán)117完全包圍器件105的實(shí)施例中，材料601在晶片101和301之間提供用于器件105的氣密性密封。此外，由于材料601是導(dǎo)電性的，在一些實(shí)施例中，其在兩個(gè)晶片之間提供導(dǎo)電路徑(例如，接地路徑)。在425-500攝氏度(C)范圍內(nèi)的溫度下，和更優(yōu)選在450-475攝氏度范圍內(nèi)的溫度下接合晶片。但是，在其他實(shí)施例中可使用其他溫度。使用鋁用于層122是優(yōu)選的，這是由于其允許使用500攝氏度以下的接合溫度。在一些實(shí)施例中，在接合工藝期間，在襯底 303和襯底103之間的間隙可自圖5中示出的位置減小。在一些實(shí)施例中，除了施加熱量之外在壓力下將晶片接合到一起。在一個(gè)實(shí)施例中，施加范圍在5000-10，000毫巴內(nèi)的工具壓力，在一些實(shí)施例中，優(yōu)選壓力為6500毫巴。 但是在其他實(shí)施例中，可使用其他的施加接合壓力。在一些實(shí)施例中，通過(guò)CVD工藝(包括等離子體增強(qiáng)CVD工藝)形成多晶鍺的層 405提供了一種用于通過(guò)產(chǎn)生較少顆粒的工藝而形成這種層的方法，這會(huì)導(dǎo)致較小的缺陷
也/又。而且，在一些實(shí)施例中，利用CVD沉積，多晶鍺層為該層提供允許與層122的材料較好接合的粗糙度。
在一些實(shí)施例中，在硅鍺的多晶層(例如，層403)上形成鍺的多晶層(例如，層 405)可避免在籽晶層401所處的位置處的材料601中形成孔隙。相信，在接合工藝期間使用中間硅鍺層403可以抑制硅從籽晶的多晶硅層401遷移到層405中。因此，利用中間硅鍺層403導(dǎo)致材料601變成更強(qiáng)且更均勻的材料。在圖6中所示階段之后進(jìn)一步處理獲得的晶片(圖6中接合到一起的晶片101和晶片301)。例如，去除襯底303的部分以露出接觸器121和123，用于這些接合焊墊的外部連接。之后，將獲得的晶片單分成多個(gè)管芯，其中，每個(gè)管芯都包括與器件105相似的器件， 其通過(guò)與材料601相似的材料而被密封。封裝這些管芯以將其合并到電子系統(tǒng)中。在一些實(shí)施例中，帽蓋晶片301可包括形成于其上的集成電路的半導(dǎo)體器件。例如，在溝槽307中形成集成電路(例如，微處理器)。集成電路可電耦合至器件105。在所示實(shí)施例中，環(huán)117的金屬層122形成在器件晶片101上，且多晶層401、403 和405形成在晶片301上。在其他實(shí)施例中，層401、403、和405形成在器件晶片上，且被接合到形成在帽蓋晶片301上的金屬環(huán)。在一個(gè)實(shí)施例中，方法包括在第一襯底之上形成包括金屬的層，提供第二襯底， 以及形成由第二襯底支撐的包括硅的第一層。該方法還包括在第一層上形成包括鍺和硅的第二層，在第二層上形成包括鍺的第三層，以及使得第三層和包括金屬的層接觸。該方法還包括在使得第三層和包括金屬的層接觸之后，在第一襯底和第二襯底之間形成機(jī)械接合材料。形成機(jī)械接合材料包括向第三層和包括金屬的層施加熱量。接合材料包括包括金屬的層的金屬和第三層的材料。在另一實(shí)施例中，提供在第一襯底和第二襯底之間的密封的方法包括使得第一襯底和第二襯底經(jīng)由接合疊層接觸。接合疊層包括包括硅的第一層、具有鍺和硅的與第一層接觸的第二層、包括鍺的與第二層接觸的第三層、和包括金屬的與第三層接觸的層。該方法包括向接合疊層施加熱量和壓力，以使接合疊層成為第一和第二襯底之間的接合物。在另一實(shí)施例中，半導(dǎo)體結(jié)構(gòu)包括第一襯底、在第一襯底上的半導(dǎo)體器件、第二襯底、和在第一襯底和第二襯底之間的包圍半導(dǎo)體器件以密封第一襯底和第二襯底之間的半導(dǎo)體器件的導(dǎo)電接合物。導(dǎo)電接合物包括金屬、硅和鍺。導(dǎo)電接合物中硅的原子百分比大于5%。雖然已經(jīng)示出和描述了本發(fā)明的具體實(shí)施例，但是本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，基于本文的教導(dǎo)，在不脫離本發(fā)明及其更寬方面的情況下可作出進(jìn)一步的變化和改進(jìn)，且由此，權(quán)利要求在其范圍內(nèi)包含所有這種變化和改進(jìn)，如落在本發(fā)明實(shí)際的精神和范圍內(nèi)的那些。
權(quán)利要求
1.一種方法，包括在第一襯底之上形成包括金屬的層； 提供第二襯底；形成由所述第二襯底支撐的包括硅的第一層； 在所述第一層上形成包括鍺和硅的第二層； 在所述第二層上形成包括鍺的第三層； 使得所述第三層和所述包括金屬的層接觸；以及在使得所述第三層和所述包括金屬的層接觸之后，在所述第一襯底和所述第二襯底之間形成機(jī)械接合材料，其中，形成機(jī)械接合材料包括向所述第三層和所述包括金屬的層施加熱量，其中，所述接合材料包括所述包括金屬的層的金屬和所述第三層的材料。
2.如權(quán)利要求1所述的方法，其中，所述包括金屬的層的金屬是鋁。
3.如權(quán)利要求2所述的方法，其中，所述機(jī)械接合材料包括是包括鋁、硅和鍺的三元系的材料。
4.如權(quán)利要求1所述的方法，其中，形成所述機(jī)械接合材料包括向所述第一襯底和所述第二襯底施加接合壓力。
5.如權(quán)利要求4所述的方法，其中，所述接合壓力大于5000毫巴。
6.如權(quán)利要求1所述的方法，其中，施加熱量包括以500攝氏度或以下的溫度施加熱量。
7.如權(quán)利要求1所述的方法，其中，形成所述第一層、所述第二層和所述第三層的步驟特征還在于所述第一層、所述第二層和所述第三層是多晶的。
8.如權(quán)利要求1所述的方法，還包括在形成所述包括金屬的層之前在所述第一襯底之上形成多晶硅層，其中，形成所述包括金屬的層的步驟特征還在于所述包括金屬的層被形成在所述多晶硅層上。
9.如權(quán)利要求1所述的方法，其中形成所述第一層的步驟特征還在于將所述第一層形成為厚度小于所述第三層的厚度；形成所述第二層的步驟特征還在于將所述第二層形成為厚度小于所述第三層的厚度。
10.如權(quán)利要求1所述的方法，還包括在所述第一襯底之上形成被包括所述包括金屬的層的環(huán)包圍的半導(dǎo)體器件；和在所述第二襯底中形成空腔，其中，接觸的步驟特征還在于使得所述空腔對(duì)準(zhǔn)所述半導(dǎo)體器件。
11.如權(quán)利要求10所述的方法，其中，形成所述半導(dǎo)體器件的步驟特征還在于所述半導(dǎo)體器件是微電子機(jī)械系統(tǒng)(MEMQ器件。
12.如權(quán)利要求1所述的方法，其中，所述包括金屬的層的鋁的原子重量百分比是98% 或者更大。
13.如權(quán)利要求1所述的方法，還包括在形成所述包括金屬的層之前，在所述第一襯底之上形成多晶硅層，其中，形成所述包括金屬的層的步驟特征還在于所述包括金屬的層被形成在多晶硅層上。
14.一種用于提供在第一襯底和第二襯底之間的密封的方法，包括經(jīng)由接合疊層使得所述第一襯底和所述第二襯底接觸，其中，所述接合疊層包括 包括硅的第一層；包括鍺和硅的與所述第一層接觸的第二層； 包括鍺的與所述第二層接觸的第三層；以及包括金屬的與所述第三層接觸的層；向所述接合疊層施加熱量和壓力，以使所述接合疊層成為所述第一和所述第二襯底之間的接合物。
15.如權(quán)利要求14的方法，還包括在所述第一襯底上形成半導(dǎo)體器件，其中所述接合疊層包圍所述半導(dǎo)體器件，其中接觸的步驟特征還在于所述包括金屬的層被形成在所述第一襯底之上并且所述第一層形成在所述第二襯底之上。
16.如權(quán)利要求14所述的方法，其中，接觸的步驟特征還在于所述第一、第二和第三層是多晶的。
17.如權(quán)利要求14所述的方法，其中，接觸的步驟特征還在于所述包括金屬的層包括ο
18.如權(quán)利要求14所述的方法，其中，接觸的步驟特征還在于所述第一和第二層的厚度比所述第三層小。
19.如權(quán)利要求14所述的方法，其中，施加熱量包括以500攝氏度或以下的溫度施加熱量。
20.一種半導(dǎo)體結(jié)構(gòu)，包括 第一襯底；在所述第一襯底上的半導(dǎo)體器件； 第二襯底；在所述第一襯底和所述第二襯底之間的導(dǎo)電接合物，所述導(dǎo)電接合物包圍所述半導(dǎo)體器件以密封在所述第一襯底和所述第二襯底之間的所述半導(dǎo)體器件，其中 所述導(dǎo)電接合物包括金屬、硅和鍺；以及在所述導(dǎo)電接合物中硅的原子重量百分比大于5%。
全文摘要
在一個(gè)實(shí)施例中，一種用于將第一襯底(103)接合至第二襯底(303)的方法包括在第一襯底之上形成包括金屬的層。在一個(gè)實(shí)施例中，包括金屬的層包圍半導(dǎo)體器件，其可為微電子機(jī)械系統(tǒng)(MEMS)器件。在第二襯底(303)上，形成包括硅(401)的第一層。在第一層上形成包括鍺和硅的第二層(403)。在第二層上形成包括鍺的第三層(405)。使得第三層與包括金屬的層接觸。向第三層和包括金屬的層施加熱量(一些實(shí)施例中還有壓力)，以在第一襯底和第二襯底之間形成機(jī)械接合材料，其中，機(jī)械接合材料是導(dǎo)電性的。在機(jī)械接合物包圍諸如MEMS的半導(dǎo)體器件的情況下，機(jī)械接合物用作保護(hù)MEMS的氣密性密封是特別有利的。
文檔編號(hào)B81C1/00GK102292280SQ201080005182
公開(kāi)日2011年12月21日 申請(qǐng)日期2010年1月13日 優(yōu)先權(quán)日2009年1月21日
發(fā)明者亞歷克斯·P·帕馬塔特, 魯本·B·蒙特茲 申請(qǐng)人:飛思卡爾半導(dǎo)體公司