專利名稱：電容式感測(cè)裝置及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容式感測(cè)裝置及其制作方法，尤其涉及一種可利用
CMOS(互補(bǔ)式金屬氧化物半導(dǎo)體)工藝大量制造并降低成本的電容式感測(cè)裝置 及其制作方法。
背景技術(shù)：
請(qǐng)參閱圖l，為現(xiàn)有技術(shù)的微機(jī)電麥克風(fēng)的構(gòu)造剖面圖。如圖所示，其主 要構(gòu)造包含有一硅基板12、 一振動(dòng)膜14及一背板16。其中，該硅基板12的 上下表面分別設(shè)有一介電層121、 123，中間開(kāi)設(shè)有一共振室125。振動(dòng)膜14 由多晶硅沉積并摻雜硼或磷離子而形成。
振動(dòng)膜14的上則沉積一磷硅玻璃做為犧牲層。在犧牲層上依序沉積一絕 緣層161、多晶硅并摻雜硼或磷離子的背板16及一保護(hù)層163。之后再蝕刻于 該^^護(hù)層蝕刻出兩個(gè)接觸窗，并于各接觸窗形成金屬焊墊181、 183，分別連 接振動(dòng)膜14及背板16。另于背板16上蝕刻形成多數(shù)個(gè)音孔165，并將該犧牲 層蝕刻去除。
此一構(gòu)造的微機(jī)電麥克風(fēng)雖可達(dá)到感應(yīng)收音的效果，然其背板16主要由 多晶硅構(gòu)成，質(zhì)地較為脆弱，容易于加工過(guò)程中毀損。
另外，其犧牲層采用磷硅玻璃制作，于蝕刻去除犧牲層時(shí)難度較高，容易 侵蝕到組件的其它部分，如多晶硅的背板16及振動(dòng)膜14，以及同是氧化物的 絕纟彖層161，蝕刻的精確度難以掌握。有可能造成振動(dòng)膜14厚度不均勻，甚 至產(chǎn)生穿孔，而背板16的強(qiáng)度也會(huì)更加脆弱。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種電容式感測(cè)裝置，其主要利用多 晶硅制作振膜并與一金屬層形成感測(cè)電容，可強(qiáng)化裝置的結(jié)構(gòu)強(qiáng)度。
本發(fā)明的另一目的在于提供一種電容式感測(cè)裝置，其振膜上設(shè)有多數(shù)個(gè)調(diào)
4整孔，可依需求調(diào)整振膜的彈性系數(shù)等參數(shù)。
本發(fā)明的又一目的在于提供一種電容式感測(cè)裝置，尚可增設(shè)另一金屬層而 與原金屬層形成一參考電容，并可進(jìn)一步強(qiáng)化裝置的結(jié)構(gòu)強(qiáng)度。
本發(fā)明的又一 目的在于提供一種電容式感測(cè)裝置的制作方法，其主要利用 多晶硅制作犧牲層，可于去除犧牲層時(shí)提高蝕刻的精確度。
本發(fā)明的又一目的在于提供一種電容式感測(cè)裝置的制作方法，可制作足夠 強(qiáng)度的感測(cè)裝置，利于后續(xù)的應(yīng)用及制作。
本發(fā)明的又一目的在于提供一種電容式感測(cè)裝置的制作方法，使用CMOS 工藝制作，可將電容式感測(cè)裝置整合至集成電路中。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種電容式感測(cè)裝置，其主要構(gòu)造包含有 一基板，其上表面設(shè)有一定位層，并于預(yù)設(shè)位置設(shè)有一開(kāi)口部； 一多晶硅層， 設(shè)于該基板上，于該開(kāi)口部處形成一振膜，并于該振膜上設(shè)有多數(shù)個(gè)調(diào)整孔； 一第一絕緣層，設(shè)于該多晶硅層上，并于該振膜上方形成一空腔部；及一第一 金屬層，設(shè)于該第一絕緣層上，設(shè)有多數(shù)個(gè)通孔連接該空腔部；其中，該多晶 硅層與第一金屬層形成一感測(cè)電容，可連接一感測(cè)電路而通過(guò)振膜的振動(dòng)進(jìn)行 感測(cè)。
本發(fā)明還提供一種電容式感測(cè)裝置的制作方法，其主要包含有下列步驟 提供一基板，并于該基板的上表面形成一定位層；沉積一多晶硅層于該定位層 上，并于預(yù)設(shè)位置蝕刻形成多數(shù)個(gè)蝕刻孔；于該多晶硅層的預(yù)設(shè)表面包含各蝕 刻孔形成一氧化層；于該氧化層上沉積一多晶硅犧牲層；沉積二氧化硅形成一 第一絕緣層覆蓋該犧牲層及多晶硅層；沉積或?yàn)R鍍一第一金屬層于該第一絕緣 層上；由第一金屬層的預(yù)設(shè)位置蝕刻多數(shù)個(gè)通孔至該犧牲層；蝕刻去除該犧牲 層，形成一空腔部；將基板的預(yù)設(shè)位置蝕刻至該定位層，形成一開(kāi)口部；及蝕 刻去除開(kāi)口部位置的定位層。
本發(fā)明的電容式感測(cè)裝置使用標(biāo)準(zhǔn)CMOS工藝制作，故可于電路規(guī)劃時(shí)直 接將電容式感測(cè)裝置整合于集成電路中，不僅可提高產(chǎn)品的可靠度，其生產(chǎn)成 本也可因工藝簡(jiǎn)化而大幅降低。
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的 限定。


圖1為現(xiàn)有技術(shù)的微機(jī)電麥克風(fēng)的構(gòu)造剖面圖2A至圖2K為分別為本發(fā)明一較佳實(shí)施例的各步驟示意圖;
圖3A及圖3B為分別為本發(fā)明另 一實(shí)施例的部分步驟示意圖;
圖4A及圖4B為分別為圖3B所示實(shí)施例的封裝態(tài)樣示意圖5本發(fā)明又一實(shí)施例的構(gòu)造剖面圖6本發(fā)明又一實(shí)施例的構(gòu)造剖面圖。
其中，附圖標(biāo)記
12:硅基板121:介電層
123:介電層125:共振室
14:振動(dòng)膜16:背板
161:絕緣層163:保護(hù)層
165:音孔181:焊墊
183:焊墊
20:電容式感測(cè)裝置22:基板
221:定位層223:開(kāi)口部
24:多晶硅層241:蝕刻孔
243:氧化層245:調(diào)整孔
247:振膜25:犧牲層
255:空腔部26:第一絕緣層
28:第一金屬層281:保護(hù)層
283:通孔
30:電容式感測(cè)裝置32:第二絕緣層
34:第二金屬層341:保護(hù)層
343:通孔
42:封裝層44:封裝層
445:凹槽
50:電容式感測(cè)裝置52:凸緣
60:電容式感測(cè)裝置
具體實(shí)施例方式
首先，請(qǐng)參閱圖2A至圖2K，分別為本發(fā)明一較佳實(shí)施例的各步驟示意圖。 如圖所示，本實(shí)例的制作流主要先提供一基板22，并于該基板22的上表面沉 積一定位層221。再于該定位層221上沉積一多晶硅層24，如圖2A所示。
其中，該基板22可為一硅基板。該定位層221可選擇為一氮化硅層及一 二氧化硅層的其中之一。
多晶硅層24沉積完成后，于其預(yù)設(shè)位置蝕刻形成多數(shù)個(gè)蝕刻孔241，如 圖2 B所示。由于定位層221為二氧化硅或氮化硅，與多晶硅的化學(xué)特性差異 大，故蝕刻可精確達(dá)到定位層221而停止。
蝕刻完成后，在該多晶硅層24的預(yù)設(shè)表面包含各蝕刻孔241的側(cè)邊形成 一氧化層243，如圖2 C所示。
于該氧化層243上沉積多晶硅形成一犧牲層25，如圖2 D所示。
沉積二氧化硅覆蓋該犧牲層25及多晶硅層24形成一第一絕緣層26，如 圖2 E所示。其中該第一絕緣層26尚可于二氧化硅中慘雜硼、磷及其組合式 的其中的一。
于該第一絕緣層26上沉積、蒸鍍或?yàn)R鍍形成一第一金屬層28，如圖2F 所示。還可依需求于該第一金屬層28上沉積形成一保護(hù)層281，如圖2 G所示。
第一金屬層28或保護(hù)層281完成后，再由第一金屬層28或保護(hù)層281 的預(yù)設(shè)位置進(jìn)行蝕刻，形成多數(shù)個(gè)連接到犧牲層25的通孔283，如圖2 H所示。
然后，再由各通孔283以蝕刻液將犧牲層25蝕刻去除，形成一空腔部255， 如圖2 I所示。由于本發(fā)明使用多晶硅制作犧牲層25，且犧牲層25的外圍分 別由第一絕緣層26、氧化層243及定位層221等二氧化硅材質(zhì)或氮化硅材質(zhì) 所包圍，故進(jìn)行犧牲層25去除蝕刻時(shí)，可精確去除犧牲層25，不會(huì)殘留也不 會(huì)侵蝕其它部位。
去除犧牲層25后，再對(duì)基板22進(jìn)行蝕刻，將對(duì)應(yīng)于空腔部25的部分去 除，形成一開(kāi)口部223，如圖2 J所示。再將開(kāi)口部223位置的定位層221蝕 刻去除，令多晶硅層24位于空腔部255與開(kāi)口部223間的部分形成一振膜247， 即可完成本實(shí)施例電容式感測(cè)裝置20的制作，如圖2K所示。其中，原多晶硅層24的蝕刻孔241成為調(diào)整孔245。調(diào)整孔245設(shè)置的 位置及數(shù)量，可依振膜247的彈性系數(shù)或其它參數(shù)需求而進(jìn)行調(diào)整。該多晶硅 層24與第一金屬層28形成一感測(cè)電容，可依振膜247的振動(dòng)或變形產(chǎn)生的電 容量變化而由 一感測(cè)電路進(jìn)行感測(cè)。
請(qǐng)參閱圖3A及圖3B，分別為本發(fā)明另一實(shí)施例的部分步驟示意圖。
本實(shí)施例的前段制作步驟與圖2A至圖2 F所示步驟相同，其主要于圖2 F的步驟后，于該第一金屬層28上沉積二氧化硅形成一第二絕緣層32。并于 第二絕緣層32上沉積、蒸鍍或?yàn)R鍍形成一第二金屬層34。還可依需求于該第 二金屬層34上沉積形成一保護(hù)層341，如圖3A所示。
然后，由第二金屬層34或保護(hù)層341的預(yù)設(shè)位置進(jìn)行蝕刻，形成多數(shù)個(gè) 連接到犧牲層25的通孔343。再由各通孔343以蝕刻液將犧牲層25蝕刻去除， 形成一空腔部255。
去除犧牲層25后，再對(duì)基板22進(jìn)行蝕刻，將對(duì)應(yīng)于空腔部25的部分去 除，形成一開(kāi)口部223，并將開(kāi)口部223位置的定位層221蝕刻去除。則多晶 硅層24位于空腔部255與開(kāi)口部223間的部分即可形成一振膜247，而本實(shí) 施例電容式感測(cè)裝置30的制作也完成，如圖3B所示。
其中，該多晶硅層24與第一金屬層28形成一感測(cè)電容，可依振膜247 的振動(dòng)或變形產(chǎn)生的電容量變化而由一感測(cè)電路進(jìn)行感測(cè)。而第二金屬層34 則可選擇與第一金屬層28形成一參考電容，可供感測(cè)電路參考應(yīng)用。該第二 金屬層34也可因應(yīng)需求而獨(dú)立形成一遮蔽層，或者單純成為強(qiáng)化感測(cè)裝置的 構(gòu)造等等。
請(qǐng)參閱圖4A及圖4B，分別為圖3B所示實(shí)施例的封裝態(tài)樣示意圖。如圖 所示，本發(fā)明的電容式感測(cè)裝置30于封裝時(shí)可選擇不同的封裝態(tài)樣。
若封裝時(shí)選擇于電容式感測(cè)裝置30的基板22下表面形成一封裝層42， 則開(kāi)口部223成為一背腔，提供共振的效果。而各通孔343則成為音孔，供音 波或氣壓的變化進(jìn)入，使振膜產(chǎn)247產(chǎn)生振動(dòng)或變形，如圖4A所示。
若封裝時(shí)選擇于電容式感測(cè)裝置30的第二金屬層34上形成一封裝層44， 則此時(shí)該空腔部255成為背腔，提供共振的效果。而開(kāi)口部223則為音孔，供 音波或氣壓變化的傳遞，如圖4B所示?？紤]空腔部255的空間大小與共振頻 率的搭配問(wèn)題，還可依需求于封裝層44的對(duì)應(yīng)位置形成適當(dāng)大小的一凹槽445，與空腔部255共同形成背腔。
上述各封裝態(tài)樣也可實(shí)施于圖2K所示的實(shí)施例。
請(qǐng)參閱圖5，為本發(fā)明又一實(shí)施例的構(gòu)造剖面圖。如圖所示，本發(fā)明如圖 3B所示實(shí)施例還可進(jìn)行進(jìn)一步蝕刻，將氧化層243去除，成為本實(shí)施例的電 容式感測(cè)裝置50。由于氧化層243與第一絕緣層26同化氧化物，蝕刻時(shí)將會(huì) 同時(shí)對(duì)第一絕緣層26產(chǎn)生侵蝕，可于各通孔343間形成凸緣52，可防止振膜 247沾粘。
請(qǐng)參閱圖6，為本發(fā)明又一實(shí)施例的構(gòu)造剖面圖。如圖所示，本實(shí)施例的 電容式感測(cè)裝置60于形成第一絕緣層26后，先將犧牲層25上方的部位蝕刻 去除再進(jìn)行后續(xù)步驟。
由于本發(fā)明的電容式感測(cè)裝置使用標(biāo)準(zhǔn)CMOS工藝制作，故可于電路規(guī)劃 時(shí)直接將電容式感測(cè)裝置整合于集成電路中，不僅可提高產(chǎn)品的可靠度，其生 產(chǎn)成本也可因工藝簡(jiǎn)化而大幅降低。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但 這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種電容式感測(cè)裝置，其特征在于，包含有一基板，其上表面設(shè)有一定位層，并于預(yù)設(shè)位置設(shè)有一開(kāi)口部；一多晶硅層，設(shè)于該基板上，于該開(kāi)口部處形成一振膜，并于該振膜上設(shè)有多數(shù)個(gè)調(diào)整孔；一第一絕緣層，設(shè)于該多晶硅層上，并于該振膜上方形成一空腔部；及一第一金屬層，設(shè)于該第一絕緣層上，設(shè)有多數(shù)個(gè)通孔連接該空腔部；其中，該多晶硅層與第一金屬層形成一感測(cè)電容，連接一感測(cè)電路而通過(guò)振膜的振動(dòng)進(jìn)行感測(cè)。
2. 根據(jù)權(quán)利要求l所述的電容式感測(cè)裝置，其特征在于，該基板為一硅 基板，該定位層則為二氧化硅層或氮化硅層。
3. 根據(jù)權(quán)利要求l所述的電容式感測(cè)裝置，其特征在于，該振膜的上表 面設(shè)有一氧化層，該第一金屬層上設(shè)有一保護(hù)層。
4. 根據(jù)權(quán)利要求l所述的電容式感測(cè)裝置，其特征在于，該第一絕緣層 為一二氧化硅層，該二氧化硅層摻雜有硼或磷。
5. 根據(jù)權(quán)利要求l所述的電容式感測(cè)裝置，其特征在于，包含有 一第二絕緣層，設(shè)于該第一金屬層上；及一第二金屬層，設(shè)于該第二絕緣層上； 各通孔分別貫穿第二絕緣層及第二金屬層。
6. 根據(jù)權(quán)利要求5所述的電容式感測(cè)裝置，其特征在于，該第一金屬層 與第二金屬層形成一參考電容，該第二絕緣層為一二氧化硅層，且該第二金屬 層上設(shè)有一保護(hù)層。
7. —種電容式感測(cè)裝置的制作方法，其特征在于，包含有下列步驟 提供一基板，并于該基板的上表面形成一定位層；沉積一多晶硅層于該定位層上，并于預(yù)設(shè)位置蝕刻形成多數(shù)個(gè)蝕刻孔； 于該多晶硅層的預(yù)設(shè)表面包含各蝕刻孔的側(cè)邊形成一氧化層； 于該氧化層上沉積多晶硅形成一犧牲層； 沉積二氧化硅形成一第一絕緣層覆蓋該犧牲層及多晶硅層； 沉積、蒸鍍或?yàn)R鍍一第一金屬層于該第一絕緣層上；由第一金屬層的預(yù)設(shè)位置蝕刻多數(shù)個(gè)通孔至該犧牲層； 蝕刻去除該犧牲層，形成一空腔部；將基板的預(yù)設(shè)位置蝕刻至該定位層，形成一開(kāi)口部；及 蝕刻去除開(kāi)口部位置的定位層。
8. 根據(jù)權(quán)利要求7所述的制作方法，其特征在于，于該蝕刻去除該犧牲 層的步驟后，包含有一蝕刻去除該氧化層的步驟。
9. 根據(jù)權(quán)利要求7所述的制作方法，其特征在于，該定位層選擇于基板上沉積一二氧化硅層或一氮化硅層所形成，而該第一絕緣層的二氧化硅則摻雜 有硼或磷。
10. 根據(jù)權(quán)利要求7所述的制作方法，其特征在于，包含有于該第一金屬 層上形成一保護(hù)層的步驟。
11. 根據(jù)權(quán)利要求7所述的制作方法，其特征在于，該沉積、蒸鍍或?yàn)R鍍一第一金屬層于該第一絕緣層上的歩驟后，包含有下列步驟 沉積二氧化硅形成一第二絕緣層于該第一金屬層上；及沉積、蒸鍍或?yàn)R鍍一第二金屬層于該第二絕緣層上； 該由第一金屬層的預(yù)設(shè)位置蝕刻多數(shù)個(gè)通孔至該犧牲層的步驟則為 由第二金屬層的預(yù)設(shè)位置蝕刻多數(shù)個(gè)通孔至該犧牲層。
12. 根據(jù)權(quán)利要求11所述的制作方法，其特征在于，包含有一于該第二 金屬層上形成一保護(hù)層的步驟。
全文摘要
一種電容式感測(cè)裝置及其制作方法，該電容式感測(cè)裝置包含一基板，其上表面設(shè)有一定位層，并于預(yù)設(shè)位置設(shè)有一開(kāi)口部；一多晶硅層，設(shè)于該基板上，于該開(kāi)口部處形成一振膜，并于該振膜上設(shè)有多數(shù)個(gè)調(diào)整孔；一第一絕緣層，設(shè)于該多晶硅層上，并于該振膜上方形成一空腔部；及一第一金屬層，設(shè)于該第一絕緣層上，設(shè)有多數(shù)個(gè)通孔連接該空腔部；其中，該多晶硅層與第一金屬層形成一感測(cè)電容，連接一感測(cè)電路而通過(guò)振膜的振動(dòng)進(jìn)行感測(cè)。其主要使用多晶硅為犧牲層，配合氧化層及定位層的使用，可達(dá)到精密蝕刻的目的。使用多晶硅為振膜，配合金屬層而形成感測(cè)電容，尚可增設(shè)另一金屬層而形成參考電容，除了電路需求的功能外，組件的結(jié)構(gòu)強(qiáng)度也可大幅提升。
文檔編號(hào)B81C1/00GK101602479SQ20081010044
公開(kāi)日2009年12月16日 申請(qǐng)日期2008年6月11日 優(yōu)先權(quán)日2008年6月11日
發(fā)明者林昶伸, 梁偉成 申請(qǐng)人:芯巧科技股份有限公司;梁偉成