本實(shí)用新型屬于集成電路技術(shù)領(lǐng)域，具體涉及到一種基于CPLD的串口控制電路。

背景技術(shù)：

CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

串口控制電路出現(xiàn)的較早，已被人們廣泛使用于測(cè)量，控制，數(shù)據(jù)傳輸中。目前，基于串口控制電路的外設(shè)較多，然而，將串口控制電路的外設(shè)連接到主控設(shè)備時(shí)，常常會(huì)出現(xiàn)主控設(shè)備的串口通道不足，無(wú)法連接到主控設(shè)備的問(wèn)題。

這些外設(shè)要連接到主控設(shè)備常用的做法是：首先，添加主控器模塊,擴(kuò)充串口通道；其次，兩個(gè)主控器之間通過(guò)連接線互連起來(lái)。這種做法有一些不足：電路比較復(fù)雜，增加了模塊及連線；成本增加；維護(hù)費(fèi)力費(fèi)時(shí)，電路連線較多，不利于查找問(wèn)題；系統(tǒng)功耗增加。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問(wèn)題在于克服上述通信外設(shè)的不足,提供一種設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力的基于CPLD的串口控制電路。

解決上述技術(shù)問(wèn)題采用的技術(shù)方案是：對(duì)裝置進(jìn)行控制的CPLD電路；USB通信電路；該電路與CPLD電路相連；RS232驅(qū)動(dòng)電路，該電路的輸入端接CPLD電路的輸出端；JTAG調(diào)試電路，該電路與CPLD電路相連；提示電路，該電路的輸入端接CPLD電路的輸出端。

本實(shí)用新型的CPLD電路為：集成電路U1的45腳、44腳、42腳～37腳、32腳～27腳、25腳、23腳、22腳、18腳、16腳、14腳接USB通信電路，集成電路U1的133腳和101腳接提示電路、93腳接晶振Y2的4腳、60腳和61腳接連接器J1的5腳和4腳、71腳和106腳以及82腳和87腳接RS232驅(qū)動(dòng)電路，集成電路U1的20腳、89腳、104腳、4腳接JTAG調(diào)試電路，集成電路U1的24腳、144腳、115腳、95腳、76腳、73腳、50腳、123腳、130腳、51腳、58腳接3V電源，集成電路U1的52腳、57腳、124腳、129腳、135腳、114腳、105腳、94腳、85腳、77腳、64腳、59腳、33腳、26腳、17腳、13腳、3腳接地，晶振Y2的1腳接3V電源、3腳接地，連接器J1的1腳接5V電源、5腳接地；集成電路U1的型號(hào)為EPM3128ATC144-5，晶振Y2的型號(hào)為JHY50M。

本實(shí)用新型的RS232驅(qū)動(dòng)電路為：集成電路U3的11腳和12腳接集成電路U1的71腳和106腳、1腳接電容C4的一端、3腳接電容C4的另一端、4腳接電容C6的一端、5腳接電容C6的另一端、16腳接5V電源、15腳接地、2腳接電容C1的一端、6腳接電容C2的一端、14腳和13腳接連接器J3的2腳和3腳；集成電路U4的11腳和12腳接集成電路U1的82腳和87腳、1腳接電容C11的一端、3腳接電容C11的另一端、4腳接電容C12的一端、5腳接電容C12的另一端、16腳接5V電源、15腳接地、2腳接電容C9的一端、6腳接電容C10的一端、14腳和13腳接連接器J4的2腳和3腳；電容C1、電容C2、電容C9、電容C10的另一端接地，連接器J3和連接器J4的1腳接地；集成電路U3、集成電路U4的型號(hào)為MAX232CSE。

本實(shí)用新型的USB通信電路為：集成電路U2的19腳～16腳、40腳、38腳、34腳、33腳、28腳～25腳、23腳～20腳、3腳、45腳、2腳、4腳依次接集成電路U1的45腳、44腳、42腳～37腳、32腳～27腳、25腳、23腳、22腳、18腳、16腳、14腳，集成電路U2的10腳和9腳接連接器J2的2腳和3腳、46腳接電容C3的一端、8腳接電容C5的一端、14腳接晶振Y1的一端和電容C7的一端、15腳接晶振Y1的另一端和電容C8的一端、6腳就5V電源、7腳和13腳接地，電容C3、電容C5、電容C7、電容C8的另一端接地，連接器J2的1腳接地、4腳～6腳接地；集成電路U2的型號(hào)為CH9343L。

由于本實(shí)用新型采用了CPLD電路、USB通信電路、RS232驅(qū)動(dòng)電路、JTAG調(diào)試電路、提示電路，CPLD電路啟動(dòng)3通道串口的控制邏輯，并口的控制邏輯，提示電路的控制邏輯，及JTAG控制邏輯輯并接收外部傳來(lái)的數(shù)據(jù)，USB通信電路進(jìn)行協(xié)議變換處理，CPLD電路將接收到的數(shù)據(jù)通過(guò)串口轉(zhuǎn)發(fā)出去，RS232驅(qū)動(dòng)電路進(jìn)行電平轉(zhuǎn)換處理，JTAG調(diào)試電路將數(shù)據(jù)轉(zhuǎn)發(fā)出去，提示電路發(fā)出提示光，本裝置設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力，可推廣應(yīng)用到通信電路外設(shè)與主控制設(shè)備連接設(shè)備領(lǐng)域。

附圖說(shuō)明

圖1是本實(shí)用新型的電氣原理方框圖。

圖2是本實(shí)用新型的電子線路原理圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于這些實(shí)施例。

實(shí)施例1

在圖1中，本實(shí)用新型基于CPLD的串口控制電路由CPLD電路、USB通信電路、RS232驅(qū)動(dòng)電路、JTAG調(diào)試電路、提示電路連接構(gòu)成，USB通信電路、JTAG調(diào)試電路與CPLD電路相連，RS232驅(qū)動(dòng)電路、提示電路的輸入端接CPLD電路的輸出端。

在圖2中，本實(shí)施例的CPLD電路由集成電路U1、晶振Y2、連接器J1連接構(gòu)成，集成電路U1的型號(hào)為EPM3128ATC144-5，晶振Y2的型號(hào)為JHY50M。集成電路U1的45腳、44腳、42腳～37腳、32腳～27腳、25腳、23腳、22腳、18腳、16腳、14腳接USB通信電路，集成電路U1的133腳和101腳接提示電路、93腳接晶振Y2的4腳、60腳和61腳接連接器J1的5腳和4腳、71腳和106腳以及82腳和87腳接RS232驅(qū)動(dòng)電路，集成電路U1的20腳、89腳、104腳、4腳接JTAG調(diào)試電路，集成電路U1的24腳、144腳、115腳、95腳、76腳、73腳、50腳、123腳、130腳、51腳、58腳接3V電源，集成電路U1的52腳、57腳、124腳、129腳、135腳、114腳、105腳、94腳、85腳、77腳、64腳、59腳、33腳、26腳、17腳、13腳、3腳接地，晶振Y2的1腳接3V電源、3腳接地，連接器J1的1腳接5V電源、5腳接地。

在圖中，本實(shí)施例的USB通信電路由集成電路U2、電容C3、電容C5、電容C7、電容C8、晶振Y1、連接器J2連接構(gòu)成，集成電路U2的型號(hào)為CH9343L。集成電路U2的19腳～16腳、40腳、38腳、34腳、33腳、28腳～25腳、23腳～20腳、3腳、45腳、2腳、4腳依次接集成電路U1的45腳、44腳、42腳～37腳、32腳～27腳、25腳、23腳、22腳、18腳、16腳、14腳，集成電路U2的10腳和9腳接連接器J2的2腳和3腳、46腳接電容C3的一端、8腳接電容C5的一端、14腳接晶振Y1的一端和電容C7的一端、15腳接晶振Y1的另一端和電容C8的一端、6腳就5V電源、7腳和13腳接地，電容C3、電容C5、電容C7、電容C8的另一端接地，連接器J2的1腳接地、4腳～6腳接地。

在圖2中，本實(shí)施例的RS232驅(qū)動(dòng)電路由集成電路U3、集成電路U4、電容C1、電容C2、電容C4、電容C6、電容9～電容C12、連接器J3、連接器J4連接構(gòu)成，集成電路U3、集成電路U4的型號(hào)為MAX232CSE。集成電路U3的11腳和12腳接集成電路U1的71腳和106腳、1腳接電容C4的一端、3腳接電容C4的另一端、4腳接電容C6的一端、5腳接電容C6的另一端、16腳接5V電源、15腳接地、2腳接電容C1的一端、6腳接電容C2的一端、14腳和13腳接連接器J3的2腳和3腳；集成電路U4的11腳和12腳接集成電路U1的82腳和87腳、1腳接電容C11的一端、3腳接電容C11的另一端、4腳接電容C12的一端、5腳接電容C12的另一端、16腳接5V電源、15腳接地、2腳接電容C9的一端、6腳接電容C10的一端、14腳和13腳接連接器J4的2腳和3腳；電容C1、電容C2、電容C9、電容C10的另一端接地，連接器J3和連接器J4的1腳接地。

在圖2中，本實(shí)施例的JTAG調(diào)試電路由電容R3～電阻R6、連接器J6連接構(gòu)成，連接器J6的1腳通過(guò)電阻R3接集成電路U1的20腳、2腳通過(guò)電阻R4接集成電路U1的89腳、3腳通過(guò)電阻R5接集成電路U1的104腳、4腳通過(guò)電阻R6接集成電路U1的4腳，連接器J6的5腳接地。

在圖2中，本實(shí)施例的提示電路由二極管D1、二極管D2、電阻R1、電阻R2、連接器J5連接構(gòu)成，二極管D1的正極接集成電路U1的133腳、負(fù)極通過(guò)電阻R1接連接器J5的3腳，二極管D2的正極接集成電路U1的101腳、負(fù)極通過(guò)電阻R2接連接器J5的7腳，連接器J5的1腳接5V電源、5腳接地。

本實(shí)用新型的工作原理如下：

系統(tǒng)上電，晶振Y2工作，首先，集成電路U1開(kāi)始初始化工作，完成CPLD的硬件配置工作：包括3通道串口的控制邏輯、并口的控制邏輯、提示電路的控制邏輯、JTAG控制邏輯。此后，電路進(jìn)入正常工作狀態(tài)。

首先，集成電路U1等待接收從USB接口傳來(lái)的數(shù)據(jù)。數(shù)據(jù)信號(hào)從連接器J2的2腳、3腳輸出，輸入到集成電路U2,經(jīng)過(guò)集成電路U2的協(xié)議變換處理，數(shù)據(jù)信號(hào)從集成電路U2的16腳～23腳、25腳～28腳、33腳～34腳、38腳、40腳輸出，輸入到集成電路U1。

其次，集成電路U1啟動(dòng)3通道串口的控制邏輯，將接收的數(shù)據(jù)通過(guò)串口轉(zhuǎn)發(fā)出去。數(shù)據(jù)信號(hào)從集成電路U1的60腳輸出，輸入到連接器J1，從連接器J1輸出TTL電平格式的數(shù)據(jù)；或從集成電路U1的71腳輸出，輸入到集成電路U3的11腳，經(jīng)過(guò)集成電路U3電平變換處理，從集成電路U3的14腳輸出，輸入到連接器J3的2腳，從連接器J3輸出數(shù)據(jù)；或從集成電路U1的82腳輸出，輸入到集成電路U4的11腳，經(jīng)過(guò)集成電路U4電平變換處理，從集成電路U4的14腳輸出，輸入到連接器J4的2腳，從連接器J4輸出數(shù)據(jù)。與此同時(shí)，集成電路U1啟動(dòng)提示電路的控制邏輯，PWM信號(hào)從集成電路U1的133腳輸出，經(jīng)過(guò)發(fā)光二極管D1、電阻R1、輸出到連接器J5；或PWM信號(hào)從集成電路U1的101腳輸出，經(jīng)過(guò)發(fā)光二極管D2、電阻R2輸出到連接器J5。

最后，集成電路U1啟動(dòng)JTAG控制邏輯，將接收的數(shù)據(jù)轉(zhuǎn)發(fā)出去。數(shù)據(jù)從集成電路U1的104腳輸出，經(jīng)過(guò)電阻R5輸出到連接器J6的3腳，從連接器J6輸出數(shù)據(jù)。與此同時(shí)，集成電路U1接收從從連接器J6發(fā)送來(lái)的數(shù)據(jù)，數(shù)據(jù)從連接器J6的4腳輸出，經(jīng)過(guò)電阻R6輸入集成電路U1的4腳，集成電路U1啟動(dòng)JTAG控制邏輯,接收數(shù)據(jù)。