專利名稱:基于soi工藝的背柵漏/源半浮前柵n-mosfet射頻開關(guān)低損耗器件的制作方法
【專利摘要】本實(shí)用新型公開了基于SOI工藝的背柵漏/源半浮前柵N-MOSFET射頻開關(guān)低損耗器件，將SOI PMOS器件漏/源區(qū)進(jìn)行改造，將源(或漏)區(qū)的結(jié)深設(shè)置略小于P型頂層硅厚度，以背柵漏半浮為例，源區(qū)結(jié)深較深，漏區(qū)的結(jié)深設(shè)置略小于P型頂層硅厚度，形成寄生二極管，從而對(duì)漏極施加直流信號(hào)的隔離，通過體、背柵偏置設(shè)置、使得背柵MOSFET溝道進(jìn)入導(dǎo)通狀態(tài)，由于背柵MOSFET工作于導(dǎo)通狀態(tài)，該結(jié)構(gòu)對(duì)前柵MOSFET開態(tài)下的阻抗形成調(diào)整、使前柵N-MOSFET作為開關(guān)開態(tài)應(yīng)用下的射頻損耗降低，甚至形成零損耗射頻開關(guān)；當(dāng)器件自熱效應(yīng)產(chǎn)生、導(dǎo)致背柵MOSFET形成負(fù)阻抗時(shí)，或當(dāng)背柵MOSFET工作于放大狀態(tài)時(shí)，則前柵耦合信號(hào)可直接得到放大，并補(bǔ)償前柵開態(tài)下的能量損耗，形成超低、零損耗射頻開關(guān)。
【專利說明】基于SO I工藝的背柵漏/源半浮前柵N-MOSFET射頻開關(guān)低損耗器件

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于半導(dǎo)體【技術(shù)領(lǐng)域】，涉及一種基于SOI (絕緣層上半導(dǎo)體)工藝的背柵漏/源半浮前柵N-MOSFET (N型金屬-氧化物-半導(dǎo)體晶體管)射頻開關(guān)低損耗器件。

【背景技術(shù)】
[0002]SOI NMOS器件由于采用介質(zhì)隔離，消除了閂鎖效應(yīng)，并且其獨(dú)特的絕緣埋層結(jié)構(gòu)，在很大程度上減少了器件的寄生效應(yīng)，大大提高了電路的性能，具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應(yīng)小等優(yōu)勢，被廣泛應(yīng)用于低壓低功耗、高速、抗輻照、耐高溫等領(lǐng)域。常規(guī)SOI NMOS器件的結(jié)構(gòu)為絕緣襯底、埋層、頂層單晶硅層的三明治結(jié)構(gòu)，制作器件時(shí)在頂層單晶硅層形成器件的源，漏，溝道區(qū)等結(jié)構(gòu)。該SOI NMOS器件正常工作時(shí)，源漏導(dǎo)通形成的溝道只在P型溝道區(qū)的頂層正表面，且為橫向溝道，柵場板覆蓋于柵氧化層上，導(dǎo)致通態(tài)功耗高，器件工作效率低，作為射頻開關(guān)運(yùn)用時(shí)損耗大，不利于提高器件和系統(tǒng)的整體性能。
實(shí)用新型內(nèi)容
[0003]針對(duì)上述技術(shù)缺陷，本實(shí)用新型提出基于SOI工藝的背漏柵/源半浮前柵N-MOSFET射頻開關(guān)低損耗器件
[0004]為了解決上述技術(shù)問題，本實(shí)用新型的技術(shù)方案如下:
[0005]基于SOI工藝的背柵漏半浮前柵N-MOSFET射頻開關(guān)低損耗器件，其特征在于，包括P型半導(dǎo)體襯底1、埋氧化層2、p型溝道區(qū)12和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導(dǎo)體襯底I上，P型溝道區(qū)12設(shè)置在埋氧化層2上，深溝槽隔離區(qū)(4-1、4-2)設(shè)置在埋氧化層2上且環(huán)繞P型溝道區(qū)12、N型源區(qū)3和N型漏區(qū)11的四周；
[0006]在緊靠P型溝道區(qū)12的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型源區(qū)3，結(jié)深較深；另一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型漏區(qū)11，該漏區(qū)結(jié)深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層9設(shè)置在P型溝道區(qū)12上，覆蓋N型源區(qū)3頂部的局部、P型溝道區(qū)12的頂部全部、N型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設(shè)置在柵氧化層9之上；
[0007]在深溝槽隔離區(qū)4-1頂部全部、N型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在N型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、N型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在N型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;N型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；M0S柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層5-3的頂部；N型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0008]2、基于SOI工藝的背柵源半浮前柵N-MOSFET射頻開關(guān)低損耗器件，其特征在于，包括P型半導(dǎo)體襯底1、埋氧化層2、P型溝道區(qū)12和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導(dǎo)體襯底I上，P型溝道區(qū)12設(shè)置在埋氧化層2上，深溝槽隔離區(qū)(4-1、4-2)設(shè)置在埋氧化層2上且環(huán)繞P型溝道區(qū)12、N型源區(qū)3和N型漏區(qū)11的四周；
[0009]在緊靠P型溝道區(qū)12的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型源區(qū)3，該源區(qū)結(jié)深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度；另一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型漏區(qū)11，結(jié)深較深；一薄層橫向氧化層作為柵氧化層9設(shè)置在P型溝道區(qū)12上，覆蓋N型源區(qū)3頂部的局部、P型溝道區(qū)12的頂部全部、N型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設(shè)置在柵氧化層9之上；
[0010]在深溝槽隔離區(qū)4-1頂部全部、N型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在N型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、N型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在N型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;N型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；M0S柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層5-3的頂部；N型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0011]本實(shí)用新型的有益效果在于，將SOI PMOS器件漏/源區(qū)進(jìn)行改造，將源(或漏)區(qū)的結(jié)深設(shè)置略小于P型頂層硅厚度即P型溝道區(qū)深度。以背柵漏半浮為例，源區(qū)結(jié)深較深，漏區(qū)的結(jié)深設(shè)置略小于P型頂層硅厚度，形成寄生二極管，形成對(duì)漏極施加直流信號(hào)的隔離，通過體、背柵偏置設(shè)置、使得背柵MOSFET溝道進(jìn)入導(dǎo)通狀態(tài)，前柵N-MOSFET漏區(qū)交流信號(hào)會(huì)耦合到背柵MOSFET上，由于背柵MOSFET工作于導(dǎo)通狀態(tài)，該結(jié)構(gòu)對(duì)前柵MOSFET開態(tài)下的阻抗形成調(diào)整、使前柵N-MOSFET作為開關(guān)開態(tài)應(yīng)用下的射頻損耗降低，甚至形成低損耗射頻開關(guān)；當(dāng)器件自熱效應(yīng)產(chǎn)生、導(dǎo)致背柵MOSFET形成負(fù)阻抗時(shí)，或當(dāng)背柵MOSFET工作于放大狀態(tài)時(shí)，則前柵耦合信號(hào)可直接得到放大，并補(bǔ)償前柵開態(tài)下的能量損耗，形成超低、低損耗射頻開關(guān)。
[0012]這種器件具有不同源漏區(qū)結(jié)深，以單一器件、形成超低或者低損耗開關(guān)應(yīng)用，相比于采用補(bǔ)償電路設(shè)計(jì)方法，具有更低的功耗、更小面積、更低成本，同時(shí)兼容于標(biāo)準(zhǔn)SOI工藝，工藝易于實(shí)現(xiàn)等特點(diǎn)。

【附圖說明】

[0013]圖1為一種基于SOI工藝的背柵漏半浮前柵N-MOSFET射頻開關(guān)低損耗器件；
[0014]圖2為一種基于SOI工藝的背柵源半浮前柵N-MOSFET射頻開關(guān)低損耗器件。

【具體實(shí)施方式】
[0015]下面將結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步的說明。
[0016]如圖1所示，基于SOI工藝的背柵漏半浮前柵N-MOSFET射頻開關(guān)低損耗器件，其特征在于，包括P型半導(dǎo)體襯底1、埋氧化層2、P型溝道區(qū)12和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導(dǎo)體襯底I上，P型溝道區(qū)12設(shè)置在埋氧化層2上，深溝槽隔離區(qū)(4-1、4-2)設(shè)置在埋氧化層2上且環(huán)繞P型溝道區(qū)12、N型源區(qū)3和N型漏區(qū)11的四周；
[0017]在緊靠P型溝道區(qū)12的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型源區(qū)3，結(jié)深較深；另一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型漏區(qū)11，該漏區(qū)結(jié)深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層9設(shè)置在P型溝道區(qū)12上，覆蓋N型源區(qū)3頂部的局部、P型溝道區(qū)12的頂部全部、N型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設(shè)置在柵氧化層9之上；
[0018]在深溝槽隔離區(qū)4-1頂部全部、N型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在N型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、N型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在N型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;N型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；M0S柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層5-3的頂部；N型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0019]如圖2所示，基于SOI工藝的背柵源半浮前柵N-MOSFET射頻開關(guān)低損耗器件，其特征在于，包括P型半導(dǎo)體襯底1、埋氧化層2、P型溝道區(qū)12和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層2覆蓋在P型半導(dǎo)體襯底I上，P型溝道區(qū)12設(shè)置在埋氧化層2上，深溝槽隔離區(qū)(4-1、4-2)設(shè)置在埋氧化層2上且環(huán)繞P型溝道區(qū)12、N型源區(qū)3和N型漏區(qū)11的四周；
[0020]在緊靠P型溝道區(qū)12的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型源區(qū)3，該源區(qū)結(jié)深小于P型溝道區(qū)12或者深溝槽隔離區(qū)(4-1、4-2)的厚度；另一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型漏區(qū)11，結(jié)深較深；一薄層橫向氧化層作為柵氧化層9設(shè)置在P型溝道區(qū)12上，覆蓋N型源區(qū)3頂部的局部、P型溝道區(qū)12的頂部全部、N型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設(shè)置在柵氧化層9之上；
[0021]在深溝槽隔離區(qū)4-1頂部全部、N型源區(qū)3頂部一部分覆蓋第一場氧化層5-1 ;在N型源區(qū)3頂部一部分、柵氧化層9 一側(cè)面、MOS柵8 一側(cè)面、MOS柵8頂部一部分覆蓋第二場氧化層5-2 ;在MOS柵8頂部一部分、MOS柵8 一側(cè)面、柵氧化層9 一側(cè)面、N型漏區(qū)11頂部一部分覆蓋第三場氧化層5-3 ;在N型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場氧化層5-4 ;N型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場氧化層5-1的頂部、部分第二場氧化層5-2的頂部；M0S柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場氧化層5-2的頂部、部分第三場氧化層
5-3的頂部；N型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場氧化層5-3的頂部、部分第四場氧化層5-4的頂部。
[0022]實(shí)用新型將SOI PMOS器件漏/源區(qū)進(jìn)行改造，將源(或漏)區(qū)的結(jié)深設(shè)置略小于P型頂層硅厚度。以背柵漏半浮為例，源區(qū)結(jié)深較深，漏區(qū)的結(jié)深設(shè)置略小于P型頂層硅厚度，形成寄生二極管，形成對(duì)漏極施加直流信號(hào)的隔離，通過體、背柵偏置設(shè)置、使得背柵MOSFET溝道進(jìn)入導(dǎo)通狀態(tài)，前柵N-MOSFET漏區(qū)交流信號(hào)會(huì)耦合到背柵MOSFET上，由于背柵MOSFET工作于導(dǎo)通狀態(tài)，該結(jié)構(gòu)對(duì)前柵MOSFET開態(tài)下的阻抗形成調(diào)整、使前柵N-MOSFET作為開關(guān)開態(tài)應(yīng)用下的射頻損耗降低，甚至形成低損耗射頻開關(guān)；當(dāng)器件自熱效應(yīng)產(chǎn)生、導(dǎo)致背柵MOSFET形成負(fù)阻抗時(shí)，或當(dāng)背柵MOSFET工作于放大狀態(tài)時(shí)，則前柵耦合信號(hào)可直接得到放大，并補(bǔ)償前柵開態(tài)下的能量損耗，形成超低、低損耗射頻開關(guān)。
[0023]以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.基于SOI工藝的背柵漏半浮前柵N-MOSFET射頻開關(guān)低損耗器件，其特征在于，包括P型半導(dǎo)體襯底(I)、埋氧化層(2)、P型溝道區(qū)(12)和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層(2)覆蓋在P型半導(dǎo)體襯底(I)上，P型溝道區(qū)(12)設(shè)置在埋氧化層(2)上，深溝槽隔離區(qū)(4-1、4-2)設(shè)置在埋氧化層(2)上且環(huán)繞P型溝道區(qū)(12)、N型源區(qū)(3)和N型漏區(qū)(11)的四周； 在緊靠P型溝道區(qū)(12)的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型源區(qū)(3)，結(jié)深較深；另一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型漏區(qū)(11)，該漏區(qū)結(jié)深小于P型溝道區(qū)(12)或者深溝槽隔離區(qū)(4-1、4-2)的厚度；一薄層橫向氧化層作為柵氧化層(9)設(shè)置在P型溝道區(qū)(12)上，覆蓋N型源區(qū)(3)頂部的局部、P型溝道區(qū)(12)的頂部全部、N型漏區(qū)(11)頂部的局部；一多晶硅層作為MOS柵(8)設(shè)置在柵氧化層(9)之上； 在深溝槽隔離區(qū)(4-1)頂部全部、N型源區(qū)(3)頂部一部分覆蓋第一場氧化層(5-1);在N型源區(qū)(3)頂部一部分、柵氧化層(9) 一側(cè)面、MOS柵⑶一側(cè)面、MOS柵⑶頂部一部分覆蓋第二場氧化層(5-2);在皿)5柵(8)頂部一部分、MOS柵(8) —側(cè)面、柵氧化層(9)一側(cè)面、N型漏區(qū)(11)頂部一部分覆蓋第三場氧化層(5-3);在N型漏區(qū)(11)頂部一部分、深溝槽隔離區(qū)(4-2)頂部全部覆蓋第四場氧化層(5-4) ;N型源區(qū)(3)頂部的其余部分覆蓋金屬層作為源電極(6)，源電極(6)覆蓋部分第一場氧化層(5-1)的頂部、部分第二場氧化層(5-2)的頂部；M0S柵(8)頂部的其余部分覆蓋金屬層作為柵電極(7)，柵電極(7)覆蓋部分第二場氧化層(5-2)的頂部、部分第三場氧化層(5-3)的頂部；N型漏區(qū)(11)頂部的其余部分覆蓋金屬層作為漏電極(10)，漏電極(10)覆蓋部分第三場氧化層(5-3)的頂部、部分第四場氧化層(5-4)的頂部。2.基于SOI工藝的背柵源半浮前柵N-MOSFET射頻開關(guān)低損耗器件，其特征在于，包括P型半導(dǎo)體襯底(I)、埋氧化層(2)、P型溝道區(qū)(12)和深溝槽隔離區(qū)(4-1、4-2)，埋氧化層(2)覆蓋在P型半導(dǎo)體襯底(I)上，P型溝道區(qū)(12)設(shè)置在埋氧化層(2)上，深溝槽隔離區(qū)(4-1、4-2)設(shè)置在埋氧化層(2)上且環(huán)繞P型溝道區(qū)(12)、N型源區(qū)(3)和N型漏區(qū)(11)的四周； 在緊靠P型溝道區(qū)(12)的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型源區(qū)(3)，該源區(qū)結(jié)深小于P型溝道區(qū)(12)或者深溝槽隔離區(qū)(4-1、4-2)的厚度；另一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為MOS器件的N型漏區(qū)(11)，結(jié)深較深；一薄層橫向氧化層作為柵氧化層(9)設(shè)置在P型溝道區(qū)(12)上，覆蓋N型源區(qū)(3)頂部的局部、P型溝道區(qū)(12)的頂部全部、N型漏區(qū)(11)頂部的局部；一多晶硅層作為MOS柵(8)設(shè)置在柵氧化層(9)之上； 在深溝槽隔離區(qū)(4-1)頂部全部、N型源區(qū)(3)頂部一部分覆蓋第一場氧化層(5-1);在N型源區(qū)(3)頂部一部分、柵氧化層(9) 一側(cè)面、MOS柵⑶一側(cè)面、MOS柵⑶頂部一部分覆蓋第二場氧化層(5-2);在皿)5柵(8)頂部一部分、MOS柵(8) —側(cè)面、柵氧化層(9)一側(cè)面、N型漏區(qū)(11)頂部一部分覆蓋第三場氧化層(5-3);在N型漏區(qū)(11)頂部一部分、深溝槽隔離區(qū)(4-2)頂部全部覆蓋第四場氧化層(5-4) ;N型源區(qū)(3)頂部的其余部分覆蓋金屬層作為源電極(6)，源電極(6)覆蓋部分第一場氧化層(5-1)的頂部、部分第二場氧化層(5-2)的頂部；M0S柵(8)頂部的其余部分覆蓋金屬層作為柵電極(7)，柵電極(7)覆蓋部分第二場氧化層(5-2)的頂部、部分第三場氧化層(5-3)的頂部；N型漏區(qū)(11)頂部的其余部分覆蓋金屬層作為漏電極(10)，漏電極(10)覆蓋部分第三場氧化層(5-3)的頂部、部分第四場氧化層(5-4)的頂部。
【文檔編號(hào)】H01L29-78GK204289462SQ201320868249
【發(fā)明者】劉軍, 孫玲玲 [申請(qǐng)人]杭州電子科技大學(xué)