專利名稱：具有集成通路和間隔的mems器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施方式涉及MEMS器件的MEMS制造工藝，其用于在使用靈活的后續(xù)制造工藝精確地控制間隔的同時(shí)實(shí)現(xiàn)高的互連密度。更特別地，本發(fā)明的實(shí)施方式涉及形成 MEMS器件陣列的方法。
背景技術(shù)：
目前，MEMS雙軸反射鏡包括精密間隔和電極層。這已經(jīng)通過多晶片粘合工藝進(jìn)行，導(dǎo)致差的制造產(chǎn)出。本發(fā)明用一個(gè)間隔-通孔襯底代替間隔-電極疊層。該工藝允許多種粘合方法用于后續(xù)工藝，因此降低制造工藝的復(fù)雜性并改善整體成品率。MEMS技術(shù)在光學(xué)器件領(lǐng)域中被應(yīng)用，在光學(xué)器件中10μπι-500μπι量級的小尺寸反射鏡(微鏡)可以由外加電壓致動。關(guān)于反射鏡結(jié)構(gòu)存在大量現(xiàn)有技術(shù)(發(fā)現(xiàn)的文獻(xiàn))。通常，兩軸反射鏡更加有用，因?yàn)榉瓷溏R可以沿二維方向操縱光束。通常，這些設(shè)計(jì)包括具有雙連環(huán)的雙鉸鏈。存在兩種分類致動器結(jié)構(gòu)。第一種分類是使致動器位于MEMS反射鏡層的相同表面但位于光學(xué)區(qū)域之外。這些類型的致動器的例子包括梳狀驅(qū)動或熱致動器。第二種分類是使致動器位于MEMS反射鏡下方。這些類型的致動器通常是靜電式的。第二種分類的結(jié)構(gòu)在要求高填充因子和/或高密度反射鏡的應(yīng)用中更加普遍地采用。這些結(jié)構(gòu)的一個(gè)例子在美國專利 6,984,917中描述，并在圖1中圖示了。如圖1所示，反射鏡1和框架2由同一片材形成。反射鏡1通過由所述片材形成的薄層構(gòu)件3連接至框架2。薄層構(gòu)件3沿著垂直于圖1中的平面延伸的旋轉(zhuǎn)軸線放置。 薄層構(gòu)件3用作扭簧鉸鏈。反射鏡1被懸掛在空腔4的上方，以便它自由旋轉(zhuǎn)。電極5Α和 5Β設(shè)置在空腔4中。電極5Α和5Β支撐反射鏡1的一部分，其中在由薄層構(gòu)件3限定的旋轉(zhuǎn)軸線的每一側(cè)具有一個(gè)電極。當(dāng)在反射鏡1和下面的電極5Α、5Β中的一個(gè)之間時(shí)施加電位，支架圍繞其旋轉(zhuǎn)軸線向著帶電電極旋轉(zhuǎn)離開平面，即離開由支撐框架2限定的平面。由薄層構(gòu)件3形成的扭轉(zhuǎn)力傾向于抵消吸引電極和支架之間的靜電力。反射鏡1可以圍繞由薄層構(gòu)件3限定的軸線旋轉(zhuǎn)角度9，角度Φ取決于施加至帶電電極的電壓、反射鏡和電極的間距以及鉸鏈的抗扭剛度。旋轉(zhuǎn)方向取決于哪一個(gè)電極帶電。例如，如果在反射鏡1和電極5Β之間施加電位， 反射鏡1圍繞軸線X旋轉(zhuǎn)離開框架2的平面，使得反射鏡1的位于電極5Β上的部分朝向該電極向下移動。在圖1中示出的類型的器件中，電極5Α和5Β應(yīng)當(dāng)彼此電分離，以避免在施加電壓時(shí)在它們之間的大電流。實(shí)際上，為了允許反射鏡沿圖1中的順時(shí)針和逆時(shí)針方向傾斜，需要兩個(gè)電極。對于雙軸操作，需要3或4個(gè)電極。為了簡化控制算法，通常每個(gè)反射鏡采用4個(gè)電極。由于該器件通過靜電力操作，電極和反射鏡之間的物理間隙非常關(guān)鍵。需要以高精度控制該間隙以確保器件性能。典型地，在間隙較小的情況下，需要較低的電壓將反射鏡傾斜至某個(gè)角度。然而，最大角度(在搭扣行為發(fā)生之前)較小。在間隙較大的情況下，將反射鏡傾斜至某個(gè)角度需要較高的電壓，但最大角度也增大。因此，對于每種應(yīng)用存在最佳間隙。雖然貫穿晶片(though-wafer)互連在商業(yè)上是可用的，但在沒有這種集成間隔的情況下集成方案不可用。為了接近位于MEMS鏡之下的電極，使用專用電極層來與沒有 MEMS鏡的區(qū)域電接觸，隨后從頂部結(jié)構(gòu)開始進(jìn)行通道或接近刻蝕(access etch)。這消耗晶片上形成MEMS反射鏡的區(qū)域的大量部分，這降低每個(gè)晶片的管芯的數(shù)量。采用商業(yè)上可用的通孔或貫穿晶片互連可以改變從橫向到垂直的互連方向。然而，不能以足夠用于器件操作的厚度精度集成間隔層。結(jié)果是，將集成間隔與垂直互連襯底結(jié)合提供了大范圍的工藝自由余地。競爭者將必須在通孔晶片的頂部上構(gòu)建間隔層。工藝和材料的選擇將限制后續(xù)工藝的選擇。例如，如果選擇有機(jī)材料，則后續(xù)工藝溫度將受限。在多種應(yīng)用中，要求高密度的微鏡，無論是1 XN形式還是NXM形式。反射鏡的數(shù)量增加控制電極的數(shù)量。對于雙軸操作，對于每個(gè)微鏡可能需要3或4個(gè)電極。因此，例如， 對于IOX 10微鏡陣列，電極的數(shù)量會大到300至400。如在圖1中看到的那樣，電極位于微鏡之下。因此，在至電極的粘合墊之間必須存在電連接(互連)。在大多數(shù)情況中，粘合墊的尺寸大于微鏡的尺寸。這導(dǎo)致整個(gè)管芯的可用面積是整個(gè)管芯面積的一小部分，因此極大地降低每個(gè)晶片的管芯的數(shù)量。作為圖示這種問題的例子，圖2示出了 MEMS IXN微鏡陣列的頂視圖。由于微鏡的間距通常比用于標(biāo)準(zhǔn)引線粘合工藝的粘合墊的間距窄，扇出形的互連區(qū)域6用來電連接光學(xué)區(qū)域7和粘合墊區(qū)域8。如從圖2可以看到的那樣，通過這種方法不能完全利用MEMS晶片的真實(shí)有用區(qū)域。解決前述真實(shí)有用區(qū)域的一種方法是，通過將粘合墊區(qū)域8的電極觸點(diǎn)放在MEMS晶片的背側(cè)、使用通過焊料凸起工藝進(jìn)行至驅(qū)動器電子元件的電連接，沿垂直方向進(jìn)行互連。 為用于硅(Si)CMOS的倒裝晶片組裝而開發(fā)的焊料凸起工藝提供了高得多的互連密度。為了進(jìn)行垂直電接觸，可行的是集成商業(yè)上可用的貫穿晶片互連技術(shù)。如在美國專利申請?zhí)?20080122031,20080157339和20080157361中描述這種互連技術(shù)的例子，通過將這些美國專利申請結(jié)合于此。在圖3中示出了通常的貫穿晶片互連。貫穿晶片互連技術(shù)也可以由標(biāo)準(zhǔn)MEMS制造工藝進(jìn)行。首先，可以穿過諸如硅(Si)晶片之類的襯底9形成通孔，接著在通孔的側(cè)壁上沉積絕緣鈍化層10。隨后，導(dǎo)電材料11用來填充剩余的通孔。通孔可以由諸如深反應(yīng)離子刻蝕(DRIE)之類的各向異性刻蝕工藝形成。絕緣鈍化層通常是熱生長的Si02。但是，也可以采用其它沉積技術(shù)(PECVD，CVD)。導(dǎo)電材料的選擇基于應(yīng)用。對于其中傳導(dǎo)性重要的應(yīng)用，通常采用電鍍金屬。如果低傳導(dǎo)性是可接受的，為了與襯底具有相似的熱膨脹系數(shù)， 通常采用多晶硅。在授權(quán)給Kubena的美國專利號7，015，060中描述的采用貫穿晶片互連的MEMS微陀螺儀的例子在圖4中示出，通過引用將該美國專利結(jié)合于此。采用4個(gè)晶片形成該陀螺儀。共振器23由絕緣體上硅(SOI)晶片的頂部硅層形成。支柱12由該SOI晶片的底部硅層形成。結(jié)合到第一晶片的第二晶片用來形成另一個(gè)支柱13。具有硅襯底15的第三晶片 14被刻蝕以形成柱子和通孔。襯底15被氧化以在其正面和背面形成涂層，并用SW2層16 給通孔的壁加襯里。通過用金屬填充通孔形成導(dǎo)電互連17。在這種情況中，由于器件的電學(xué)要求，電鍍銅或銅合金對導(dǎo)電材料是優(yōu)選的。金屬形成在柱子和互連17上，并被圖案化以形成連接至互連的電極。隨后在第三晶片14中形成孔以容納支柱。13。共振器23隨后在柱子上的金屬處結(jié)合至第三晶片14?？涨?8形成在第四晶片20(另一 SOI晶片)的基層19中以容納共振器23和支柱12。隨后采用密封金屬環(huán)21和焊料22將第四晶片20結(jié)合至第三晶片14。第四晶片20用作共振器23的蓋子。如在圖4中看到的那樣，貫穿晶片互連比圖2中的互連復(fù)雜的多。這是因?yàn)樗皇侵苯訉⒋怪被ミB概念直接集成至MEMS器件的多種工作模式。具體地，如果圖1中示出類型的MEMS反射鏡器件將與垂直貫穿晶片互連相結(jié)合， 將希望精確地控制形成反射鏡的層和位于反射鏡之下且在貫穿晶片互連的頂部上的電極之間的間距。不幸的是，采用像美國專利7，015，060中描述的工藝難以在高成品率的情況下獲得這種精度。在微鏡陣列應(yīng)用中利用貫穿晶片互連也存在挑戰(zhàn)。這些挑戰(zhàn)包括，例如，互連密度、電極位置以及電極和反射鏡之間的間隙的精度要求。微鏡陣列的間距典型地在 50 μ m-500 μ m之間。標(biāo)準(zhǔn)焊料凸起工藝的間距典型地約200 μ m。如果每個(gè)反射鏡需要4 個(gè)電極，很明顯地，要求某些形式的布線，以從由MEMS器件的操作所要求的圖案到焊料凸起工藝可接受的接觸圖案分配電極。本發(fā)明的實(shí)施方式在這種背景中發(fā)生。

發(fā)明內(nèi)容
通過本發(fā)明的制造微機(jī)電系統(tǒng)(MEMS)器件的方法和MEMS器件的實(shí)施方式克服現(xiàn)有技術(shù)的不足。根據(jù)第一實(shí)施方式，可以穿過底部襯底的下層形成一個(gè)或多個(gè)導(dǎo)電通路，底部襯底具有夾在上層和下層之間的絕緣層。每個(gè)通路與下層電絕緣。通路電連接至形成在下層的背側(cè)上的一個(gè)或多個(gè)對應(yīng)的電觸點(diǎn)。選擇性地去除上層的覆蓋在一個(gè)或多個(gè)通路上面的一個(gè)或多個(gè)部分以形成一個(gè)或多個(gè)器件空腔。器件層粘合至底部襯底。一個(gè)或多個(gè)器件由器件層形成。每個(gè)器件覆蓋在所述器件空腔中對應(yīng)的一個(gè)。每個(gè)器件通過由器件層形成的一個(gè)或多個(gè)對應(yīng)的鉸鏈連接至器件層的剩余部分。每個(gè)器件與通路電絕緣。在第一實(shí)施方式的一些形式中，在形成器件空腔之后且在將通路連接至觸點(diǎn)之前，可以在所述一個(gè)或多個(gè)器件空腔中形成一個(gè)或多個(gè)器件電極。每個(gè)器件電極可以電連接至所述通路中對應(yīng)的一個(gè)。在這些形式中，器件電極可以形成在絕緣層的已經(jīng)通過去除上層的一個(gè)或多個(gè)部分而暴露的一個(gè)或多個(gè)部分上。在第一實(shí)施方式的一些形式中，底部襯底可以為絕緣體上硅襯底。 在第一實(shí)施方式的一些形式中，可以通過去除器件層的選定部分以形成器件和鉸鏈來形成器件。在第一實(shí)施方式的一些形式中，一個(gè)或多個(gè)器件可以包括一個(gè)或多個(gè)反射鏡。在第一實(shí)施方式的一些形式中，形成空腔的步驟可以包括在去除上層的選定部分期間保護(hù)下層的背側(cè)。在 第一實(shí)施方式的一些形式中，器件層可以為頂部襯底的層，該頂部襯底具有夾在器件層和附加層之間的絕緣層。在這些形式中，在形成器件之前可以去除所述附加層。在第一實(shí)施方式的一些形式中，器件層和底部襯底可以通過高溫粘合過程粘合在一起。在這些形式中，在將器件層粘合至底部襯底之后，可以在形成在下層的背側(cè)上的電觸點(diǎn)上設(shè)置導(dǎo)電粘合材料。在第一實(shí)施方式的一些形式中，可以通過低溫粘合過程粘合器件層和底部襯底。 在這些形式中，在將器件層粘合至底部襯底之前，可以在形成在下層的背側(cè)上的電觸點(diǎn)上設(shè)置導(dǎo)電粘合材料。根據(jù)第二實(shí)施方式，微機(jī)電系統(tǒng)(MEMQ器件可以包括底部襯底和粘合至底部襯底的器件層。底部襯底具有夾在上層和下層之間的絕緣層。在位于所述一個(gè)或多個(gè)器件空腔之下的位置處穿過下層形成一個(gè)或多個(gè)導(dǎo)電通路。每個(gè)通路與下層電絕緣。上層的一個(gè)或多個(gè)部分已經(jīng)被選擇性地去除以形成一個(gè)或多個(gè)器件空腔。一個(gè)或多個(gè)器件由器件層形成。每個(gè)器件覆蓋在對應(yīng)的器件空腔上。每個(gè)器件通過由器件層形成的一個(gè)或多個(gè)對應(yīng)的鉸鏈連接至器件層的剩余部分。一個(gè)或多個(gè)電觸點(diǎn)形成在下層的背側(cè)上。每個(gè)觸點(diǎn)電連接至對應(yīng)的導(dǎo)電通路。在第二實(shí)施方式的一些形式中，底部襯底可以為絕緣體上硅襯底。在第二實(shí)施方式的一些形式中，反射鏡層的選定部分已經(jīng)被去除以形成器件和鉸鏈。在第二實(shí)施方式的一些形式中，一個(gè)或多個(gè)器件包括一個(gè)或多個(gè)反射鏡。在第二實(shí)施方式的一些形式中，一個(gè)或多個(gè)器件電極可以形成在所述一個(gè)或多個(gè)器件空腔中。每個(gè)器件電極可以電連接至所述一個(gè)或多個(gè)通路中對應(yīng)的一個(gè)。在這些形式中，器件電極可以形成在絕緣層的通過去除上層的一個(gè)或多個(gè)部分以形成所述一個(gè)或多個(gè)空腔而暴露的一個(gè)或多個(gè)部分上。


圖1為現(xiàn)有技術(shù)的MEMS反射鏡(現(xiàn)有技術(shù)，US 6984917)的剖面圖。圖2為根據(jù)現(xiàn)有技術(shù)的MEMS 1 XN微鏡陣列的頂視圖的例子。圖3為現(xiàn)有技術(shù)的典型貫穿晶片互連的橫截面。圖4為將貫穿晶片互連用于現(xiàn)有的MEMS器件的例子。圖5-19為詳細(xì)描述根據(jù)本發(fā)明的實(shí)施方式的制造MEMS器件的工藝的一系列剖視圖。
具體實(shí)施例方式雖然接下來的詳細(xì)描述包含用于圖示目的的多個(gè)具體細(xì)節(jié)，本領(lǐng)域技術(shù)人員將會認(rèn)識到，對接下來的細(xì)節(jié)的多種變化和改變在本發(fā)明的范圍之內(nèi)。因此，在不喪失對要求保護(hù)的發(fā)明的概括和不對要求保護(hù)的發(fā)明施加限制的情況下，提出了本發(fā)明的在下文描述的實(shí)施方式的例子。導(dǎo)言
在本發(fā)明的實(shí)施方式中，貫穿晶片互連可以與在MEMS器件中提供精確的間隔層的底部襯底集成在一起。在本文中間隔層有時(shí)稱為具有貫穿晶片互連(STW)的間隔壁。MEMS器件制造通過舉例的方式而不是通過限制的方式，圖5至圖19圖示了用于制造根據(jù)本發(fā)明的實(shí)施方式的MEMS器件的可行的操作順序。注意到，在圖5至圖19中，尺寸未按比例繪制。 特別地，已經(jīng)將層厚和寬度繪制為可見以圖示相關(guān)概念。在圖5至圖19中圖示的例子中， 為了簡化和清楚目的，描繪了 IXN陣列。本領(lǐng)域技術(shù)人員將會認(rèn)識到，本發(fā)明的實(shí)施方式不限于IXN結(jié)構(gòu)。制造工藝可以分成三個(gè)主要部分1)底部(STW)襯底的制造；2)另一個(gè)襯底(如， SOI襯底)上的器件層的制造；以及；3)將底部襯底和器件層粘合在一起并釋放器件。如圖5所示，從具有位于頂層102和底層104之間的絕緣層103的底部襯底101 開始制造STW的過程。頂層102和底層104可以由導(dǎo)電或半導(dǎo)體材料制成。通過舉例的方式，底部襯底可以為商業(yè)上可用的絕緣體上半導(dǎo)體(SOI)晶片，如具有夾在由硅形成的上、 下層之間的二氧化硅(SiO2)層。由于用在SOI晶片的制造中的先進(jìn)的晶片拋光工藝，可以精確地獲得頂層102和下面的絕緣層103的厚度。頂層的厚度可以從幾微米到數(shù)百微米。 通過舉例的方式，底層104的厚度可以在500 μ m的量級，從而提供足夠的強(qiáng)度以避免在后續(xù)制造工藝期間破壞襯底。然而，當(dāng)必要時(shí)，襯底101可以形成為較薄，以簡化貫穿晶片的蝕刻工藝。在圖示的實(shí)施方式中，首先進(jìn)行底層的處理。為了避免在底層104的處理期間對頂層102的損壞，通常在頂層102的暴露面(有時(shí)稱為前側(cè))上沉積某種保護(hù)層。適合頂部保護(hù)層的材料的例子包括但不限于聚合物、二氧化硅、氮化硅和金屬。然而，為了簡單起見，這里未圖示該保護(hù)工藝。底層104的暴露面(本文中有時(shí)稱為后側(cè))可以由標(biāo)準(zhǔn)光刻法圖案化，以形成蝕刻掩膜。隨后通過掩膜中的一個(gè)或多個(gè)開口從后側(cè)刻蝕掉底層104，以形成一個(gè)或多個(gè)通孔105，如圖6所示。通過舉例的方式，各向異性刻蝕，如深反應(yīng)離子刻蝕(DRIE)可以用來刻蝕通孔105?？涛g工藝可以具有足夠的刻蝕選擇率，使得絕緣層103用作蝕刻停止層。例如，取決于所采用的刻蝕工藝，SiO2* Si的刻蝕速率可以與硅和氧化硅非常不同(例如， 1 100的SiO2 Si刻蝕選擇率)。當(dāng)采用這種刻蝕工藝刻蝕在頂部和底部硅層之間具有SiO2 WSOI晶片時(shí)，SiO2層可以用作刻蝕停止層。在圖6，刻蝕的孔圖示為具有直的側(cè)壁 106。然而，實(shí)際上，側(cè)壁在微觀尺度上可能不是直的。在徹底清洗之后，絕緣材料層107(如，SiO2)可以形成在底層104的背側(cè)和通孔 105的側(cè)壁106上，如圖7所示。通過舉例的方式，絕緣層107可以包括熱生長氧化物以確保良好的覆蓋。然而，由于熱氧化物的生長速率非常慢，附加的絕緣材料可以沉積在熱氧化物的頂部，以增加底部襯底和隨后沉積在絕緣層107上的電極之間的擊穿電壓。隨后導(dǎo)電材料108沉積或以其它方式形成以涂覆底部襯底104的背側(cè)并填充或涂覆通孔，如圖8所示。通孔中的導(dǎo)電材料提供通過絕緣材料107與底部襯底電絕緣的導(dǎo)電通路109。通孔105的尺寸通常是關(guān)鍵參數(shù)，取決于用來形成導(dǎo)電材料108的工藝。例如， 如果采用電鍍法，由于通孔的開口的頸縮，有時(shí)可能形成空洞。多晶硅是用于實(shí)現(xiàn)良好覆蓋的好的導(dǎo)電材料，因?yàn)樗梢酝ㄟ^化學(xué)汽相沉積(CVD)進(jìn)行沉積。在形成導(dǎo)電材料108之后，背側(cè)可以不如圖8中示出的那樣光滑。對于其他的光刻工藝，可以實(shí)施拋光步驟，以平坦化背側(cè)，同時(shí)去除孔區(qū)域之外的導(dǎo)電材料，如圖9所示。在平坦化之后，可以沉積互連金屬并對其進(jìn)行圖案化，以形成與通路109電接觸的一個(gè)或多個(gè)電極110，如圖10所示。隨后可以在底層104的背側(cè)沉積另一絕緣層111， 并圖案化，如圖11所示。絕緣層可以被圖案化，以便露出電極111的凸起焊盤區(qū)域。導(dǎo)電性凸起材料112，如焊料，可以選擇性地沉積在由第二絕緣層111中的開口暴露的凸起區(qū)域上，如圖12所示?？蛇x地，如果方便，可以在稍后的制造階段沉積凸起材料。還可行的是， 采用噴射印刷工藝施加導(dǎo)電環(huán)氧樹脂代替焊盤。而且，注意到，如下文討論的那樣，也可以在制造的稍后階段形成和圖案化互連金屬110和絕緣層111。一旦已經(jīng)形成通路109，則可以開始處理底部襯底101的前側(cè)。在翻轉(zhuǎn)底部襯底 101上并去除保護(hù)層之后，例如通過光刻和刻蝕工藝的組合，可以選擇性地去除頂層102的一部分，留下暴露絕緣層103的一部分的間隙113，如圖13所示。由于在底部襯底101的制造期間可以精確地控制頂層102的厚度(如，小于0. 5 μ m)，頂層102的刻蝕產(chǎn)生具有精確厚度(例如，小于0.5 μ m)的間隙。頂層102的厚度精度對于小于5 μ m的層可以在0. 05um內(nèi)，而頂層102的厚度精度對于較厚的層可以在0. 3μπι內(nèi)。對于類似的間隙厚度范圍，間隙113的厚度精度可以相同。優(yōu)選地，間隙113的厚度精度好于0. 5 μ m。如圖14所示，可以去除底部襯底101的絕緣層103的選定部分以暴露通孔中的形成通路109的導(dǎo)體。注意到，由于背側(cè)上的互連金屬，可以方便地定位通孔的位置。一種可能性是將導(dǎo)電通路109( S卩，通孔中的導(dǎo)電材料)用作用于器件操作的控制電極。然而，可以期望采用其它導(dǎo)電層形成電極圖案。在這種情況中，導(dǎo)電電極材料114可以沉積在絕緣層103的與通路109電接觸的暴露部分上，并被圖案化以形成電極，如圖15所示。在分離的襯底115(本文中稱為器件襯底)上制造器件結(jié)構(gòu)。一個(gè)或多個(gè)MEMS器件通過器件襯底制成。通過舉例的方式且不是通過限制性的方式，MEMS器件可以為MEMS反射鏡。然而，在可替換的實(shí)施方式中，可以制造其它MEMS器件。其它MEMS器件的例子包括但限于加速計(jì)、陀螺儀、壓力傳感器、化學(xué)傳感器和開關(guān)。對于器件結(jié)構(gòu)和器件襯底存在多種設(shè)計(jì)選項(xiàng)。通過舉例的方式且不是通過限制性的方式，器件襯底115可以為復(fù)合晶片，例如，SOI晶片，其具有夾在頂層116(本文中稱為器件層)和底層118之間的絕緣層117?？梢栽O(shè)計(jì)頂層116的厚度以實(shí)現(xiàn)最佳器件性能。接下來的步驟是將底部襯底101和器件襯底115組合在一起。存在多種方式執(zhí)行這種操作。基于SOI的方法的一個(gè)優(yōu)點(diǎn)在于，整個(gè)襯底可以幾乎都可以由硅制成，只有小部分的不同材料。這允許非常寬的處理溫度窗口。例如，如果選擇熔接粘合(其中工藝溫度高達(dá)> 1000°C )，形成通路109的填充導(dǎo)電材料108可以為多晶硅。在粘合工藝完成之后，可以形成并圖案化互連金屬110和絕緣層111。然而，如果選擇低溫粘合工藝，如共熔粘合，則在背側(cè)工藝完成之后，可以沉積粘合材料，如圖16所示。粘合工藝可以將底部襯底101和器件襯底115結(jié)合在一起，其中它們相應(yīng)的頂層 102,116彼此面對，如圖17所示。器件襯底115的厚底層118在粘合工藝期間為器件層 116和絕緣層117提供結(jié)構(gòu)支撐。在粘合之后，標(biāo)準(zhǔn)工藝可以用于去除器件襯底115的底層118，如圖18所示。隨后絕緣層117的暴露面(或者，如果絕緣層的一部分被去除，則是器件層116的暴露的下側(cè))可以被圖案化，以限定將由器件襯底115的器件層116形成的器件119。該器件形成在由底部襯底101的絕緣層103和器件襯底115的器件層116之間的間隙113形成的空腔之上。只要在底部襯底101的初始制造期間足夠精確地控制頂層102 的厚度，則可以將空腔的厚度形成至期望的精度。通過去除器件層116的選定部分的另一刻蝕工藝，可以將器件119從頂層116釋放，如圖19所示。器件119可以由可以用作扭轉(zhuǎn)鉸鏈的一個(gè)或多個(gè)薄的部分120連接至器件層116的其它部分。器件119通過絕緣層103和絕緣材料107與電極114和通路109電絕緣。當(dāng)電壓施加至電極114中的一個(gè)時(shí)，器件可以圍繞鉸鏈120朝向電極114旋轉(zhuǎn)。底部襯底101的頂層102的精確厚度提供了位于器件119和電極114之間精確的間隙。本發(fā)明的實(shí)施方式提供了用于以在改善的成品率(每晶片的管芯數(shù)量)和更大的工藝靈活性的情況下實(shí)現(xiàn)MEMS器件的新穎方法。雖然為了清楚起見示出單個(gè)器件的制造， 但本領(lǐng)域技術(shù)人員將會認(rèn)識到，上文描述的工藝可以擴(kuò)展至在公共襯底上同時(shí)制造任意數(shù)量的器件。雖然上文是本發(fā)明的優(yōu)選實(shí)施方式的完整描述，但能夠采用多種替換、修改和等同物。因此不應(yīng)當(dāng)參考上文描述確定本發(fā)明的范圍，代替的是，應(yīng)當(dāng)參考隨附權(quán)利要求以及它們的等同物的完整保護(hù)范圍確定本發(fā)明的范圍。任何特征(無論是否是優(yōu)選的)都可以與任何其它特征(無論是否是優(yōu)選的)組合。在接下來的權(quán)利要求中，除非以其它方式明確指明，不定冠詞“A”或“An”涉及跟隨該冠詞的一個(gè)或多個(gè)物件的數(shù)量。隨附權(quán)利要求不
是要解釋為包括裝置+功能限定，除非采用術(shù)語“用于......的裝置”在給定權(quán)利要求中
明確地引用了這種限定。
權(quán)利要求
1.一種用于制造微機(jī)電系統(tǒng)(MEMS)器件的方法，包括下述步驟a)穿過底部襯底的下層形成一個(gè)或多個(gè)導(dǎo)電通路，底部襯底具有夾在上層和下層之間的絕緣層，其中每個(gè)通路與下層電絕緣；b)將通路電連接至形成在下層的背側(cè)上的一個(gè)或多個(gè)對應(yīng)的電觸點(diǎn)；c)選擇性地去除上層的覆蓋在所述一個(gè)或多個(gè)通路上面的一個(gè)或多個(gè)部分，以形成一個(gè)或多個(gè)器件空腔；d)將器件層粘合至底部襯底；以及e)由器件層形成一個(gè)或多個(gè)器件，其中所述一個(gè)或多個(gè)器件中的每一個(gè)覆蓋在所述一個(gè)或多個(gè)器件空腔中的對應(yīng)的一個(gè)上，并且其中所述一個(gè)或多個(gè)器件中的每一個(gè)由一個(gè)或多個(gè)對應(yīng)的鉸鏈連接至器件層的剩余部分，其中每個(gè)鉸鏈由器件層形成，并且其中所述一個(gè)或多個(gè)器件中的每一個(gè)都與所述一個(gè)或多個(gè)通路電絕緣。
2.根據(jù)權(quán)利要求1所述的方法，還包括下述步驟在步驟c)之后且在步驟b)之前，在所述一個(gè)或多個(gè)器件空腔中形成一個(gè)或多個(gè)器件電極，其中每個(gè)器件電極電連接至所述一個(gè)或多個(gè)通路中對應(yīng)的一個(gè)。
3.根據(jù)權(quán)利要求2所述的方法，其中一個(gè)或多個(gè)器件電極形成在絕緣層的通過去除上層的一個(gè)或多個(gè)部分而暴露的一個(gè)或多個(gè)部分上。
4.根據(jù)權(quán)利要求1所述的方法，其中底部襯底為絕緣體上硅襯底。
5.根據(jù)權(quán)利要求1所述的方法，其中步驟e)包括去除器件層的選定部分以形成所述一個(gè)或多個(gè)器件和一個(gè)或多個(gè)鉸鏈。
6.根據(jù)權(quán)利要求1所述的方法，其中所述一個(gè)或多個(gè)器件包括一個(gè)或多個(gè)反射鏡。
7.根據(jù)權(quán)利要求1所述的方法，其中步驟c)包括在去除上層的選定部分期間保護(hù)下層的背側(cè)。
8.根據(jù)權(quán)利要求1所述的方法，其中器件層為頂部襯底的層，所述頂部襯底具有夾在器件層和附加層之間的絕緣層。
9.根據(jù)權(quán)利要求7所述的方法，還包括在步驟e)之前去除附加層的步驟。
10.根據(jù)權(quán)利要求1所述的方法，其中步驟d)包括高溫粘合過程。
11.根據(jù)權(quán)利要求9所述的方法，還包括下述步驟在步驟d)之后，在形成在下層的背側(cè)上的電觸點(diǎn)上形成導(dǎo)電粘合材料。
12.根據(jù)權(quán)利要求1所述的方法，其中步驟d)包括低溫粘合過程。
13.根據(jù)權(quán)利要求11所述的方法，還包括下述步驟 在步驟d)之前，在形成在下層的背側(cè)上的電觸點(diǎn)上形成導(dǎo)電粘合材料。
14.一種微機(jī)電系統(tǒng)(MEMS)器件，包括a)底部襯底，具有夾在上層和下層之間的絕緣層，其中已經(jīng)選擇性地去除上層的一個(gè)或多個(gè)部分以形成一個(gè)或多個(gè)器件空腔；b)在位于所述一個(gè)或多個(gè)器件空腔之下的位置處穿過下層形成的一個(gè)或多個(gè)導(dǎo)電通路，其中每個(gè)通路與下層電絕緣；c)形成在下層的背側(cè)上的一個(gè)或多個(gè)電觸點(diǎn)，其中所述一個(gè)或多個(gè)電觸點(diǎn)中的每一個(gè)都電連接至所述一個(gè)或多個(gè)導(dǎo)電通路中的對應(yīng)的一個(gè)；d)粘合至底部襯底的器件層；和e)由器件層形成的一個(gè)或多個(gè)器件，其中一個(gè)或多個(gè)器件中的每一個(gè)覆蓋在一個(gè)或多個(gè)器件空腔中的對應(yīng)的一個(gè)上，并且其中一個(gè)或多個(gè)器件中的每一個(gè)通過一個(gè)或多個(gè)對應(yīng)的鉸鏈連接至器件層的剩余部分，其中每個(gè)鉸鏈都由器件層形成。
15.根據(jù)權(quán)利要求14所述的器件，其中底部襯底為絕緣體上硅襯底。
16.根據(jù)權(quán)利要求14所述的器件，其中器件層的選定部分已經(jīng)被去除以形成一個(gè)或多個(gè)器件和一個(gè)或多個(gè)鉸鏈。
17.根據(jù)權(quán)利要求14所述的器件，其中一個(gè)或多個(gè)器件包括一個(gè)或多個(gè)反射鏡。
18.根據(jù)權(quán)利要求14所述的器件，還包括形成在一個(gè)或多個(gè)器件空腔中的一個(gè)或多個(gè)器件電極，其中每個(gè)器件電極電連接至一個(gè)或多個(gè)通路中對應(yīng)的一個(gè)。
19.根據(jù)權(quán)利要求18所述的器件，其中一個(gè)或多個(gè)器件電極形成在絕緣層的通過去除上層的一個(gè)或多個(gè)部分而暴露的一個(gè)或多個(gè)部分上。
全文摘要
本發(fā)明公開了MEMS器件和制造方法。具有夾在上層和下層之間的絕緣層的底部襯底可以粘合至器件層?？梢赃x擇性地去除上層的一個(gè)或多個(gè)部分，以形成一個(gè)或多個(gè)器件空腔。導(dǎo)電通路可以在位于所述一個(gè)或多個(gè)器件空腔之下的位置處穿過下層形成，并與下層電絕緣。器件可以由器件層形成。每個(gè)器件覆蓋在對應(yīng)的器件空腔上。每個(gè)器件可以通過由器件層形成的一個(gè)或多個(gè)對應(yīng)的鉸鏈連接至器件層的剩余部分。一個(gè)或多個(gè)電觸點(diǎn)可以形成在下層的背側(cè)。每個(gè)觸點(diǎn)電連接至對應(yīng)的導(dǎo)電通路。
文檔編號C23F1/00GK102388165SQ201080008540
公開日2012年3月21日 申請日期2010年2月18日 優(yōu)先權(quán)日2009年2月25日
發(fā)明者羅伯特·奧斯特羅姆 申請人:卡佩拉光子學(xué)公司