專利名稱：等離子體處理方法
技術領域：
本發(fā)明涉及等離子體處理方法。
背景技術：
—直以來，在形成構成半導體或半導體材料的多個層時，使用各種層形成技術。作 為這些層形成技術代表技術，例如可以舉出真空蒸鍍、噴鍍、以及CVD(化學氣相淀積)方 法。在這些層形成技術中，因為CVD方法具有層形成的成膜速度快、可以在較短時間內成膜 的特征，所以在制造以MOS型半導體器件為主的各種半導體或半導體器件材料時，多道工 序都使用它。 本發(fā)明的制造方法一般可以廣泛使用于電子器件材料的制造，但是在這里為說明 方便，將以稱作閃存存儲器的非易失性存儲器的一種形式的EPROM為例子，作為本發(fā)明的 背景技術來進行說明。 EPROM具有如圖12所示的多層結構。 參考圖12，在p型單晶硅所構成的被處理基體100上，由Si02構成的絕緣層101 和用多晶硅構成的半導體層102及103形成規(guī)定圖案并相互層疊的層，以及在其上淀積的 金屬(鋁、銅等)所構成的金屬層104構成此EPR0M多層結構。 在這樣的半導體器件中，為形成由多晶硅構成的半導體層102U03或層間的Si02 層，廣泛使用上述CVD方法。 但是，使用CVD方法成膜的層表面粗糙、膜中缺陷比較多，有向膜中形成的稱為懸 掛鍵的原子結合的能力的傾向。此懸掛鍵若向膜中形成，會影響該層中以及鄰接層的電子 流動，使作為層的電氣特性惡化，進而有可能產生使電子器件自身質量降低的問題。

發(fā)明內容
本發(fā)明的一個目的是提供一種能夠解決上述現(xiàn)有技術中的問題的電子器件材料 的制造方法。 本發(fā)明的另一個目的是提供改善構成電子器件(例如半導體)的層的電氣特性、 能夠制造優(yōu)質的電子器件的制造方法。 本發(fā)明的再一個目的是提供具有電氣特性優(yōu)良的絕緣層和半導體層的高質量電 子器件材料(例如MOS型半導體)的制造方法。 本發(fā)明的電子器件材料制造方法包括將至少包含電子器件用的襯底和在該襯底 上配置的絕緣膜的被處理基體暴露在通過具有多個縫隙的平面天線部件的微波輻射處理 氣體而生成的等離子體中，對所述絕緣膜進行改性的工序。
根據(jù)本發(fā)明，還提供一種電子器件材料的制造方法，該方法包括將至少包含電子 器件用的襯底、在該襯底上配置的第一SiOj莫、在該第一SiOj莫上配置的第一多晶硅層、以 及在第一多晶硅層上配置的第二 Si02膜的被處理基體暴露在通過具有多個縫隙的平面天 線部件的微波輻射處理氣體而生成的等離子體中，將所述第二 Si02膜改性的工序。
根據(jù)本發(fā)明，還提供一種電子器件材料的制造方法，該方法包括將至少包含電子 器件用的襯底和在該襯底上配置的絕緣膜的被處理基體暴露在通過具有多個縫隙的平面 天線部件的微波輻射處理氣體而生成的等離子體中、并使用此等離子體將所述絕緣膜改性 的工序、以及在所述絕緣膜上形成金屬層的工序。


圖l是用于實施本發(fā)明的電子器件制造方法的制造裝置的略圖(平面示意圖)。 圖2是表示可用于本發(fā)明的電子器件制造方法的縫隙平面天線(SlotPlain
Ante皿a，以下簡記為"SPA")等離子體處理單元的一個例子的垂直剖面示意圖。 圖3是可用于本發(fā)明的電子器件制造裝置中的SPA的平面示意圖。 圖4是可用于本發(fā)明的電子器件制造方法中的CVD處理單元的垂直剖面示意圖。 圖5是表示本發(fā)明的制造方法中的各工序的一個例子的流程圖。 圖6是表示涉及本發(fā)明的制造方法的閃存存儲器的制造當中的狀態(tài)的一個例子
的垂直剖面示意圖。 圖7是表示涉及本發(fā)明的制造方法的閃存存儲器的制造當中的狀態(tài)的一個例子 的垂直剖面示意圖。 圖8是表示涉及本發(fā)明的制造方法的閃存存儲器的制造當中的狀態(tài)的一個例子 的垂直剖面示意圖。 圖9是比較各種處理條件以及在這些處理條件下得到的絕緣膜的質量特性的曲 線圖。 圖10是表示涉及本發(fā)明的第二實施例的邏輯器件的制造工序的一個例子的流程 圖。 圖11是表示涉及本發(fā)明的第二實施例的邏輯器件的制造工序的一個例子的垂直 剖面示意圖。 圖12是典型的閃存存儲器的垂直剖面示意圖。
具體實施例方式
下面根據(jù)需要參考附圖詳細說明本發(fā)明。如下所述中表示定量比的"部分"以及 "% "只要不特別講明，就為質量基準。
(電子器件材料的制造方法) 本發(fā)明的電子器件材料的制造方法至少包括，將至少包含電子器件用材料的層和 在該層上配置的絕緣膜的被處理基體暴露在通過具有多個縫隙的平面天線部件的微波輻 射處理氣體而生成的等離子體中，將所述絕緣膜的改性的工序。 [OOSO](電子器件用的材料) 不特別限制本發(fā)明中可使用的電子器件用的材料，可以從公知的電子器件用的材
4料的一種或者兩種以上的組合來適當選擇使用。作為這樣的電子器件用的材料的例子，例
如可以舉出半導體材料、液晶器件材料等。作為半導體材料的例子，可以舉出以硅為主要成
分的材料(單晶硅、多晶硅，非晶硅等)、以氮化硅膜為主要成分的材料、以硅鍺為主要成分
的材料等。(絕緣膜) 不特別限制在上述電子器件用材料的層上配置的絕緣膜，可以從公知的電子器件 用的材料的一種或者兩種以上的組合來適當選擇使用。作為這樣的絕緣膜的例子，例如可 以舉出氧化硅膜(Si0》、氮化硅膜(SiN)等。作為氧化硅膜，從熱過程、生產率方面出發(fā)，最 好是通過CVD形成的膜。
(處理氣體) 本發(fā)明中不特別限制可以使用的處理氣體，可以從可用于電子器件制造的公知的 處理氣體的一種或者兩種以上的組合來適當選擇使用。作為這樣的處理氣體的例子，可以 舉出稀有氣體和氧(02)，或者包含稀有氣體和氮(N2)和氫(H2)的混合氣體。
(稀有氣體) 本發(fā)明中不特別限制可以使用的稀有氣體，可以從可用于電子器件制造的公知的 稀有氣體的一種或者兩種以上的組合來適當選擇使用。作為這樣的處理氣體的例子，例如 可以舉出氪(Kr)、氤(Xe)、氦(He)、或者氬(Ar)。 在本發(fā)明的絕緣膜的改性中，從應形成的改性膜的特性方面出發(fā)，可以適當使用 下面的改性條件。 02 :1 1000sccm，更好是10 500sccm，稀有氣體(例如Kr、 Ar、 He或者Xe) :200 3000sccm，更好是500 2000sccm， H2 :1 200sccm，更好是1 50sccm， 溫度室溫(25°C ) 700°C ，更好是室溫 500°C ，壓力20 5000mTorr，更好是20 3000mTorr，最好是50 2000mTorr，
微波0. 5 5W/cm2，更好是1 4W/cm2。
(合適條件的例子) 在本發(fā)明的制造方法中，從應形成的改性的特性方面出發(fā)，可以舉出下述各條件 作為合適的例子。 處理氣體合適的一例含有流量10 500sccm的02或者N2、以及流量500 2000sccm的Kr、 He、 Xe或者Ar的氣體。 Si02膜的處理條件合適的一例室溫 500°C的溫度。
Si02膜的處理條件合適的一例2. 7 270Pa(20 2000mTorr)。
Si02膜的形成條件合適的一例等離子體以1 4W/cm2的輸出形成。
(改變多晶硅層上的Si02膜特性的實施例) 本發(fā)明的另一個實施例的制造方法至少包括，將至少包含電子器件用的襯底、在 該襯底上配置的第一 Si02膜、在該第一 Si02膜上配置的第一多晶硅層、以及在第一多晶硅 層上配置的第二 Si02膜的被處理基體暴露在通過具有多個縫隙的平面天線部件的微波輻 射處理氣體而生成的等離子體中，將所述第二 Si02膜改性的工序。在將配置這樣的多晶硅 層上的Si02膜進行改性的情況下，可以獲得提高動作可靠性的優(yōu)點。
例如，作為閃存存儲器用的控制柵級，也可以在這樣改性的所述第二SiOj莫上形 成第二多晶硅層。第二SiOj莫也可以是其它的絕緣膜(SiN、或SiN和Si(^的層疊結構)。 在這樣改性的Si02膜上形成第二多晶硅層的情況下，可以進一步獲得提高動作可靠性的優(yōu) 點。 在用CVD形成上述第一多晶硅層、第二 Si02膜、以及/或第二多晶硅層的情況下， 可以進一步獲得降低熱過程等的優(yōu)點。從生產率這一點出發(fā)，最好用CVD形成全部這些第 一多晶硅層、第二 Si02膜、以及第二多晶硅層。 在上述實施例的電子器件材料的制造方法中，還可以包括在形成上述第一多晶硅
層的工序和在上述第一多晶硅層上形成第二 Si02膜的工序之間、以及/或在形成上述第二
多晶硅層后，將所述被處理基體暴露在通過具有多個縫隙的平面天線部件對處理氣體輻射
微波而生成等離子體中，使用此等離子體將所述第一或者第二多晶硅層改性的工序。這樣，
通過另外追加包含暴露在通過平面天線部件的微波輻射處理氣體而生成的等離子體中，可
以預期使第一和第二多晶硅層的表面變平滑，提高第二 Si02膜的可靠性。此外，因為通過
本工序提高第一和第二多晶硅的耐氧化性，就可以期望對后面的工序中多晶硅的面積變化
的抑制。再者，在本工序中使用通過SPA生成的處理氣體等離子體氧化多晶硅的表面，就可
以形成第二SiO"這一工序可以在低溫下進行處理。在通常的熱氧化工序中存在由于高溫
而使器件特性惡化的可能，但是通過使用本工序就可以一邊抑制由熱工序而使器件特性惡
化(摻雜物擴散等)一邊形成氧化膜。(在改性絕緣層上形成金屬層的實施例) 本發(fā)明的另外一個電子器件材料的制造方法至少包括，將至少包含電子器件用材 料的層和在該層上配置的絕緣膜(例如柵極絕緣膜)的被處理基體暴露在通過具有多個縫 隙的平面天線部件的微波輻射處理氣體而生成的等離子體中，將所述絕緣膜改性的工序， 以及在上述絕緣膜上形成金屬層的工序。在這樣改性的絕緣膜上形成金屬層的情況下，可 以獲得提高動作可靠性和降低泄漏的優(yōu)點。 [OO58](絕緣膜的材料) 在上述電子器件的制造方法中，作為前期絕緣膜(例如柵極絕緣膜)可以從現(xiàn) 有技術使用的低介電常數(shù)的Si02、 SiON、 SiN或高介電常數(shù)的A1203、 Zr02、 Hf02、 Ta205、以及 ZrSiO、HfSiO等的硅酸鹽和ZrA10、HfA10等的鋁酸鹽組成的組中選擇的一種或者兩種中舉 出。(平面天線部件) 在本發(fā)明的電子器件材料的制造方法中，因為通過具有多個縫隙的平面天線部件
的輻射微波來形成電子能級低且高密度的等離子體，并使用此等離子體進行膜的改性，因 此可以得到等離子體損失小，而且在低溫下進行反應性高的處理。 本發(fā)明所涉及的實施改性的膜，因為使用通過具有多個縫隙的平面天線部件的微 波輻射而獲得電子能級低且密度高的等離子體來改性，因此膜中的懸掛鍵以理想的形式封 端。其結果，可以使膜自身的絕緣特性提高、進而得到特性優(yōu)良的電子器件材料(例如半導 體材料)。此外，因為可以使晶片溫度、處理腔溫度為低溫，因此可以實現(xiàn)節(jié)能的處理。
(適合的等離子體) 在本發(fā)明中可以使用的合適的等離子體的特性如下
6
電子能級0. 5 2. 0eV， 密度1010 5xl012cm—3， 等離子體密度的均勻性±10%以內。
根據(jù)本發(fā)明，可以形成優(yōu)質的改性絕緣膜。因而，通過在此改性絕緣膜上形成其它 層(例如電極層)，就容易形成特性優(yōu)良的半導體器件結構。 [ooeg](絕緣膜的合適的特性) 根據(jù)本發(fā)明，可以容易地形成具有下述這樣合適特性的改性絕緣膜。
漏電流降低器件消耗電力低， 應用于閃存存儲器時有長壽命的存儲保持能力， 可靠性的提高抑制伴隨操作次數(shù)增大的惡化。(半導體結構的合適的特性) 不特別限制本發(fā)明的方法應適用的范圍，但由本發(fā)明可形成的優(yōu)質改性絕緣膜可 特別適合用作閃存存儲器結構的絕緣膜。 根據(jù)本發(fā)明可以容易地制造具有下述合適特性的閃存存儲器結構。還有，在評價 根據(jù)本發(fā)明改性的絕緣膜的特性時，例如，可以形成文獻(IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol46， No. 9， SEPTEMBER 1999 PP1866-1871)中所記載的標準閃存存儲器，通過評 價其閃存存儲器的特性來代替評價上述絕緣膜自身的特性。這是因為在這樣的標準的閃存 存儲器結構中，構成該結構的絕緣膜的特性強烈影響閃存存儲器特性。
特性高反復動作穩(wěn)定性。 [OO78](電子器件材料制造的實施例)
以下說明本發(fā)明的一個實施例。 首先，說明可以用于涉及本發(fā)明的閃存存儲器的制造方法的電子器件材料的制造裝置。 圖1是表示為實施本發(fā)明的電子器件材料的制造方法的電子器件(半導體器件) 制造裝置30的整體結構的一個例子的概略圖(平面示意圖)。 如圖1所示，在此半導體制造裝置30的幾乎中央處，設置用于運送晶片W(圖2)
的運送室31，在圍繞此運送室31的周圍，設置用于對晶片進行各種處理的等離子體處理單
元32、 CVD處理單元33、用于進行各處理室之間的連通/隔斷操作的兩臺裝載鎖定單元34
及35、用于進行各種加熱操作的加熱單元36、以及用于對晶片進行各種加熱處理的加熱反
應爐47。還有，加熱反應爐47也可以和上述半導體制造裝置30分開獨立設置。 在裝載鎖定單元34、35的旁邊分別配置用于進行各種預熱或者冷卻操作的預熱
單元45、冷卻單元46。 在運送室31的內部，設置搬運臂37以及38，可以在上述各單元32 36之間搬運 晶片W(圖2)。 裝載鎖定單元34和35的圖中靠前一側設置裝料臂41和42。這些裝料臂41和 42可在更靠前一側設置的晶片盒載物臺43上的4臺晶片盒44之間裝入運出晶片W。
而且，這些等離子體處理單元32以及CVD處理單元33具有互換性，也可以互換等 離子體處理單元32以及CVD處理單元33，和/或在等離子體處理單元32和CVD處理單元 33的位置安裝一臺或者兩臺單室型CVD處理單元和等離子體處理單元。
(等離子體處理實施例) 圖2是表示在本發(fā)明的處理中可以使用的等離子體處理單元32的垂直剖面示意 圖。 參考圖2，參考標號50是例如用鋁制成的真空容器。在此真空容器50的上面，形 成比襯底(例如晶片W)大的開口部分51，設置有例如由石英或氧化鋁等電介質構成的扁平 的圓筒形狀的頂板54，以便塞住此開口部分51。位于此頂板54的下面的真空容器50的上 側的側壁上設置有在例如沿其周方向均勻配置的16個位置處的氣體供給管72，從此氣體 供給管72把從包含02或稀有氣體、K以及H2等中選擇的一種以上的處理氣體均勻地供給 真空容器50的等離子體區(qū)域P附近。 在頂板54的外側，設置和通過具有多個縫隙的平面天線部件、例如用銅板形成的 縫隙平面天線(Slot Plane Antenna, SPA) 60形成的高頻電源部分、例如發(fā)生2. 45GHz微波 的微波電源部分61連接的波導路徑63。此波導路徑63由下緣連接SPA 60的扁平圓形波 導管63A、一端和此圓形波導管63A上面連接的圓筒形波導管63B、連接此圓筒形波導管63B 上面的同軸波導變換器63C、以及一側垂直連接此同軸波導變換器63C的側面的、另一側連 接微波電源部分61的矩形波導管63D組合構成。 這里，在本發(fā)明中包含UHF和微波，稱為高頻區(qū)域。即由高頻電源部分供給的高頻 電包含300MHz以上的UHF和1GHz以上的微波，作為300MHz以上2500MHz以下，由這些高 頻電發(fā)生的等離子體稱為高頻等離子體。 在所述圓筒形波導管63B的內部，由導電材料制成的軸部62的一端與SPA 60的 上表面的幾近中央處連接、另一端同軸設置以使其與圓筒形波導管63B的上表面連接，由 此該波導管63B就作為同軸波導管而構成。 此外，在真空容器50內，設置和頂板54相對的晶片W的安置臺52。在此安置臺 52內裝設圖中未示出的溫度調節(jié)部分，由此該安置臺52作為加熱板而發(fā)生作用。還有，真 空容器50的底部連接排氣管53的一端，此排氣管53的另一端連接真空泵55。
(SPA的一個實施例) 圖3是表示可用于本發(fā)明的電子器件材料制造裝置的SPA 60的一個例子的平面 示意圖。 如圖3所示，該SPA 60上，在表面形成多個同心圓狀的縫隙60a、60a、...各縫隙
60a是近似矩形貫通的槽，使相鄰接的縫隙相互正交設置，形成近似字母"T"的文字。縫隙 60a的長度或排列間隔對應微波電源部分61發(fā)生的微波的波長來決定。
(CVD處理單元的一個實施例) 圖4是表示可用于本發(fā)明的電子器件材料的制造裝置中使用的CVD處理單元33 的一個例子的垂直剖面示意圖。 如圖4所示，CVD處理單元33的處理室82，例如用鋁等形成可以密封的結構。處 理室82內裝備加熱機構和冷卻機構，但是在圖4中省略。 如圖4所示，處理室82中在上部中央處連接導入氣體的氣體導入管83，處理室82 內和氣體導入管83內連通。此外，氣體導入管83連接氣體供給源84。然后，從氣體供給源 84供給氣體導入管83氣體，通過氣體導入管83將氣體導入處理室82內。作為這種氣體， 既可以使用形成柵極的原料、例如硅烷等各種氣體(電極形成氣體)，也可以根據(jù)需要將惰性氣體作為載流氣體來使用。在處理室82的下部，連接排放處理室82內氣體的氣體排氣管85，氣體排氣管85 連接由真空泵等構成的排氣部件(圖中未示出)。通過這一排氣部件，從氣體排氣管85排 放處理室82內的氣體，將處理室82內設定為預期的壓力。
此外，在處理室82的下部配置安置晶片W的安置臺87。 在此圖4所示的實施例中，使用圖中未示出的和晶片W大約同樣大小直徑的靜電 卡盤把晶片W安放到安置臺87上。此安置臺87內設有圖中未示出的熱源部件，可以將在 安置臺87上放置的晶片W的處理面調節(jié)到預期溫度。
安置臺87根據(jù)需要可以為能使安置的晶片W轉動的機構。 圖4中，在安置臺87的右側的處理室82的壁面上設置為使晶片W出入的開口部 分82a，此開口部分82a的開閉通過使門閥98在圖中的上下方向上移動來進行。圖4中，在 門閥98的再右側相鄰設置運送晶片W的搬運臂(圖中未示出)，搬運臂通過開口部分82a 進出處理室82內在安置臺87上放置晶片W，把處理后的晶片W從處理室82運出。
在安置臺87的上方設置作為噴淋部件的噴頭88。此噴頭88例如用鋁等制成，它 將安置臺87和氣體導入管83之間的空間分開。 噴頭88的形成，使氣體導入管83的氣體出口 83a位于其上部中央處，通過在噴頭 88下部設置的氣體供給孔89把氣體導入處理室82內。
(電子器件材料的制造的實施例) 下面說明涉及本發(fā)明的電子器件材料的制造方法的一個實施例。 圖4是關于本實施例的電子器件材料的制造方法的流程圖，圖6 圖8是表示關
于本實施例的閃存存儲器單元的各制造工序的垂直剖面示意圖。 在此實施例中，首先，如圖5和圖6B所示，由對作為被處理襯底的p型Si構成的 晶片W有選擇地離子注入和退火工序，形成作為n+層的埋入型數(shù)據(jù)線(雜質埋入層)22 (步 驟l)。 接著，如圖6C所示，為形成第一絕緣層而加熱晶片W或者CVD處理進行表面處理， 在晶片W全部面上形成SiOj莫(第一SiOj莫)23(步驟2)。還有，可以在通過加熱氧化形 成Si02膜23的情況下使用加熱單元36和加熱反應爐47 (圖1)，在通過CVD法形成Si02膜 23的情況下使用CVD處理單元33 (圖1)。 接著，如圖6D所示，把在表面上形成第一 Si02膜23的晶片W裝入CVD處理單元 33的腔內，在處理氣體例如硅烷氣體存在下加熱，在所述第一 Si02膜23的表面上形成多晶 硅層(第一多晶硅層)24(步驟3)。 接著，對此第一多晶硅層通過例如光刻和干蝕刻的方法有選擇地蝕刻形成圖案
(步驟4)，如圖7A所示在上述Si02膜23上形成浮動柵極(Floating Gate) 25。接著，再次把晶片W裝入CVD處理單元33內(圖1)，在晶片W的表面上實施CVD處
理，如圖7B所示，在露出來的所述浮動柵極25上形成第二 Si02層26作為第二絕緣層(步
驟5)。 接著，把此晶片W裝入等離子體處理單元32內(圖1)，在這里對第二 Si02層26 實施等離子體處理，將第二 Si02層26改性(步驟6)。 也就是，使搬運臂37、38進入CVD處理單元33內把在表面上形成Si02層的晶片W取出，接著打開在等離子體處理單元32內的真空容器50的側壁上設置的門閥(圖中未示 出)，由搬運臂37、38把上述晶片W放置在安置臺52上。 接著在關閉門閥密封內部后，由真空泵55通過排氣管53排出內部大氣，抽真空到 規(guī)定的真空度，維持規(guī)定的壓力。 一方面，由微波電源部分61發(fā)生例如1. 80GHz(2200W)的 微波，通過波導路徑引導此微波，經過SPA 60和頂板54導入到真空容器50內，由此在真空 容器50內的上側的等離子體區(qū)域P中發(fā)生高頻等離子體。 這里，微波以矩形波模傳送到矩形波導管63D內，在同軸波導變換器63C內從矩形 波模變換成圓形波模，以圓形波模在圓筒形同軸波導管63B傳輸，進而在徑向方向上在平 板形波導路徑63A內傳輸，由SPA 60的縫隙60a輻射并透過頂板54導入到真空容器50內。 此時因為使用微波而發(fā)生高密度、低電子能級的等離子體，此外因為從SPA 60的多個縫隙 60a輻射微波，所以等離子體呈高均勻分布。 然后，調節(jié)安置臺52的溫度，加熱晶片W例如到40(TC，同時通過氣體供給管72把 作為形成氧化膜用的處理氣體的氪或氬等稀有氣體和02氣體以規(guī)定的流量導入，實施改性 處理。 例如，可以在下面的條件下合適地進行此等離子體處理。即，作為處理氣體，使用 流量為5 50sccm的02、以及流量為500 2000sccm的氪的混合氣體、在300 700°C、 2. 7 135Pa(20 1000mTorr)的壓力下、可以在等離子體源的輸出為1 3W/cm2的條件 下進行。 在此工序中，通過導入的處理氣體在等離子體處理單元32內發(fā)生的等離子體流 使之活性化(原子團化)，通過此等離子體將覆蓋在晶片W最上面的Si02膜26的進行改性。 這樣，進行上述改性處理例如40秒，使上述處理氣體在等離子體在晶片W最上面的Si02膜 26的表面上發(fā)生作用來進行改性。此時發(fā)生的處理氣體的等離子體電子能級低，隨之處理 氣體的等離子體和Si02膜26的偏壓處于低值。因此，處理氣體的等離子體接觸Si02膜26 時帶來的沖擊小，所謂的處理氣體的等離子體沖擊Si02膜26的表面時給Si02膜26的等離 子體損失小。因此Si02膜26的表面以及膜中的懸掛鍵就合適地被封端，能得到Si02膜26 高質量的紋理細膩的狀態(tài)。 接著，在這樣用等離子體改性后，通過選擇蝕刻(例如通過光刻以及干蝕刻的方 法)等形成圖案(步驟7)。 接著，把結束圖案處理的晶片W裝入CVD處理單元33內，在此CVD處理單元33內 在處理氣體例如硅烷氣體的存在下加熱晶片W，如圖7D所示，在所述改性的Si02膜26的全 部表面上形成第二多晶硅層27 (步驟8)。 接著，通過對此第二多晶硅層27選擇性地使用蝕刻等方法形成圖案(步驟9)，如 圖8A所示形成控制柵極28。 接著，如圖8B所示，在控制柵極28上例如通過CVD形成第三絕緣層(Si02 膜)29(步驟10)。 接著，如圖8C所示，對第三絕緣層進行圖案形成處理，使數(shù)據(jù)線(n+層)22的一部 分露出(步驟ll)。 進而，如圖8D所示，在絕緣層23、26、29和數(shù)據(jù)線22上蒸鍍鋁等金屬，形成金屬層 31(步驟12)。進一步使此金屬層形成圖案(例如通過光刻以及選擇性的蝕刻方法)形成
10電極(步驟13)。 以后，使用一般方法實施絕緣膜形成工序、鈍化層形成工序、接觸孔形成工序、
以及配線形成工序等來完成單元制造工序(關于包括這樣的絕緣膜形成工序、鈍化層形
成工序、接觸孔形成工序、以及配線形成工序的單元制造工序，例如可以參考文獻ULSI
TECHNOLOGY McGRAW-HILLINTERNATIONAL EDITIONS C. Y. CHANG， S. M. SZE)。 在上述Si02膜26的改性工序(步驟6)中，當對Si02膜26進行改性時，在處理
氣體的氣氛中，在以單晶硅作為主要成分的晶片W上，通過具有多個縫隙的平面天線部件
(SPA)輻射微波形成包含氧(02)以及稀有氣體的等離子體，用此等離子體對所述Si0j莫26
進行了改性，因此膜質量高，而且可以自始至終地進行膜質的控制。 上述改性后的氧化膜(Si02膜26)的質量如圖9的曲線所示，是很高的。 圖9是表示使用涉及本實施例的電子器件材料的制造方法的改性工序(步驟6)
在Si02膜26的表面上通過SPA使等離子體作用并實施改性處理后的Si02膜26的可靠性
評價結果的曲線圖。 此曲線圖的縱軸取故障率的值，橫軸取Qbd值(絕緣擊穿電荷)。
在本測量中的器件結構使用下面1 7的方法形成。
1 :襯底 襯底使用P型或者N型硅襯底，電阻率為1 30Qcm，面取向(100)。在硅襯底表 面上形成500A的犧牲氧化膜。
2:柵極氧化前的洗凈 通過使用APM(氨、過氧化氫溶液、純水的混合液)和HPM(鹽酸、過氧化氫溶液、純 水的混合液)以及DHF(氟酸和純水的混合液)組合的RCA洗凈，去除犧牲氧化膜和污染因 素(金屬和有機物，微粒)。
3:Si0j莫的形成 通過CVD形成Si02膜。在加熱到780。C的上述襯底上分別以200sccm、400sccm流 過SiH2Cl2和N20，將壓力保持60Pa進行30分鐘的處理，形成60A的CVD氧化膜(高溫氧化 物HTO)。 4:等離子體氧化處理 使用下述方法使形成3的Si02膜的硅襯底改性。把形成3的Si02膜的硅襯底在 40(TC加熱，分別使1000sccm、20sccm的稀有氣體和氧氣流過晶片W，保持壓力為13Pa 107Pa(100mTorr 900mTorr)。在此氣氛中通過具有多個縫隙的平面天線部件(SPA)進行 3W/cm2的微波輻射形成包含氧和稀有氣體的等離子體，使用此等離子體對3的Si02膜進行 改性。 5 :形成柵極用的多晶硅膜 在3、4中形成的Si02膜上使用CVD方法形成作為柵電極的多晶硅的膜。將形成 Si02膜的硅襯底在63(TC加熱，通過在襯底上以33Pa的壓力導入硅烷氣體250sccm、保持30 分鐘，在Si02膜上形成膜厚3000A的電極用的多晶硅的膜。
6:向多晶硅的P(磷)摻雜 將在5中制作的硅襯底加熱到800°C，在常壓下分別導入350sccm、200sccm、 20000sccm的P0C13氣體、氧和氮到襯底上，保持24分鐘左右，在多晶硅中摻雜磷。
11
7:圖案形成、柵極蝕刻 在6中制作的硅襯底上通過平板印刷進行圖案形成，把硅襯底在HF : HN03 : H20 =1 : 60 : 60的藥液中浸泡3分鐘，溶解未形成圖案的部分的多晶硅，制作M0S電容器。
以下面所示的方法進行測定。對柵電極面積為10000 ii m2的電容器施加_0. 1A/cm2 的一定電流的應力，測量達到產生絕緣擊穿的時間(BreakDown Time :Tbd)。絕緣擊穿電荷 (Qbd)是電流應力-0. 1A/cm2和Tbd的積的絕對值。 此外，曲線①表示為參考起見根據(jù)現(xiàn)有技術的CVD法形成的SiOj莫(高溫氧化物 HTO)的Qbd值，曲線@表示在02和作為稀有氣體的氮兩者存在下使用SPA在壓力100mTorr 下對上述Si02膜進行等離子體處理得到的Qbd值，曲線③表示在02和氪存在下使用SPA在 壓力500mTorr下對上述Si02膜進行等離子體處理得到的Qbd值，曲線④表示在02和氪存 在下使用SPA在壓力900mTorr下同樣對上述Si02膜進行等離子體處理得到的Qbd值。
由如圖9的曲線可知，比較使用現(xiàn)有技術的CVD方法形成的Si02膜的Qbd值，使 用本發(fā)明的制造方法而改性的Si02膜的Qbd值高、可期望得到可靠性高且高質量的器件特 性。 根據(jù)本發(fā)明的電子器件制造方法，可以改性形成具有比現(xiàn)有技術的CVD氧化膜高 質量的、高Qbd值的氧化膜。(高質量改性的絕緣膜的推斷機理(mechanism)) 這樣，由上述方法改性的絕緣膜的質量高的理由，據(jù)本發(fā)明人所見，作如下推斷。
S卩，通過使用SPA用微波輻射處理氣體而形成的等離子體可以形成密度高且電子 能級比較低的等離子體。因此，可以生成高密度的原子團，而且可以抑制等離子體和被處理 基體表面的偏壓到比較低的值，等離子體損失小。因此可以認為SiOj莫中的懸掛鍵被由等 離子體發(fā)生的氧氣反應核適度封端，弱的Si-Si結合變成牢固的Si-O-Si結合，從而被改性 形成如圖9所示的具有良好電氣特性的Si02膜。
實施例 下面通過實施例來更具體地說明本發(fā)明。 在以單晶硅為主要成分的被處理基體上形成10nm左右的第一SiOj莫，對所述被 處理基體實施CVD處理，在所述第一SiOj莫上形成100nm 300nm左右的第一多晶硅層。 其后，對所述被處理基體實施CVD及高溫氧化加熱處理，從而在所述第一多晶硅層上形成 厚度為5 10nm左右的第二 Si02膜。 把形成的被處理基體放置在加熱到400°C的安置臺上，在氬1000sccm、氧氣 50sccm、全壓力500mT的氣氛中，將第二 Si02膜表面暴露在通過SPA的2W/cm2的微波輻射 而生成的等離子體中2min左右。以這一工序，對進行過CVD、高溫加熱氧化處理后的第二 SiOj莫改性，改善其特性。 還有，本發(fā)明不限定于上述實施例。例如，在上述實施例中，僅對在兩個多晶硅層 25和28之間的絕緣層(Si02層)26使用通過SPA生成的處理氣體等離子體進行表面處理， 但是上述以外的絕緣層，例如Si(^層23、29的一個或者兩個，也可以和上述同樣使用通過 SPA生成的處理氣體等離子體進行表面處理。 此外，因為對兩個多晶硅層25和28的表面使用通過SPA生成的處理氣體等離子 體進行表面改變特性處理，可以期望使兩個多晶硅層的表面變得平滑，多晶硅層25和28之間的絕緣層26(用Si02和SiN形成的層)的可靠性提高。此外，對于本工序的處理氣體， 通過使用稀有氣體和氮氣，可以期望提高25或者28的多晶硅的耐氧化性，抑制在后面的工 序中的多晶硅的面積變動。 更有，通過對25的多晶硅表面使用由SPA生成的處理氣體等離子體進行氧化，也 可以形成26的SiO"此工序可以在低溫下進行處理。通常的熱氧化工序中由于高溫而使 器件特性惡化的可能，但是使用本工序可以在抑制由于熱工序使器件特性惡化(摻雜物擴 散等)的同時形成氧化膜。 在這一情況下直到25 27工序，不暴露在大氣中，而且可以在圖1所示的半導 體制造裝置內自動連續(xù)處理，可以期望達到提高半導體性能的可靠性以及使制造工序簡單 化。(第二實施例) 下面說明本發(fā)明的第二實施例。在此第二實施例中，在邏輯器件的制造工序中使 用SPA等離子體處理對絕緣膜進行表面改性。 圖10是表示本實施例的邏輯器件制造工序的流程圖，圖11是示意表示本實施例 的邏輯器件的制造工序的垂直剖面示意圖。 本實施例的邏輯器件的制造方法大體如下進行。元素分離一制作MOS晶體管一制 造電容器一形成層間絕緣膜和配線。 下面舉一般的例子說明作為包含SPA處理的MOS晶體管制作中的前期工序的MOS
晶體管的制作。
1 :襯底 襯底使用P型或者N型硅襯底，使用電阻率l 30Qcm、面取向(100)的襯底。
在硅襯底上根據(jù)目的實施STI和LOCOS等的元素分離工序和溝道注入，在形成柵 極氧化膜或柵極絕緣膜的硅襯底表面上形成犧牲氧化膜(圖11A)。
2 :在形成柵極氧化膜(柵極絕緣膜)前的洗凈 —般通過使用APM(氨、過氧化氫溶液、純水的混合液)和HPM(鹽酸、過氧化氫溶 液、純水的混合液)以及DHF(氟酸和純水的混合液)組合的RCA進行洗凈，來去除犧牲氧 化膜和污染因素(金屬和有機物，微粒)。根據(jù)需要，有時也使用SPM(硫酸和過氧化氫溶液 的混合液)、臭氧水、FPM(氟酸、過氧化氫溶液、純水的混合液)、鹽酸溶液(鹽酸和純水的 混合液)、有機堿等。 3 :形成柵極氧化膜(柵極絕緣膜) 對形成柵極絕緣膜，大致分為使用熱氧化的處理和使用CVD的處理。這里主要敘 述使用CVD形成柵極絕緣膜。使用CVD形成柵極絕緣膜時，把原料氣體(例如SiH4和N20) 供給到從20(TC到IOO(TC的范圍內加熱的所述硅襯底上，使由于熱而形成的反應核(例如 Si原子團和0原子團)在膜表面上反應來進行成膜(例如Si02)。有時也用等離子體生成 反應核。 一般來講，作為柵極氧化膜的膜厚，使用從lnm到10nm的膜厚(圖IIB)。
4 :使用SPA等離子體的柵極絕緣膜改性處理 對在3中敘述由CVD形成的絕緣膜，通過在形成SPA等離子體的氣體中以稀有氣 體和氧為主來實施氧化，進行CVD膜的改性。對于氧化得到的效果，目標是改變膜中的弱 Si-Si結合為牢固的Si-O-Si結合，改善膜的特性。此外，通過在形成SPA等離子體的氣體中包含稀有氣體和氮的氣體，也可以實施等離子體氮化處理。對于氮化得到的效果具有抑 制由于高介電常數(shù)弓I起的薄膜化或來自柵電極的摻雜物的擴散作用。
5 :形成柵電極用的多晶硅膜 由3、4形成的柵極絕緣膜(包含柵極氧化膜、柵極氮氧化膜)上通過CVD方法使 作為MOS型晶體管的柵電極的多晶硅(包含非晶硅)形成膜。將形成柵極絕緣膜的硅襯底 在從50(TC到65(TC的范圍內加熱，通過在襯底上在從10到100Pa的壓力下導入含硅的氣 體(硅烷，乙硅烷)，在柵極絕緣膜上形成膜厚為50nm到500nm的電極用的多晶硅膜。有 時，作為柵電極可以使用硅鍺和金屬(W、Ru、TiN、Ta、Mo等)代替多晶硅(圖11C)。
其后，實行柵極的圖案形成和選擇蝕刻，形成MOS電容器(圖IID)，通過離子蝕刻 形成源極、漏極(圖IIE)。接著經過組合成為后續(xù)工序的層間絕緣膜的成膜、形成圖案、選 擇蝕刻、形成金屬膜的配線工序，得到關于本實施例的邏輯器件(圖IIF)。
再者，在本實施例中形成作為絕緣膜的氧化膜(SiOj莫)，但是也可以形成由這些 組成以外而形成絕緣膜。作為柵極絕緣膜，可以舉出從現(xiàn)有技術使用的低介電常數(shù)的Si(^、 SiON、SiN或高介電常數(shù)的Al203、Zr02、Hf02、Ta205、以及ZrSiO、HfSiO等的硅酸鹽和ZrAlO、 HfA10等的鋁酸鹽組成的組中選擇的1種或兩種以上的物質。 在本實施例中，在封端膜表面或者膜中的使用通過SPA生成的低溫高密度等離子 體供給的活性原子的效果外，通過從包含稀有氣體和氮的氣體構成的等離子體所供給的氮 氣反應核植入表面層，可以期望起到作為抑制來自多晶硅的摻雜物擴散的壁壘這樣的效 果。 根據(jù)上述的本發(fā)明，對于在電子器件用的襯底上配置的絕緣膜，通過具有多個縫 隙的平面天線部件(SPA)來輻射微波，通過使用所謂的SPA天線的方法在硅襯底上直接供 給等離子體，可對絕緣膜(例如SiOj莫)進行改性處理。因此，可以使絕緣膜自身不受損 傷、在絕緣膜表面或者膜中以適當形態(tài)封端懸掛鍵，可以得到高質量的絕緣膜，進而得到高 質量的電子器件(例如半導體器件)。
權利要求
一種等離子體處理方法，包括在襯底上形成絕緣膜的工序；和將該襯底上所形成的絕緣膜暴露在由處理氣體生成的等離子體中，將所述絕緣膜改性的工序；其中，所述處理氣體包括稀有氣體，和氧氣或氮氣，所述絕緣膜在室溫至700℃的溫度下被進行改性，并且，所述絕緣膜在20～5000mTorr的壓力下被進行改性。
2. 如權利要求l所述的等離子體處理方法，其中 所述絕緣膜是SiOj莫。
3. 如權利要求l所述的等離子體處理方法，其中 所述稀有氣體選自氪、氬、氦。
4. 如權利要求l所述的等離子體處理方法，其中所述絕緣膜是從Si(^、氮氧化硅膜、氮化硅、氧化鋁、氧化鋯、氧化鉿、硅酸鹽以及鋁酸 鹽組成的組中所選擇的一種或者兩種以上。
5. 如權利要求4所述的等離子體處理方法，其中所述絕緣膜包括具有ZrSiO或HfSiO組成的硅酸鹽，或者所述絕緣膜包括具有ZrAlO 或HfA10組成的鋁酸鹽。
6. 如權利要求l所述的等離子體處理方法，其中 所述等離子體具有0. 5 2eV的電子能級。
7. 如權利要求l所述的待處理襯底的處理方法，其中 所述處理氣體還包括氫氣。
8. 如權利要求l所述的待處理襯底的處理方法，其中所述絕緣膜是Si02膜，所述Si02膜通過從CVD、高溫熱氧化或等離子體中選擇的任何 一種形成。
全文摘要
本發(fā)明提供一種等離子體處理方法。該方法包括在襯底上形成絕緣膜的工序；和將該襯底上所形成的絕緣膜暴露在等離子體中，從而將所述絕緣膜改性的工序，其中所述等離子體是基于經過天線部件的微波照射而由處理氣體生成的，其中，所述處理氣體包括稀有氣體，和氧氣、氮氣以及氫氣中的至少一種。
文檔編號C23C16/56GK101752244SQ20091025342
公開日2010年6月23日 申請日期2002年1月25日 優(yōu)先權日2001年1月25日
發(fā)明者中西敏雄, 多田吉秀, 尾﨑成則, 村川惠美, 松山征嗣, 菅原卓也 申請人:東京毅力科創(chuàng)株式會社