一種多處理器的同步調(diào)試支持電路的制作方法
【專利摘要】本發(fā)明提出一種多處理器的同步調(diào)試支持電路，包括駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持電路、駐留在目標機內(nèi)的同步調(diào)試支持電路，所述駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持電路以及駐留在目標機內(nèi)的同步調(diào)試支持電路相互通信；本發(fā)明的多處理器的同步調(diào)試支持電路，配合操作系統(tǒng)以及開發(fā)環(huán)境使得系統(tǒng)綜合調(diào)試人員可以在同一時刻實時觀察系統(tǒng)中所有目標機的運行狀態(tài)，滿足系統(tǒng)綜合開發(fā)人員對同步開發(fā)調(diào)試的需求。
【專利說明】一種多處理器的同步調(diào)試支持電路

【技術領域】
[0001] 本發(fā)明屬于飛行器管理系統(tǒng)設計技術，尤其是一種多處理器的同步調(diào)試支持電 路。

【背景技術】
[0002] 目前國外新一代飛機的設計中，采用綜合化飛行器管理計算機系統(tǒng)綜合管理包括 飛行控制、發(fā)動機控制、機電公共設備管理等飛機平臺的功能。典型的飛行器管理計算機系 統(tǒng)邏輯結構如圖1所示。典型的系統(tǒng)開發(fā)調(diào)試模型如圖2所示。其中目標機個數(shù)和處理器 個數(shù)均可以配置。
[0003] 對于系統(tǒng)綜合人員來說，常規(guī)的綜合調(diào)試技術所存在的主要問題是，多個并行工 作的獨立目標機運行著系統(tǒng)級容錯的軟件，調(diào)試過程中無法同時啟動和停止系統(tǒng)應用軟 件。在開發(fā)過程中如果要停止所有目標機的應用，開發(fā)人員只能順序地逐個進行，這就引發(fā) 了調(diào)用延遲問題。調(diào)試延遲會導致很難找到發(fā)生問題的確切位置，特別是當運行在不同目 標機之中的應用存在相互依賴性的時候，這個問題就更為突出。


【發(fā)明內(nèi)容】

[0004] 為了解決【背景技術】中所存在的技術問題，本發(fā)明提出一種多處理器的同步調(diào)試支 持電路，配合操作系統(tǒng)以及開發(fā)環(huán)境使得系統(tǒng)綜合調(diào)試人員可以在同一時刻實時觀察系統(tǒng) 中所有目標機的運行狀態(tài)，滿足系統(tǒng)綜合開發(fā)人員對同步開發(fā)調(diào)試的需求。
[0005] 本發(fā)明的技術解決方案是：一種多處理器的同步調(diào)試支持電路，其特征在于：包 括駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持電路、駐留在目標機內(nèi)的同步調(diào)試支持電路，所述駐 留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持電路以及駐留在目標機內(nèi)的同步調(diào)試支持電路相互通信； 所述駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持電路主要包括：
[0006]GSE輸出：地面調(diào)試使能信號，"地/開"信號，接地表示地面調(diào)試使能，斷開表示地 面調(diào)試禁止；
[0007]DIF_RESET輸出：目標機復位信號，差分信號，斷開或高信號表不不復位，低信號 表示復位；
[0008]DIF_ATT輸出：目標機運行停止/重啟信號，差分信號，斷開或高信號表示目標處 理器運行不受影響，低信號表示目標處理器運行停止/重啟；
[0009]SBO_IN(3)輸入：目標機發(fā)起的要求其它目標機運行停止輸入信號，斷開或高信 號表示不要求其它目標機運行停止，低信號表示要求其它目標機運行停止；
[0010]SBO_OUT(3)輸出：目標機發(fā)起的要求其它目標機運行停止輸出信號，斷開或高信 號表示不要求其它目標機運行停止，低信號表示要求其它目標機運行停止；
[0011] 調(diào)試通訊接口 ：開發(fā)環(huán)境與目標機的通訊總線，可以是RS232、RS422、以太網(wǎng)、或 者其它通用通訊接口；
[0012] 所述駐留在目標機內(nèi)的同步調(diào)試支持電路包括多個目標機，目標機包括雙處理模 塊，雙處理模塊包括兩個目標處理器，兩個目標處理器均與駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試 支持電路通信，所述處理器包括復位邏輯、GSE輸出、DIF_RESET輸出、DIF_ATT1、DIF_ATT2、 SBO_OUT輸出。
[0013] 上述駐留在目標機內(nèi)的同步調(diào)試支持電路中GSE接地時，所有的同步調(diào)試信號有 效；DIF_RESET輸出低，對所有目標機復位；DIF_ATT1和DIF_ATT2同時輸出低，所有目標機 進入SMI中斷，進入人機交互檢查狀態(tài)。
[0014] 上述目標處理器分為兩組，在運行的狀態(tài)下，DIF_ATT1或DIF_ATT2輸出低，同時 停止同一組處理器的運行，對應的目標機進入SMI中斷，進入人機交互檢查狀態(tài)；
[0015] 上述目標機運行狀態(tài)下，第一處理器運行到斷點，進入中斷服務程序，將SBO_OUT 輸出低，進入人機交互檢查狀態(tài)，其它處理器通過SBO_IN進入SMI中斷，進入人機交互檢查 狀態(tài)。
[0016] 本發(fā)明設計一種多處理器同步調(diào)試支持電路，通過開發(fā)環(huán)境和多余度目標機之間 的互連，支持系統(tǒng)綜合調(diào)試人員在同一時刻實時觀察系統(tǒng)中所有目標機的運行狀態(tài)。同步 調(diào)試支持電路包括駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持電路以及駐留在目標機內(nèi)的同步調(diào) 試支持電路。
[0017] 本發(fā)明從VMC的角度出發(fā)，給出了面向高可靠容錯計算機系統(tǒng)的同步開發(fā)調(diào)試接 口的硬件設計方法，這些方法并不局限于在VMC中使用，可以被其他具有多余度同步運行 需求的高可靠嵌入式控制系統(tǒng)所采用。

【專利附圖】

【附圖說明】
[0018] 圖1是現(xiàn)有技術飛行器管理計算機邏輯結構示意圖；
[0019] 圖2是現(xiàn)有技術的系統(tǒng)開發(fā)調(diào)試結構示意圖；
[0020] 圖3是本發(fā)明同步調(diào)試外部硬件接口互連示意圖；
[0021] 圖4是本發(fā)明駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持電路示意圖；
[0022] 圖5是本發(fā)明駐留在目標機內(nèi)的同步調(diào)試支持電路示意圖。

【具體實施方式】
[0023] 本發(fā)明多處理器的同步調(diào)試支持電路開發(fā)環(huán)境與目標機之間的同步調(diào)試外部硬 件接口信號包括GSE、DIF_RESET、DIF_ATT1、DIF_ATT2、SBO_IN_VMCA、SBO_OUT_VMCA、SBO_ IN_VMCB、SBO_OUT_VMCB、SBO_IN_VMCC、SBO_OUT_VMCC、調(diào)試通訊接口。其互聯(lián)關系見表I。 互連關系如圖3所示。
[0024] 表1典型開發(fā)環(huán)境與目標機之間的互聯(lián)關系
[0025]

【權利要求】
1. 一種多處理器的同步調(diào)試支持電路，其特征在于：包括駐留在開發(fā)環(huán)境內(nèi)的同步調(diào) 試支持電路、駐留在目標機內(nèi)的同步調(diào)試支持電路，所述駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支 持電路以及駐留在目標機內(nèi)的同步調(diào)試支持電路相互通信；所述駐留在開發(fā)環(huán)境內(nèi)的同步 調(diào)試支持電路主要包括： GSE輸出：地面調(diào)試使能信號，"地/開"信號，接地表示地面調(diào)試使能，斷開表示地面調(diào) 試禁止； DIF_RESET輸出：目標機復位信號，差分信號，斷開或高信號表不不復位，低信號表不 復位； DIF_ATT輸出：目標機運行停止/重啟信號，差分信號，斷開或高信號表示目標處理器 運行不受影響，低信號表示目標處理器運行停止/重啟； SB0_IN(3)輸入：目標機發(fā)起的要求其它目標機運行停止輸入信號，斷開或高信號表 示不要求其它目標機運行停止，低信號表示要求其它目標機運行停止； SB0_0UT(3)輸出：目標機發(fā)起的要求其它目標機運行停止輸出信號，斷開或高信號表 示不要求其它目標機運行停止，低信號表示要求其它目標機運行停止； 調(diào)試通訊接口 ：開發(fā)環(huán)境與目標機的通訊總線，可以是RS232、RS422、以太網(wǎng)、或者其 它通用通訊接口； 所述駐留在目標機內(nèi)的同步調(diào)試支持電路包括多個目標機，目標機包括雙處理模塊， 雙處理模塊包括兩個目標處理器，兩個目標處理器均與駐留在開發(fā)環(huán)境內(nèi)的同步調(diào)試支持 電路通信，所述處理器包括復位邏輯、GSE輸出、DIF_RESET輸出、DIF_AIT1、DIF_AIT2、SBO_ OUT輸出。
2. 根據(jù)權利要求1所述的多處理器的同步調(diào)試支持電路，其特征在于：所述駐留在目 標機內(nèi)的同步調(diào)試支持電路中GSE接地時，所有的同步調(diào)試信號有效；DIF_RESET輸出低， 對所有目標機復位；DIF_ATT1和DIF_ATT2同時輸出低，所有目標機進入SMI中斷，進入人 機交互檢查狀態(tài)。
3. 根據(jù)權利要求1所述的多處理器的同步調(diào)試支持電路，其特征在于：所述目標處理 器分為兩組，在運行的狀態(tài)下，DIF_ATT1或DIF_ATT2輸出低，同時停止同一組處理器的運 行，對應的目標機進入SMI中斷，進入人機交互檢查狀態(tài)。
4. 根據(jù)權利要求1所述的多處理器的同步調(diào)試支持電路，其特征在于：所述目標機運 行狀態(tài)下，第一處理器運行到斷點，進入中斷服務程序，將SB0_0UT輸出低，進入人機交互 檢查狀態(tài)，其它處理器通過SB0_IN進入SMI中斷，進入人機交互檢查狀態(tài)。
【文檔編號】G06F11/267GK104484258SQ201410741276
【公開日】2015年4月1日 申請日期:2014年12月5日 優(yōu)先權日:2014年12月5日
【發(fā)明者】陳益, 程俊強, 解文濤, 夏德天, 馬小博, 徐奡 申請人:中國航空工業(yè)集團公司第六三一研究所