陣列基板、顯示面板以及陣列基板的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示裝置制程工藝，尤其涉及一種低功耗的陣列基板、顯示面板以及陣列基板的制造方法。
【背景技術(shù)】
[0002]圖1為現(xiàn)有技術(shù)的LTPS陣列基板中子像素的走線示意圖，其中，低溫多晶硅(LowTemperature Poly-silicon;簡稱LTPS)。圖2為圖1中G-G'方向的剖面圖。如圖1和2所示，現(xiàn)有LTPS液晶顯示器的每個子像素區(qū)域內(nèi)設(shè)置有TFT基板1(T (Thin Film Transistor，薄膜晶體管)、平坦化層2(T、公共電極層30'、鈍化層40'和像素電極層50'，透明的像素電極層507依次通過鈍化層40'的接觸孔、公共電極層3(Τ的接觸孔V和平坦化層2(Τ的接觸孔f連接至TFT基板1(T中的漏極8' 3FT基板1(Τ可以包括從下至上依次層疊的基板1'、緩沖層
、多晶硅層3'、絕緣層4'、柵極引線5'、源極6'、隔離層7'和漏極8'，漏極8'通過過孔連接到多晶硅層3'，并且還包括數(shù)據(jù)線Υ。漏極8'與多晶硅層3'通過接觸孔f接觸。柵極引線5'形成于上述接觸孔的一側(cè)。還可以根據(jù)陣列基板的實際需要在上述接觸孔的另一側(cè)設(shè)置一用于形成存儲電容的第一金屬線(圖中未示出)。第一金屬線可以與柵極引線5'同層同質(zhì)。
[0003]現(xiàn)有技術(shù)中將公共電極層3(T的接觸孔V的邊緣處于平坦化層2(Τ(有機(jī)膜)的平坦區(qū)域，公共電極層3(Τ的傾角f會比較大，達(dá)到50°左右，這樣鈍化層4(Τ在陡坡處(鈍化層40'覆蓋公共電極層30'邊緣的位置)會偏薄，當(dāng)需要增加電容降低鈍化層40'厚度時，會受至IJ限制。
[0004]圖3為現(xiàn)有技術(shù)的陣列基板的制程過程示意圖。如圖3所示，公共電極層301由ΙΤ0材料制程，氧化銦錫，Indium tin oxide)在晶化過程中由于應(yīng)力變化，公共電極層3(/的接觸孔V的邊緣的IT0材料容易翹起。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的在于提供陣列基板、顯示面板以及陣列基板的制造方法，克服了現(xiàn)有技術(shù)的困難，使得公共電極層的接觸孔的邊緣位于平坦化層的斜坡區(qū)域上，同時使公共電極層的接觸孔形成角度較小的傾角(小于等于30°)，可避免公共電極層邊緣翹起或鈍化層的陡坡處太薄導(dǎo)致的暗點不良。
[0006]根據(jù)本發(fā)明的一個方面，提供一種陣列基板，包括:
[0007]多個矩陣排列的TFT;
[0008]平坦化層，形成于所述多個TFT之上；
[0009]公共電極層，形成于所述平坦化層之上；
[0010]鈍化層，形成于所述公共電極層之上；以及
[0011]像素電極層，形成于所述鈍化層之上，所述像素電極層通過依次設(shè)置的所述鈍化層的接觸孔、所述公共電極層的接觸孔和所述平坦化層的接觸孔電連接至對應(yīng)的TFT的漏極；
[0012]所述平坦化層包括平坦區(qū)域以及自所述平坦化層的接觸孔的邊緣過渡到所述平坦區(qū)域的斜坡區(qū)域;所述公共電極層的接觸孔的邊緣位于所述平坦化層的斜坡區(qū)域。
[0013]優(yōu)選地，自所述平坦化層的接觸孔的邊緣到所述平坦區(qū)域的距離大于等于所述平坦化層厚度的1.5倍，且小于等于所述平坦化層厚度的2倍。
[0014]優(yōu)選地，自所述平坦化層的接觸孔的邊緣到所述平坦區(qū)域的距離等于所述平坦化層厚度的1.7倍。
[0015]優(yōu)選地，所述斜坡區(qū)域包括第一斜坡區(qū)域和第二斜坡區(qū)域，所述第一斜坡區(qū)域環(huán)繞所述平坦化層的接觸孔設(shè)置，所述第二斜坡區(qū)域環(huán)繞所述第一斜坡區(qū)域設(shè)置，所述第一斜坡區(qū)域的傾角大于第二斜坡區(qū)域。
[0016]優(yōu)選地，所述公共電極層的接觸孔的邊緣位于所述第二斜坡區(qū)域。
[0017]優(yōu)選地，所述第一斜坡區(qū)域的傾角小于等于50°，所述第二斜坡區(qū)域的傾角小于等于 30。。
[0018]優(yōu)選地，所述公共電極層的接觸孔的邊緣與所述平坦化層的接觸孔的邊緣相距1.75um至3um0
[0019]優(yōu)選地，所述公共電極層的接觸孔的邊緣處具有一傾角，所述傾角小于等于30°。
[0020]優(yōu)選地，所述公共電極層的接觸孔的直徑大于所述平坦化層的接觸孔，所述平坦化層的接觸孔大于鈍化層的接觸孔的直徑。
[0021]根據(jù)本發(fā)明的另一個方面，還提供一種顯示面板，包括相對設(shè)置的對置基板和陣列基板，所述陣列基板為上述的陣列基板。
[0022]根據(jù)本發(fā)明的另一個方面，還提供一種陣列基板的制造方法，包括以下步驟:
[0023]提供一TFT基板，包括多個矩陣排列的TFT;
[0024]于所述TFT基板之上形成平坦化層，在所述平坦化層上形成若干接觸孔，所述平坦化層包括平坦區(qū)域以及自所述平坦化層的接觸孔的邊緣過渡到所述平坦區(qū)域的斜坡區(qū)域；
[0025]于所述平坦化層之上形成公共電極層，在所述公共電極層形成若干接觸孔，所述公共電極層的接觸孔的邊緣位于所述斜坡區(qū)域；
[0026]于所述公共電極層之上形成鈍化層，在所述鈍化層形成若干接觸孔；以及，
[0027]于所述鈍化層之上形成像素電極層，所述像素電極層通過依次層疊設(shè)置的所述鈍化層的接觸孔、公共電極層的接觸孔和平坦化層的接觸孔電連接至對應(yīng)的TFT的漏極。
[0028]優(yōu)選地，自所述平坦化層的接觸孔的邊緣到所述平坦區(qū)域的距離等于所述平坦化層厚度的1.7倍。
[0029]優(yōu)選地，所述平坦化層的斜坡區(qū)域包括第一斜坡區(qū)域和第二斜坡區(qū)域，所述第一斜坡區(qū)域環(huán)繞所述平坦化層的接觸孔設(shè)置，所述第二斜坡區(qū)域環(huán)繞所述第一斜坡區(qū)域設(shè)置，所述第一斜坡區(qū)域的傾角大于第二斜坡區(qū)域，所述第一斜坡區(qū)域的傾角小于等于50°，所述公共電極層的接觸孔的邊緣位于所述第二斜坡區(qū)域，所述第二斜坡區(qū)域的傾角小于等于 30。。
[0030]優(yōu)選地，所述公共電極層的接觸孔的邊緣與所示平坦化層的接觸孔的邊緣相距1.75um至3um0
[0031 ]優(yōu)選地，所述公共電極層的接觸孔的邊緣處具有一傾角，所述傾角小于等于30°。
[0032]優(yōu)選地，所述公共電極層的接觸孔的直徑大于所述平坦化層的接觸孔，所述平坦化層的接觸孔大于鈍化層的接觸孔的直徑。
[0033]本發(fā)明的陣列基板、顯示面板以及陣列基板的制造方法能夠使得公共電極層邊緣處于平坦化層的斜坡區(qū)域上，促進(jìn)公共電極層的接觸孔形成角度較小的傾角(小于等于30°)，改善了鈍化層的覆蓋性，可避免公共電極層邊緣翹起或陡坡處鈍化層的陡坡處太薄導(dǎo)致的暗點不良。
【附圖說明】
[0034]通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0035]圖1為現(xiàn)有技術(shù)的LTPS陣列基板中子像素的走線示意圖；
[0036]圖2為圖1中G-G'方向的剖面圖；
[0037]圖3為現(xiàn)有技術(shù)的陣列基板的制程過程示意圖；
[0038]圖4為本發(fā)明的第一實施例的陣列基板中子像素的走線示意圖；
[0039]圖5為圖4中G-G'方向的剖面圖；
[0040]圖6為圖5中Η區(qū)域的放大圖；
[0041]圖7為本發(fā)明的第一實施例的陣列基板的制造方法的流程圖；
[0042]圖8為本發(fā)明的第二實施例中Η區(qū)域的放大圖；以及
[0043]圖9為本發(fā)明的第二實施例的陣列基板的制造方法的流程圖。
[0044]附圖標(biāo)記
[0045]I7 基板
[0046]2'緩沖層
[0047]37多晶硅層
[0048]47絕緣層
[0049]57柵極引線
[0050]r 源極