本公開涉及顯示技術領域，具體而言，涉及一種顯示裝置、陣列基板及像素單元。

背景技術：

目前，在薄膜晶體管液晶顯示器領域中，ips(平面場效應)顯示器和ffs(邊緣場效應)兩種類型的顯示器因其具有寬視角、高透過率、快速響應等優(yōu)點獲得而廣泛的應用。對于現(xiàn)有的ips顯示器和ffs顯示器而言，二者的陣列基板均包括多個陣列分布的像素單元，各個像素單元均包括多個亞像素；這些亞像素的像素電極一般采用上、下雙疇對稱的狹縫電極。其中，狹縫電極的電極間距對于顯示效果有著較為明顯的影響。具而言之，電極間距較小，則液晶分子的透過率和驅動電壓較高，因此亮度和功耗較高；電極間距較大，則液晶分子透過率和驅動電壓較低，因此亮度和功耗較低。

現(xiàn)有技術中，現(xiàn)有像素單元的結構和工作模式單一，要想獲得高透過率和高亮度，以提高顯示效果，則會使驅動電壓升高，功耗也隨之升高；若要降低功耗，則會使透過率和亮度也隨之降低，只能顯示低灰階和低亮度的畫面的顯示效果；因而無法實現(xiàn)多種亮度和不同功耗需求，適用范圍較小，不利于用戶根據(jù)實際情況進行調節(jié)。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現(xiàn)有技術的信息。

技術實現(xiàn)要素：

本公開的目的在于提供一種顯示裝置、陣列基板及像素單元，進而至少在一定程度上克服由于相關技術的限制和缺陷而導致的一個或者多個問題。

根據(jù)本公開的一個方面，提供一種像素單元，包括多個亞像素，各所述亞像素均包括第一子亞像素以及第二子亞像素；其中：

所述第一子亞像素包括：

第一像素電極，所述第一像素電極具有多個第一寬度的狹縫以及被各所述狹縫分隔的多個第一子電極；

第一薄膜晶體管，所述第一薄膜晶體管的控制端連接至第一柵線、第一端連接至第一數(shù)據(jù)線、第二端連接至所述第一像素電極；

所述第二子亞像素包括：

第二像素電極，所述第二像素電極具有多個第二寬度的狹縫以及被各所述狹縫分隔的多個第二子電極，且所述第二寬度與所述第一寬度不相等；

第二薄膜晶體管，所述第二薄膜晶體管的控制端連接至第二柵線、第一端連接至第二數(shù)據(jù)線、第二端連接至所述第二像素電極。

在本公開的一種示例性實施例中，所述第一薄膜晶體管的控制端和所述第二薄膜晶體管的控制端連接至同一柵線，所述第一柵線和所述第二柵線為同一柵線；

所述第一薄膜晶體管的第一端和所述第二薄膜晶體管的第一端連接至不同的數(shù)據(jù)線，所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線為不同的數(shù)據(jù)線。

在本公開的一種示例性實施例中，所述第一薄膜晶體管的控制端和所述第二薄膜晶體管的控制端連接至不同的柵線，所述第一柵線和所述第二柵線為不同的柵線；

所述第一薄膜晶體管的第一端和所述第二薄膜晶體管的第一端連接至同一數(shù)據(jù)線，所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線為同一數(shù)據(jù)線。

在本公開的一種示例性實施例中，所述第一像素電極包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和第二區(qū)域內均分布有多個第一子電極，且所述第二區(qū)域內的第一子電極與所述第一區(qū)域內的第一子電極呈第一夾角排布且不相交，所述第一夾角小于180°；

所述第二像素電極包括第三區(qū)域和第四區(qū)域，所述第三區(qū)域和第四區(qū)域內均分布有多個第二子電極，且所述第四區(qū)域內的第二子電極與所述第三區(qū)域內的第二子電極呈第二夾角排布且不相交，所述第二夾角小于180°。

在本公開的一種示例性實施例中，所述第一寬度與一個所述第一子電極的寬度之和為7.35μm；所述第二寬度與一個所述第二子電極的寬度之和為8.8μm。

根據(jù)本公開的一個方面，提供一種陣列基板，包括：

多個呈陣列分布的上述任意一項所述的像素單元；

多個柵線，在同一所述像素單元中，各所述第一薄膜晶體管的控制端和各所述第二薄膜晶體管的控制端均連接至同一所述柵線；

多個數(shù)據(jù)線，與所述多個柵線交錯設置，在同一所述像素單元中，各所述第一薄膜晶體管的第一端和各所述第二薄膜晶體管的第一端連接至不同的所述數(shù)據(jù)線。

在本公開的一種示例性實施例中，在同一行所述像素單元的同一行所述亞像素中，各所述第一子亞像素與各所述第二子亞像素分兩行設置，其中，

各所述第一子亞像素均位于同一行，各所述第二子亞像素均位于另一行；或者

各所述第一子亞像素與各所述第二子亞像素互相間隔設置。

根據(jù)本公開的一個方面，提供一種陣列基板，包括：

多個呈陣列分布的上述任意一項所述的像素單元；

多個柵線，在同一所述像素單元中，各所述第一薄膜晶體管的控制端和各所述第二薄膜晶體管的控制端連接至不同的所述柵線；

多個數(shù)據(jù)線，與所述多個柵線交錯設置，在同一所述像素單元中，各所述第一薄膜晶體管的第一端與各所述第二薄膜晶體管的第一端連接至同一所述數(shù)據(jù)線。

在本公開的一種示例性實施例中，在同一行所述像素單元的同一行所述亞像素中，各所述第一子亞像素與各所述第二子亞像素分兩行設置，其中，

各所述第一子亞像素均位于同一行，各所述第二子亞像素均位于另一行；或者

各所述第一子亞像素與各所述第二子亞像素互相間隔設置。

根據(jù)本公開的一個方面，提供一種顯示裝置，包括上述任意一項所述的陣列基板。

本公開的顯示裝置、陣列基板和像素單元，在同一像素單元的同一亞像素中，第一子亞像素的第一像素電極具有第一寬度的狹縫，而第二子亞像素的第二像素電極具有第二寬度的狹縫；使得同一亞像素可具有兩種電極間距；同時，第一子亞像素可由第一薄膜晶體管控制，第二子亞像素可由第二薄膜晶體管控制；從而可通過控制第一像素電極或第二像素電極之一單獨工作或者二者同時工作，調節(jié)液晶分子的透過率和驅動電壓，以實現(xiàn)對亮度和功耗的調節(jié)。由此，便于根據(jù)實際情況更好的滿足用戶需求。

應當理解的是，以上的一般描述和后文的細節(jié)描述僅是示例性和解釋性的，并不能限制本公開。

附圖說明

此處的附圖被并入說明書中并構成本說明書的一部分，示出了符合本公開的實施例，并與說明書一起用于解釋本公開的原理。顯而易見地，下面描述中的附圖僅僅是本公開的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本公開像素單元一實施方式的示意圖。

圖2為圖1中第一子亞像素的示意圖。

圖3為圖1中第二子亞像素的示意圖。

圖4為本公開像素單元另一實施方式的示意圖。

圖5為本公開陣列基板的第一種實施方式的示意圖。

圖6為本公開陣列基板的第二種實施方式的示意圖。

圖7為本公開陣列基板的第三種實施方式的示意圖。

圖8為本公開陣列基板的第四種實施方式的示意圖。

具體實施方式

現(xiàn)在將參考附圖更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應被理解為限于在此闡述的范例；相反，提供這些實施方式使得本公開將更加全面和完整，并將示例實施方式的構思全面地傳達給本領域的技術人員。所描述的特征、結構或特性可以以任何合適的方式結合在一個或更多實施方式中。在下面的描述中，提供許多具體細節(jié)從而給出對本公開的實施方式的充分理解。然而，本領域技術人員將意識到，可以實踐本公開的技術方案而省略所述特定細節(jié)中的一個或更多，或者可以采用其它的組元、裝置等。在其它情況下，不詳細示出或描述公知技術方案以避免喧賓奪主而使得本公開的各方面變得模糊。

用語“一個”、“一”、“該”和“所述”用以表示存在一個或多個要素/組成部分/等；用語“包括”和“具有”用以表示開放式的包括在內的意思并且是指除了列出的要素/組成部分/等之外還可存在另外的要素/組成部分/等；用語“第一”和“第二”等僅作為標記使用，不是對其對象的數(shù)量限制；“多個”表示兩個或兩個以上。

像素單元

本公開示例實施方式提供一種像素單元，可用于薄膜晶體管陣列基板，如圖1～圖3，本實施方式的像素單元可以包括多個亞像素1，圖1中虛線框內即為一個亞像素1；各個亞像素1可用于顯示不同的顏色，例如，一個像素單元中包括三個亞像素1時，三個亞像素1可分別用來顯示紅、藍和綠三種顏色；在此不對同一像素單元中的亞像素1的數(shù)量作特殊限定，其可以是三個、四個或更多；各個亞像素1均可以包括第一子亞像素11和第二子亞像素12。

在本實施方式中，如圖2，第一子亞像素11可以包括第一像素電極111和第一薄膜晶體管112，其中：

第一像素電極111可具有多個寬度為第一寬度d1的狹縫1111以及被各狹縫1111分隔的多個第一子電極1112；狹縫1111和第一子電極1112的數(shù)量在此不作特殊限定。進一步的，第一像素電極111上可劃分出第一區(qū)域和第二區(qū)域，所述第一區(qū)域和第二區(qū)域內均分布有多個第一子電極1112；第一區(qū)域內的第一子電極1112可相互平行，第二區(qū)域內的第一子電極1112可相互平行，且第一區(qū)域內的第一子電極1112與第二區(qū)域內的第一子電極1112可以呈第一夾角排布且不相交，從而形成雙疇狹縫電極；該第一夾角的角度可以小于180°，例如60°、90°或120°等。

第一寬度d1與任意一個第一子電極1112的寬度d2之和為第一像素電極111的電極間距d1，即d1+d2＝d1；該電極間距d1可為7.35μm，即d1＝7.35μm；其中，第一寬度d1可為4.45μm，第一子電極1112寬度d2可為2.9μm；但上述d1、d1和d2的取值僅為示例性說明，不應理解為對取值的限定，在本公開的其它實施方式中，d1、d1和d2的取值還可以是其它數(shù)值，只要滿足d1+d2＝d1即可，在此不再一一列舉。

第一薄膜晶體管112可具有控制端、第一端和第二端，其控制端可為柵極，可用于連接至第一柵線；其第一端可為源極，可用于連接至第一數(shù)據(jù)線；其第二端可為漏極，可用于連接至第一像素電極111。

在本實施方式中，如圖3，第二子亞像素12可以包括第二像素電極121和第二薄膜晶體管122，其中：

第二像素電極121可具有多個寬度為第二寬度d1＇的狹縫1211以及被各所述狹縫1211分隔的多個第二子電極1212，且第二寬度d1＇可與第一寬度d1不相等；第二子電極1212的數(shù)量在此不作特殊限定。進一步的，第二像素電極121上可劃分出第三區(qū)域和第四區(qū)域，所述第三區(qū)域和第四區(qū)域內均分布有多個第二子電極1212；第三區(qū)域內的第二子電極1212可相互平行，第四區(qū)域內的第二子電極1212可相互平行，且第三區(qū)域內的第二子電極1212與第四區(qū)域內的第二子電極1212可以呈第二夾角排布且不相交，從而形成雙疇狹縫電極；該第二夾角的角度可以小于180°，例如60°、90°或120°等。該第二夾角可與上述的第一夾角相同或不同。

第二寬度d1＇與任意一個第二子電極1212的寬度d2＇之和為第二像素電極121的電極間距d2，即d1＇+d2＇＝d2；該電極間距d2可為8.8μm，即d2＝8.8μm；其中，第二寬度d1＇可為5.9μm，第二子電極1212的寬度d2＇可為2.9μm；但上述d2、d1＇和d2＇的取值僅為示例性說明，不應理解為對取值的限定；在本公開的其它實施方式中，d2、d1＇和d2＇的取值還可以是其它數(shù)值，只要滿足d1＇+d2＇＝d2，且d2不等于d1即可，在此不再一一列舉。

第二薄膜晶體管122可具有控制端、第一端和第二端，其控制端可為柵極，可用于連接至第二柵線；其第一端可為源極，可用于連接至第二數(shù)據(jù)線；其第二端可為漏極，可用于連接至第二像素電極121。

在本實施方式中，第一薄膜晶體管112的控制端和第二薄膜晶體管122的控制端均可連接至同一柵線，上述的第一柵線和第二柵線可為同一柵線；從而可通過同一柵線同時向第一薄膜晶體管112和第二薄膜晶體管122輸出信號，對于具有多個像素單元的陣列基板而言，可通過同一柵線同時向多個第一薄膜晶體管112和多個第二薄膜晶體管122輸出電信號。

第一薄膜晶體管112的第一端和第二薄膜晶體管122的第一端可分別連接至不同的數(shù)據(jù)線，上述的第一數(shù)據(jù)線和第二數(shù)據(jù)線可為不同的數(shù)據(jù)線；以便于通過不同的數(shù)據(jù)線控制第一薄膜晶體管112和第二薄膜晶體管122，從而可通過不同的數(shù)據(jù)線控制第一子亞像素11和第二子亞像素12之一單獨工作或同時工作。

在本公開的其它實施方式中，第一薄膜晶體管112的第一端和第二薄膜晶體管122的第一端可連接至同一數(shù)據(jù)線，上述的第一數(shù)據(jù)線和第二數(shù)據(jù)線可為同一數(shù)據(jù)線；從而可通過同一數(shù)據(jù)線同時向第一薄膜晶體管112和第二薄膜晶體管122輸出信號，對于具有多個像素單元的陣列基板而言，可通過同一數(shù)據(jù)線同時向多個第一薄膜晶體管112和多個第二薄膜晶體管122輸出信號。

第一薄膜晶體管112的控制端和第二薄膜晶體管122的控制端還可分別連接至不同的柵線，上述的第一柵線和第二柵線為不同的柵線；以便于通過不同的柵線控制第一薄膜晶體管112和第二薄膜晶體管122，從而可通過不同的柵線控制第一子亞像素11和第二子亞像素12之一單獨工作或同時工作。

在本實施方式中，對于亞像素1中的第一子亞像素11和第二子亞像素12的相對位置關系、第一薄膜晶體管112和第一子亞像素11的相對位置關系以及第二薄膜晶體管122和第二子亞像素12的相對位置關系均不作特殊限定，可根據(jù)實際情況改變上述的相對位置關系。舉例而言，在同一像素單元中，如圖1，各個第一子亞像素11可位于同一行，各個第二子亞像素12可位于另一行；或者，如圖4，第一子亞像素11分為兩行設置，且相鄰兩第一子亞像素11之間設有一個第二子亞像素12，即第一子亞像素11和第二子亞像素12間隔設置。

本公開示例實施方式的像素單元的工作原理：

當僅有第一子亞像素11工作時，由于第一子亞像素11電極間距d1較小，液晶的透過率較高，此時的功耗中等，顯示的亮度中等；當僅有第二子亞像素12工作時，由于第二子亞像素12電極間距d2較大，液晶的透過率較低，此時的功耗較小，亮度較低；當?shù)谝蛔觼喯袼?1和第二子亞像素12同時工作時，液晶的整體透過率最高，此時的功耗最高，顯示的亮度最高。

基于上述像素單元的工作原理，本公開示例實施方式的像素單元，便于用戶根據(jù)實際情況選擇亮度和功耗，擴大了適用范圍。

本公開陣列基板的第一種實施方式

本公開示例實施方式提供一種陣列基板，如圖5，本實施方式的陣列基板可以包括柵線2、數(shù)據(jù)線3和像素單元。

在本實施方式中，像素單元的構成可參考上述像素單元的實施方式中的像素單元；所述像素單元的數(shù)量可以是多個，且多個像素單元呈陣列分布，即陣列基板可具有多行和多列像素單元，所述像素單元中的亞像素1也可排列成多行和多列。舉例而言，在同一行像素單元中的同一行亞像素1中，如圖5，各個第一子亞像素11和各個第二子亞像素12可分為兩行設置，其中，各個第一子亞像素11可均位于同一行，各個第二子亞像素12可均位于另一行。

柵線2的數(shù)量可以是多個，且多個柵線2可平行分布；在同一像素單元中，各個第一薄膜晶體管112的控制端和各個第二薄膜晶體管122的控制端均連接至同一柵線2，即同一像素單元中的第一薄膜晶體管112和第二薄膜晶體管122可被一個柵線2分隔。

數(shù)據(jù)線3的數(shù)量可以是多個，且多個數(shù)據(jù)線3可與多個柵線2交錯設置，各個像素單元可分別位于多個數(shù)據(jù)線3與多個柵線2交錯所圍成的區(qū)域內；在同一像素單元中，各個第一薄膜晶體管112的第一端和各個第二薄膜晶體管122的第一端可連接至不同的數(shù)據(jù)線3。

本公開陣列基板的第二種實施方式

本公開示例實施方式提供一種陣列基板，如圖6，本實施方式的陣列基板可以包括柵線2、數(shù)據(jù)線3和像素單元。

在本實施方式中，像素單元的構成可參考上述像素單元的實施方式中的像素單元；如圖6，柵線2和數(shù)據(jù)線3的設置方式可參考上述陣列基板的第一種實施方式中的相關內容，此在不在贅述；另，各個第一子亞像素11與各個第二子亞像素12均可分為兩行設置，且任一行內均分布有第一子亞像素11和第二子亞像素12，每行內的第一子亞像素11和第二子亞像素12互相間隔設置。

上述的第一種實施方式和第二種實施方式的陣列基板，在工作時，可通過柵線2同時向連接至該柵線2的第一薄膜晶體管112和第二薄膜晶體管122發(fā)送信號；然后通過不同的數(shù)據(jù)線3分別向第一薄膜晶體管112和第二薄膜晶體管122發(fā)送信號，從而通過第一薄膜晶體管112和第二薄膜晶體管122控制第一子亞像素單元11和第二子亞像素單元12之一單獨工作或同時工作；根據(jù)上述的像素單元的工作原理，可實現(xiàn)具有不同亮度和功耗的顯示效果，便于用戶根據(jù)實際情況進行選擇亮度和功耗，擴大適用范圍。

本公開陣列基板的第三種實施方式

本公開示例實施方式提供一種陣列基板，如圖7，本實施方式的陣列基板可以包括柵線2、數(shù)據(jù)線3和像素單元。

在本實施方式中，像素單元的構成可參考上述像素單元的實施方式中的像素單元；所述像素單元的數(shù)量可以是多個，且多個像素單元呈陣列分布，即陣列基板可具有多行和多列像素單元，所述像素單元中的亞像素1也可排列成多行和多列。舉例而言，在同一行像素單元中的同一行亞像素1中，如圖7，各個第一子亞像素11和各個第二子亞像素12可分為兩行設置，其中，各個第一子亞像素11可均位于同一行，各個第二子亞像素12可均位于另一行；柵線2的數(shù)量可以是多個，且多個柵線2可平行分布；在同一像素單元中，各個第一薄膜晶體管112的控制端和各個第二薄膜晶體管122的控制端可連接至不同的柵線2。

數(shù)據(jù)線3的數(shù)量可以是多個，且多個數(shù)據(jù)線3可與多個柵線2交錯設置，各個像素單元可分別位于多個數(shù)據(jù)線3與多個柵線2交錯所圍成的區(qū)域內；在同一所述像素單元中，各個第一薄膜晶體管112的第一端與各個第二薄膜晶體管122的第一端可連接至同一數(shù)據(jù)線3；即同一像素單元中的第一薄膜晶體管112和第二薄膜晶體管122可被一個數(shù)據(jù)線3分隔。

本公開陣列基板的第四種實施方式

本公開示例實施方式提供一種陣列基板，如圖8，本實施方式的陣列基板可以包括柵線2、數(shù)據(jù)線3和像素單元。

在本實施方式中，像素單元的構成可參考上述像素單元的實施方式中的像素單元；如圖8，柵線2和數(shù)據(jù)線3的設置方式可參考上述陣列基板的第三種實施方式中的相關內容，此在不在贅述；另，如圖8，各個第一子亞像素11與各個第二子亞像素12均可分為兩行設置，且任一行內均分布有第一子亞像素11和第二子亞像素12，每行內的第一子亞像素11和第二子亞像素12互相間隔設置。

上述的第三種實施方式和第四種實施方式的陣列基板，在工作時，可通過數(shù)據(jù)線3同時向連接至該數(shù)據(jù)線3的第一薄膜晶體管112和第二薄膜晶體管122發(fā)送信號；并通過不同的柵線2分別向第一薄膜晶體管112和第二薄膜晶體管122發(fā)送信號，從而通過第一薄膜晶體管112和第二薄膜晶體管122控制第一子亞像素單元11和第二子亞像素單元12之一單獨工作或同時工作；根據(jù)上述的像素單元的工作原理，可實現(xiàn)具有不同亮度和功耗的顯示效果，便于用戶根據(jù)實際情況進行選擇亮度和功耗，擴大適用范圍。

需要說明的是，對于上述的陣列基板的第一種實施方式、第二種實施方式、第三種實施方式和第四種實施方式而言，第一子亞像素11和第二子亞像素12的分布方式并不限于以上列舉的方式，其還可以采用其它方式，在此不再一一列舉。

本公開示例實施方式提供一種顯示裝置，本實施方式的顯示裝置可以包括上述任一實施方式所述的陣列基板，并能解決對應的技術問題，達到對應的技術效果，在此不再贅述。

本領域技術人員在考慮說明書及實踐這里公開的發(fā)明后，將容易想到本公開的其它實施方案。本申請旨在涵蓋本公開的任何變型、用途或者適應性變化，這些變型、用途或者適應性變化遵循本公開的一般性原理并包括本公開未公開的本技術領域中的公知常識或慣用技術手段。說明書和實施例僅被視為示例性的，本公開的真正范圍和精神由所附的權利要求指出。