測試單元、陣列基板和顯示面板的制作方法
【專利摘要】本發(fā)明提供一種測試單元，包括多條信號線、短路結(jié)構(gòu)和測試結(jié)構(gòu)，所述短路結(jié)構(gòu)包括多條短路線，每條短路線用于連接顏色相同、極性相同的子像素對應(yīng)的信號線，所述測試結(jié)構(gòu)包括至少一條測試線，其中，所述短路結(jié)構(gòu)設(shè)置在信號線的一端，所述短路結(jié)構(gòu)與所述測試結(jié)構(gòu)相連。相應(yīng)地，本發(fā)明還提供一種陣列基板和顯示面板。本發(fā)明可以減小測試單元在陣列基板上所占用的寬度，從而增加陣列基板上的可布線區(qū)面積，同時可以實現(xiàn)窄邊框的設(shè)計。
【專利說明】測試單元、陣列基板和顯示面板

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，具體涉及一種測試單元、包括該測試單元的陣列基板和包括該陣列基板的顯示面板。

【背景技術(shù)】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor Liquid Crystal Display,TFT-LCD)的主體結(jié)構(gòu)包括液晶面板和背光源，液晶面板包括對盒的陣列基板、彩膜基板以及設(shè)置在其間的液晶層。
[0003]在顯示器的制作過程中，需要對陣列基板以及液晶盒進(jìn)行測試。陣列基板上設(shè)置有與數(shù)據(jù)線一一對應(yīng)的信號線11，陣列測試(Array test)時，可以將信號線11按照排列順序分為奇數(shù)信號線和偶數(shù)信號線，并設(shè)置第一測試線21和第二測試線22分別為奇數(shù)信號線和偶數(shù)信號線提供測試信號。液晶盒測試(cell test)時，通過與每條信號線11對應(yīng)的引針(Pin)輸入測試信號，測試信號相同的信號線11與同一條短路線31短接，例如，可以設(shè)置六條短路線31，與第一條短路線31相連的信號線分別為第I條、第7條、第13條……信號線；與第二條短路線31相連的信號線分別為第2條、第8條、第14條信號線，并按此規(guī)則完成所有信號線11與短路線31的連接，如圖1所示。
[0004]但是，在圖1中，第一測試線21、第二測試線22以及短路線31沿信號線11的長度方向依次排列，信號線在第二測試線22與短路線31之間的部分較長，占用的了較大的面積，從而減少了陣列基板上用于排布數(shù)據(jù)線和柵線的布線空間，而金屬線布置密集將導(dǎo)致靜電擊穿發(fā)生的可能性。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種測試單元、一種包括該測試單元的陣列基板和一種包括該陣列基板的顯示面板，所述測試單元所占用的寬度較小，因而陣列基板上數(shù)據(jù)線和柵線的布線區(qū)域較大，從而減小靜電擊穿現(xiàn)象的發(fā)生。
[0006]為了實現(xiàn)上述目的，本發(fā)明提供一種測試單元，包括多條信號線、短路結(jié)構(gòu)和測試結(jié)構(gòu)，所述短路結(jié)構(gòu)包括多條短路線，每條短路線用于連接顏色相同、極性相同的子像素對應(yīng)的信號線，所述測試結(jié)構(gòu)包括至少一條測試線，其中，所述短路結(jié)構(gòu)設(shè)置在信號線的一端，所述短路結(jié)構(gòu)與所述測試結(jié)構(gòu)相連。
[0007]優(yōu)選地，所述測試結(jié)構(gòu)包括多條測試線，所述多條短路線被分為多個短路線組，多個短路線組與多條測試線對應(yīng)相連。
[0008]優(yōu)選地，所述多條測試線包括第一測試線和第二測試線，所述多個短路線組包括由奇數(shù)行的短路線組成的奇數(shù)短路線組和由偶數(shù)行的短路線組成的偶數(shù)短路線組，所述奇數(shù)短路線組中的每條短路線與所述第一測試線相連，所述偶數(shù)短路線組中的每條短路線與所述第二測試線相連。
[0009]優(yōu)選地，所述短路結(jié)構(gòu)包括六條短路線。
[0010]優(yōu)選地，所述測試單元還包括多條第一連接線和多條第二連接線，多條所述第一連接線分別用于連接所述奇數(shù)短路線中的多條短路線與所述第一測試線，多條所述第二連接線分別用于連接所述偶數(shù)短路線組中的多條短路線與所述第二測試線。
[0011]優(yōu)選地，多條所述短路線設(shè)置在同一層，所述短路線上方設(shè)置有第一絕緣層，
[0012]所述第一連接線設(shè)置在所述短路線下方的層中，且所述短路線在所述第一連接線所在的層上的投影與所述第一連接線不重疊，所述第一連接線和所述短路線之間設(shè)置有第二絕緣層，所述第一絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層和所述第一絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第二過孔和所述第一過孔將所述第一連接線與相對應(yīng)短路線電連接；和/或
[0013]所述第二連接線設(shè)置在所述短路線下方的層中，且所述短路線在所述第二連接線所在層上的投影與所述第二連接線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第一絕緣層的與所述偶數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第三過孔，所述第一絕緣層和所述第三絕緣層的與每條第二連接線對應(yīng)位置設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
[0014]優(yōu)選地，多條所述短路線設(shè)置在同一層，
[0015]所述第一連接線設(shè)置在所述短路線上方的層中，且所述第一連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第一連接線和所述短路線之間設(shè)置有第一絕緣層，所述第一連接線上方設(shè)置有第二絕緣層，所述第一絕緣層和所述第二絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第二過孔和所述第一過孔將所述第一連接線與相對應(yīng)短路線電連接；和/或
[0016]所述第二連接線設(shè)置在所述短路線上方的層中，且所述第二連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第二連接線上方設(shè)置有第四絕緣層，所述第四絕緣層和所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第三過孔，所述第四絕緣層的與每條第二連接線對應(yīng)位置設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
[0017]優(yōu)選地，制成所述第一連接件和所述第二連接件的材料包括透明電極材料。
[0018]相應(yīng)地，本發(fā)明還提供一種陣列基板，包括顯示區(qū)和環(huán)繞該顯示區(qū)設(shè)置的非顯示區(qū)，所述顯示區(qū)內(nèi)設(shè)置有多條數(shù)據(jù)線和多條柵線，所述非顯示區(qū)內(nèi)設(shè)置有測試單元，其中，所述測試單元包括多條信號線、短路結(jié)構(gòu)和測試結(jié)構(gòu)，所述短路結(jié)構(gòu)包括多條短路線，每條短路線用于連接顏色相同、極性相同的子像素對應(yīng)的信號線，所述測試結(jié)構(gòu)包括至少一條測試線，其中，所述短路結(jié)構(gòu)設(shè)置在信號線的一端，多條所述短路結(jié)構(gòu)與所述測試結(jié)構(gòu)相連。
[0019]優(yōu)選地，所述測試結(jié)構(gòu)包括多條測試線，所述多條短路線被分為多個短路線組，多個短路線組與多條測試線對應(yīng)相連。
[0020]優(yōu)選地，所述多條測試線包括第一測試線和第二測試線，所述多個短路線組包括由奇數(shù)行的短路線組成的奇數(shù)短路線組和由偶數(shù)行的短路線組成的偶數(shù)短路線組，所述奇數(shù)短路線組中的每條短路線與所述第一測試線相連，所述偶數(shù)短路線組中的每條短路線與所述第二測試線相連。
[0021 ] 優(yōu)選地，所述短路結(jié)構(gòu)包括六條短路線。
[0022]優(yōu)選地，所述測試單元還包括多條第一連接線和多條第二連接線，多條所述第一連接線分別用于連接所述奇數(shù)短路線中的多條短路線與所述第一測試線，多條所述第二連接線分別用于連接所述偶數(shù)短路線組中的多條短路線與所述第二測試線。
[0023]優(yōu)選地，多條所述短路線與所述數(shù)據(jù)線同層設(shè)置，所述短路線上方設(shè)置有第一絕緣層，所述第一絕緣層與所述陣列基板的鈍化層同層設(shè)置，
[0024]所述第一連接線與陣列基板的柵線同層設(shè)置，且所述短路線在所述第一連接線所在層上的投影與所述第一連接線不重疊，所述第一連接線與所述短路線之間設(shè)置有第二絕緣層，所述第二絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第一絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層和所述第一絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第二過孔和所述第一過孔將所述第一連接線與相對應(yīng)短路線電連接；和/或
[0025]所述第二連接線與陣列基板的柵線同層設(shè)置，且所述短路線在所述第二連接線所在層上的投影與所述第二短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第三絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線相對應(yīng)的位置處設(shè)置有第三過孔，所述第一絕緣層和所述第三絕緣層的與每條所述第二連接線對應(yīng)位置處設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
[0026]優(yōu)選地，多條所述短路線與所述柵線同層設(shè)置，
[0027]所述第一連接線與所述數(shù)據(jù)線同層設(shè)置，且所述第一連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第一連接線和所述短路線之間設(shè)置有第一絕緣層，所述第一絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第一連接線上方設(shè)置有第二絕緣層，所述第二絕緣層和所述陣列基板的鈍化層同層設(shè)置，所述第一絕緣層和所述第二絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第一過孔和所述第二過孔將所述第一連接線與相對應(yīng)的短路線電連接；和/或
[0028]所述第二連接線與所述數(shù)據(jù)線同層設(shè)置，且所述第二連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第二連接線上方設(shè)置有第四絕緣層，所述第四絕緣層和所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第三過孔，所述第四絕緣層的與每條第二連接線對應(yīng)位置處設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
[0029]優(yōu)選地，所述第一連接件和第二連接件與所述陣列基板的像素電極同步形成。
[0030]相應(yīng)地，本發(fā)明還提供一種顯示面板，包括對盒基板和本發(fā)明提供的上述陣列基板。
[0031]本發(fā)明中短路結(jié)構(gòu)設(shè)置在信號線的一端，短路結(jié)構(gòu)和測試結(jié)構(gòu)相連，這種設(shè)置方式下，測試結(jié)構(gòu)可以更加靠近短路結(jié)構(gòu)，從而使得測試單元占用的寬度較小，因而使得陣列基板上數(shù)據(jù)線和柵線的可布線區(qū)域較大，從而減少因排線密集導(dǎo)致的靜電擊穿現(xiàn)象，并且可以實現(xiàn)窄邊框的設(shè)計。

【專利附圖】

【附圖說明】
[0032]附圖是用來提供對本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0033]圖1是現(xiàn)有技術(shù)的測試單元的結(jié)構(gòu)示意圖；
[0034]圖2是本發(fā)明中測試單元的結(jié)構(gòu)示意圖；
[0035]圖3是本發(fā)明的第一種實施方式中短路結(jié)構(gòu)和測試結(jié)構(gòu)的連接示意圖；
[0036]圖4是本發(fā)明的第二種實施方式中短路結(jié)構(gòu)和測試結(jié)構(gòu)的連接示意圖；
[0037]圖5是本發(fā)明的第三種實施方式中短路結(jié)構(gòu)和測試結(jié)構(gòu)的連接示意圖；
[0038]圖6是本發(fā)明的實施方式第二連接件連接第二測試線和相對應(yīng)的短路條的俯視圖；
[0039]圖7是圖6的主視圖；
[0040]圖8是本發(fā)明的第四種實施方式中短路結(jié)構(gòu)和測試結(jié)構(gòu)的連接示意圖；
[0041]圖9是本發(fā)明的第五種實施方式中短路結(jié)構(gòu)和測試結(jié)構(gòu)的連接示意圖；
[0042]圖10是本發(fā)明的第六種實施方式中短路結(jié)構(gòu)和測試結(jié)構(gòu)的連接示意圖。
[0043]其中，附圖標(biāo)記為:11、信號線；20、測試結(jié)構(gòu)；21、第一測試線；22、第二測試線；30、短路結(jié)構(gòu)；31、短路線；41、第一連接線；42、第二連接線；42a、水平部；42b、豎直部；50、對位結(jié)構(gòu)；61、第一過孔；62、第二過孔；63、第三過孔；64、第四過孔；71、第一連接件；72、第二連接件；80、襯底基板；81、第一絕緣層；83、第三絕緣層。

【具體實施方式】
[0044]以下結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0045]作為本發(fā)明的一方面，提供一種測試單元，包括多條信號線11，短路結(jié)構(gòu)30和測試結(jié)構(gòu)20，短路結(jié)構(gòu)30包括多條短路線31，每條短路線31用于連接顏色相同、極性相同的子像素對應(yīng)的信號線11，測試結(jié)構(gòu)20包括至少一條測試線，其中，短路結(jié)構(gòu)30設(shè)置在信號線11的一端，短路結(jié)構(gòu)30與測試結(jié)構(gòu)20對應(yīng)相連。
[0046]當(dāng)將所述測試單元設(shè)置在陣列基板中時，所述測試單元位于陣列基板的周邊區(qū)域中，多條信號線11與陣列基板上的多條數(shù)據(jù)線一一對應(yīng)相連，進(jìn)行點屏測試(cell test)時，通過每條信號線11向?qū)?yīng)的數(shù)據(jù)線輸入測試信號進(jìn)行測試，上述“顏色相同、極性相同的子像素對應(yīng)的信號線11”是指，顏色相同且極性相同的子像素對應(yīng)的數(shù)據(jù)線所連接的信號線11。例如，當(dāng)陣列基板的每個像素單元包括R、G、B三個子像素，且每行像素單元中相鄰兩個子像素的極性相反時，向所有奇數(shù)列像素單元的R子像素輸入相同的測試信號、向所有奇數(shù)列像素單元的G子像素輸入相同的測試信號、向所有奇數(shù)列像素單元的B子像素輸入相同的測試信號、向所有偶數(shù)列像素單元的R子像素輸入相同的測試信號、向所有偶數(shù)列像素單元的G子像素輸入相同的測試信號、向所有偶數(shù)列像素單元的B子像素輸入相同的測試信號。
[0047]對比現(xiàn)有技術(shù)中的測試單元可以看出，現(xiàn)有的測試單元的多條測試線以及短路結(jié)構(gòu)30沿信號線11的長度方向由信號線的一端朝向顯示區(qū)域內(nèi)依次排列，因此，短路結(jié)構(gòu)30至信號線11端部的距離較大，從而使得測試單元占用的寬度較大，而本發(fā)明中短路結(jié)構(gòu)30設(shè)置在信號線11的一端，短路結(jié)構(gòu)和測試結(jié)構(gòu)相連，這種設(shè)置方式下，測試結(jié)構(gòu)20可以更加靠近短路結(jié)構(gòu)30，從而使得測試單元占用的寬度較小，因而使得陣列基板上數(shù)據(jù)線和柵線的可布線區(qū)域較大，從而減少因排線密集導(dǎo)致的靜電擊穿現(xiàn)象，并且可以實現(xiàn)窄邊框的設(shè)計。
[0048]為了提高測試效率，測試結(jié)構(gòu)20包括多條測試線，多條短路線31被分為多個短路線組，多個短路線組與多條測試線對應(yīng)相連。
[0049]本發(fā)明對所述測試線的數(shù)量不作限制，例如，測試結(jié)構(gòu)20可以包括兩條測試線，也可以包括三條測試線；相應(yīng)地，多條短路線31可以分為兩組，也可以分為三組，且同一組的短路線31不相鄰。作為本發(fā)明的一種【具體實施方式】，如圖2所示，多條測試線包括第一測試線21和第二測試線22，所述多個短路線組包括由奇數(shù)行的短路線31組成的奇數(shù)短路線組和由偶數(shù)行的短路線31組成的偶數(shù)短路線組，奇數(shù)短路線組中的每條短路線31與第一測試線21相連，偶數(shù)短路線組中的每條短路線31與第二測試線22相連。
[0050]設(shè)置有所述測試單元的陣列基板的每個像素單元包括三個子像素，每行像素單元中相鄰兩個子像素的極性相反，此時，如圖2所示，短路結(jié)構(gòu)30可以包括六條短路線31，第一條、第三條和第五條短路線31與第一測試線21相連，第二條、第四條和第六條短路線31與第二測試線22相連。并且，奇數(shù)列像素單元的R子像素對應(yīng)的信號線11(即，第1、7、13……條信號線11)通過第一條短路線31相連；奇數(shù)個像素單元的G子像素對應(yīng)的信號線11 ( S卩，第2、8、14……條信號線11)通過第二條短路線31相連；奇數(shù)列像素單元的B子像素對應(yīng)的信號線(即，第3、9、15……條信號線11)通過第三條短路線31相連；偶數(shù)個像素單元的R子像素對應(yīng)的信號線(即，第4、10、16……條信號線11)通過第四條短路線31相連；偶數(shù)個像素單元的G子像素對應(yīng)的信號線(即，第5、11、17……條信號線11)通過第五條短路線31相連；偶數(shù)個像素單元的B子像素對應(yīng)的信號線(S卩，第6、12、18……條信號線11)通過第六條短路線31相連。此時，第一條、第三條和第五條短路線31所連接的信號線均為奇數(shù)信號線，第二條、第四條和第六條短路線所連接的信號線均為偶數(shù)信號線。
[0051]在進(jìn)行陣列測試(Array test)時，分別向第一測試線21和第二測試線22輸入測試信號，以分別對奇數(shù)信號線所連接的奇數(shù)數(shù)據(jù)線和偶數(shù)信號線所連接的偶數(shù)數(shù)據(jù)線提供測試信號。在進(jìn)行點屏測試(cell test)時，分別向每條信號線輸入相應(yīng)的測試信號，應(yīng)當(dāng)理解的是，同一條短路線31所連接的多條信號線11所輸入的測試信號相同。
[0052]可以理解的是，測試單元也可以包括第一測試線、第二測試線、第三測試線時和六條短路線，此時，可以將第一條短路線和第三條短路線與第一條測試線相連，第二條短路線和第四條短路線與第二條測試線相連，第三條短路線和第六條短路線與第三條測試線相連。這種設(shè)置方式下，第一測試線通過第一條短路線和第三條短路線向每列像素單元的R子像素對應(yīng)的信號線輸入測試信號，第二測試線通過第二條短路線和第四條短路線向每列像素單元的G子像素對應(yīng)的信號線輸入測試信號，第三測試線通過第三條短路線和第六條短路線向每列像素單元的B子像素對應(yīng)的信號線輸入測試信號。在本發(fā)明中所述的信號線的排列順序按照圖2中從左至右的順序，短路線的排列順序按照圖2中從上至下的排列順序。
[0053]為了便于連接第一測試線21和奇數(shù)短路條組以及第二測試線22和偶數(shù)短路條組，所述測試單元可以包括多個第一連接線41和多個第二連接線42，多條第一連接線41分別用于連接奇數(shù)短路線組中的多條短路線31與第一測試線21，多條第二連接線42分別用于連接偶數(shù)短路線組中的多條短路線31與第二測試線22。如圖2所示，第一條第一連接線41連接在第一條短路線31與第一測試線21之間，第二條第一連接線41連接在第三條短路線31與第一測試線21之間，第三條第一連接線41連接在第五條短路線31與第一測試線21之間；第一條第二連接線42連接在第二條短路線31與第二測試線22之間，第二條第二連接線42連接在第四條短路線31與第二測試線22之間，第三條第二連接線連接在第六條短路線31與第二測試線22之間。這里，第一連接線41和第二連接線42的排列順序為圖2中從左至右的順序。
[0054]通常，在完成點屏測試后，利用激光將短路結(jié)構(gòu)30從陣列基板上去除，如圖2所示，在短路結(jié)構(gòu)30的延伸方向上設(shè)置有對位結(jié)構(gòu)50，用于激光束和短路結(jié)構(gòu)30的對位。為了避免所述測試線遮擋對位結(jié)構(gòu)而影響激光的去除效果，如圖2所示，第一測試線21和第二測試線22與顯示區(qū)域之間的距離均遠(yuǎn)于短路結(jié)構(gòu)30與顯示區(qū)域之間的距離，第一連接線41與第一測試線21之間以及奇數(shù)短路線組之間形成90° ±5°的角度；第二連接線42可以包括水平部42a和豎直部42b，水平部42a與短路線31的延伸方向一致，豎直部42b連接在水平部42a和第二測試線22之間。
[0055]在本發(fā)明中，多條短路線31之間的位置關(guān)系不作限定，例如，奇數(shù)短路線組和偶數(shù)短路線組設(shè)置在絕緣間隔的不同層中，此時，可以將多條第一連接線41與奇數(shù)短路線組同層設(shè)置，將多條第二連接線42與偶數(shù)短路線組同層設(shè)置，從而防止偶數(shù)短路線組與第一連接線41之間出現(xiàn)短路；或者，將奇數(shù)短路線組和偶數(shù)短路線組設(shè)置在同一層中。
[0056]作為本發(fā)明的一種【具體實施方式】，如圖3至圖7所示，多條短路線31設(shè)置在同一層，短路線31上方設(shè)置有第一絕緣層。
[0057]第一連接線41設(shè)置在短路線31下方的層中，且短路線31在第一連接線41所在層上的投影與第一連接線41不重疊，第一連接線和41和短路線31之間設(shè)置有第二絕緣層，所述第一絕緣層的與所述奇數(shù)短路線組中的每條短路線的對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層和所述第一絕緣層的與每條所述第一連接線的對應(yīng)位置處設(shè)置有第二過孔62(即，第二過孔62貫穿第二絕緣層和第一絕緣層)，所述測試單元還包括第一連接件71，第一連接件71通過第二過孔62和第一過孔61將第一連接線41與相對應(yīng)的短路線31電連接；和/或
[0058]第二連接線42設(shè)置在短路線31下方的層中，且短路線31在第二連接線42所在層上的投影與第二連接線42不重疊，第二連接線42和短路條31之間設(shè)置有第三絕緣層，第一絕緣層的與所述偶數(shù)短路線組中的每條短路線31的對應(yīng)位置處設(shè)置有第三過孔63，第三絕緣層和第一絕緣層的與每條第二連接線42的對應(yīng)位置設(shè)置有第四過孔64 ( S卩，第四過孔64貫穿第三絕緣層和第一絕緣層)，所述測試單元還包括第二連接件72，第二連接件72通過第四過孔64和第三過孔63將第二連接線42與相對應(yīng)的短路線31電連接。
[0059]如圖3所示的實施方式中，第一連接線41設(shè)置在短路線31下方的層中，第一過孔61貫穿第一絕緣層將奇數(shù)短路線組中的短路線31部分露出，第二過孔62同時貫穿第一絕緣層和第二絕緣層將第一連接線41的部分露出，第一連接件71通第一過孔61和第二過孔62過相連，從而將奇數(shù)短路線組中的每條短路線31與對應(yīng)的第一連接線41相連；第二連接線42和短路線31設(shè)置在同一層中，如圖3中所示，可以將第一條第二連接線42與第二條短路線31形成為一體，第二條第二連接線42與第四條短路線31形成為一體，第三條第二連接線42與第六條短路線31形成為一體。
[0060]如圖4所示的實施方式中，第二連接線42設(shè)置在短路線31下方的層中，第三過孔63貫穿第一絕緣層81將偶數(shù)短路線組中的短路線31部分露出，第四過孔64同時貫穿第三絕緣層83和第一絕緣層81將第二連接線42的部分露出，第二連接件72通過第四過孔64和第三過孔63將第二連接線42與相對應(yīng)的短路線31電連接；第一連接線41和短路條31設(shè)置在同一層中，如圖4中所示，可以將第一條第一連接線41與第一條短路線31形成為一體，第二條第一連接線41與第三條短路線31形成為一體，第三條第一連接線41與第五條短路線31形成為一體。
[0061]如圖5所示的實施方式中，第一連接線41設(shè)置在短路線31下方的層中，且第二連接線42也設(shè)置在短路線31下方的層中，短路線31上方設(shè)置有第一絕緣層81，第一連接線41與短路線31之間設(shè)置有第二絕緣層，第二連接線42與短路線31設(shè)置有第三絕緣層83。第一過孔61貫穿第一絕緣層81將奇數(shù)短路線組中的短路線31部分露出，第二過孔62同時貫穿第一絕緣層81和第二絕緣層將第一連接線41的部分露出，第一連接件71通過第一過孔61和第二過孔62將奇數(shù)短路線組中的短路線31和第一連接線41電連接；第三過孔63貫穿第一絕緣層81將偶數(shù)短路線組中的短路線31的部分露出，第四過孔64同時貫穿第三絕緣層83和第一絕緣層81將第二連接線42的部分露出，第二連接件72通過第三過孔63和第四過孔64將偶數(shù)短路線組的短路線和第二連接線42電連接。
[0062]圖6和圖7示出了第三過孔和第四過孔之間的連接示意圖，當(dāng)?shù)诙B接線42設(shè)置在短路線31下方的層中時，將偶數(shù)短路線組中的每條短路線與第二連接線進(jìn)行連接的過程為:在襯底基板80上形成包括第二連接線42的圖形；再在形成有第二連接線42的襯底基板上形成第三絕緣層83 ;然后在第三絕緣層83上方形成包括短路線31的圖形；之后在短路線31上方形成第一絕緣層81，這時可以形成貫穿第一絕緣層81的第三過孔63，以及貫穿第三絕緣層83和第一絕緣層81的第四過孔64，第三過孔63用于將偶數(shù)短路線組中的短路線31的部分露出，第四過孔64用于將第二連接線42的部分露出；最后，在形成有第三過孔63和第四過孔64的襯底基板上形成導(dǎo)電材料層，并在所述導(dǎo)電材料層上形成包括第二連接件72的圖形，從而連接偶數(shù)短路線組中的每條短路線31與相應(yīng)的第二連接線42。
[0063]為了防止多個第一連接線41之間產(chǎn)生重疊，每條短路線31的長度互不相同，優(yōu)選地，如圖3至圖5所示，奇數(shù)短路線組中的每條短路線31的長度沿朝向顯示區(qū)域的方向依次增加，偶數(shù)短路線組中的每條短路線31的長度沿朝向顯示區(qū)域的方向依次增加。
[0064]本領(lǐng)域技術(shù)人員可以理解的是，信號線11與短路線31設(shè)置在絕緣間隔的不同層中，每條信號線11和相應(yīng)的短路線31之間通過過孔進(jìn)行連接。
[0065]第一連接線41與第一測試線21可以同層設(shè)置，或者不同層設(shè)置并通過過孔和連接件相連，第二連接線42與第二測試線22可以同層設(shè)置，或者不同層設(shè)置并通過過孔和連接件相連。優(yōu)選地，多個第一連接線41和第一測試線21可以形成為一體，多個第二連接線42和第二測試線22可以形成為一體，從而簡化陣列基板的制作工藝。
[0066]作為本發(fā)明的另一種【具體實施方式】，多條短路線設(shè)置在同一層，
[0067]第一連接線41設(shè)置在短路線31上方的層中，且第一連接線41在短路線31所在層上的投影與短路線31不重疊，第一連接線41和短路線31之間設(shè)置有第一絕緣層，第一連接線41上方設(shè)置有第二絕緣層，所述第一絕緣層和所述第二絕緣層的與所述奇數(shù)短路線組中的每條短路線31對應(yīng)位置處設(shè)置有第一過孔61 (即，第一過孔61同時貫穿第一絕緣層和第二絕緣層)，第二絕緣層的與每條第一連接線41對應(yīng)位置處設(shè)置有第二過孔62，所述測試單元還包括第一連接件71，第一連接件71通過第二過孔62和第一過孔61將第一連接線41與對應(yīng)的短路線31電連接；和/或
[0068]第二連接線42設(shè)置在短路線31上方的層中，且第二連接線42在短路線31所在層上的投影與短路線31不重疊，第二連接線42和短路線31之間設(shè)置有第三絕緣層83，第二連接線42上方設(shè)置有第四絕緣層，第四絕緣層和第三絕緣層的與所述偶數(shù)短路線組中的每條短路線31對應(yīng)位置處設(shè)置有第三過孔63 (即，第三過孔63同時貫穿第四絕緣層和第三絕緣層)，第四絕緣層的與每條第二連接線42對應(yīng)位置設(shè)置有第四過孔64，所述測試單元還包括第二連接件72，第二連接件通過第四過孔64和第三過孔63將第二連接線42與相對應(yīng)的短路線31電連接。
[0069]這種設(shè)置方式與圖3、圖4和圖5的設(shè)置方式相似，區(qū)別僅在于短路線31、第一連接線41和第二連接線42所在層的位置關(guān)系不同:如圖8所示的實施方式與圖3相比，圖6中將第一連接線41設(shè)置于短路線31上方的層中，第二連接線42可以與短路線31位于同一層；如圖9所示的實施方式與圖4相比，圖9將第二連接線42設(shè)置于短路線31上方的層中，第一連接線41與短路線31位于同一層；如圖10所示的實施方式與圖5相比，圖10將第一連接線41和第二連接線42均設(shè)置于短路線31下方的層中。
[0070]優(yōu)選地，第一連接件71和第二連接件72的材料可以包括透明電極材料，例如氧化銦錫(ITO)。
[0071]上述為對本發(fā)明所提供的測試單元的描述，可以看出，本發(fā)明中短路結(jié)構(gòu)設(shè)置在信號線的一端，短路結(jié)構(gòu)與測試結(jié)構(gòu)相連，這種設(shè)置方式下，測試結(jié)構(gòu)可以靠近短路結(jié)構(gòu)，從而使得測試單元在陣列基板上占用的面積較小，因而使得數(shù)據(jù)線的可布線區(qū)域較大，從而減少因排線密集導(dǎo)致的靜電擊穿現(xiàn)象。
[0072]作為本發(fā)明的另一方面，提供一種陣列基板，包括顯示區(qū)和環(huán)繞該顯示區(qū)設(shè)置的非顯示區(qū)，所述非顯示區(qū)內(nèi)設(shè)置有測試單元，其中，所述測試單元包括多條信號線、短路結(jié)構(gòu)和測試結(jié)構(gòu)，所述短路結(jié)構(gòu)包括多條短路線，每條短路線用于連接顏色相同、極性相同的子像素對應(yīng)的信號線，所述測試結(jié)構(gòu)包括至少一條測試線，其中，所述短路結(jié)構(gòu)設(shè)置在信號線的一端，多條所述短路結(jié)構(gòu)與所述測試結(jié)構(gòu)相連。如上文中所述，為了提高陣列測試的測試效率，所述測試結(jié)構(gòu)包括多條測試線，所述多條短路線被分為多個短路線組，多個短路線組與多條測試線對應(yīng)相連。
[0073]作為本發(fā)明的一種【具體實施方式】，所述多條測試線包括第一測試線和第二測試線，所述多個短路線組包括由奇數(shù)行的短路線組成的奇數(shù)短路線組和由偶數(shù)行的短路線組成的偶數(shù)短路線組，所述奇數(shù)短路線組中的每條短路線與所述第一測試線相連，所述偶數(shù)短路線組中的每條短路線與所述第二測試線相連。
[0074]進(jìn)一步具體地，所述短路結(jié)構(gòu)可以包括六條短路線，第一條、第三條和第五條短路線與所述第一測試線相連，第二條、第四條和第六條短路線與所述第二測試線相連。
[0075]為了便于連接所述奇數(shù)短路線組和所述第一測試線以及所述偶數(shù)短路線組和所述第二測試線，更進(jìn)一步地，所述測試單元還可以包括多條第一連接線和多條第二連接線，多條所述第一連接線分別用于連接所述奇數(shù)短路線中的多條短路線與所述第一測試線，多條所述第二連接線分別用于連接所述偶數(shù)短路線組中的多條短路線與所述第二測試線。
[0076]所述陣列基板可以包括本發(fā)明第一種實施方式所提供的測試單元，即多條所述短路線與所述數(shù)據(jù)線同層設(shè)置，所述短路線上方設(shè)置有第一絕緣層，所述第一絕緣層與所述陣列基板的鈍化層同層設(shè)置，
[0077]所述第一連接線與陣列基板的柵線同層設(shè)置，且所述短路線在所述第一連接線所在層上的投影與所述第一連接線不重疊，所述第一連接線與所述短路線之間設(shè)置有第二絕緣層，所述第二絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第一絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層和所述第一絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第二過孔和所述第一過孔將所述第一連接線與相對應(yīng)短路線電連接；和/或
[0078]所述第二連接線與陣列基板的柵線同層設(shè)置，且所述短路線在所述第二連接線所在層上的投影與所述第二短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第三絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線相對應(yīng)的位置處設(shè)置有第三過孔，所述第一絕緣層和所述第三絕緣層的與每條所述第二連接線對應(yīng)位置處設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
[0079]所述陣列基板也可以包括本發(fā)明第二種實施方式所提供的測試單元，即多條所述短路線與所述柵線同層設(shè)置，
[0080]所述第一連接線與所述數(shù)據(jù)線同層設(shè)置，且所述第一連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第一連接線和所述短路線之間設(shè)置有第一絕緣層，所述第一絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第一連接線上方設(shè)置有第二絕緣層，所述第二絕緣層和所述陣列基板的鈍化層同層設(shè)置，所述第一絕緣層和所述第二絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第一過孔和所述第二過孔將所述第一連接線與相對應(yīng)的短路線電連接；和/或
[0081]所述第二連接線與所述數(shù)據(jù)線同層設(shè)置，且所述第二連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第二連接線上方設(shè)置有第四絕緣層，所述第四絕緣層和所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第三過孔，所述第四絕緣層的與每條第二連接線對應(yīng)位置處設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
[0082]為了簡化陣列基板的制作工藝，所述第一連接件和第二連接件可以和所述陣列基板的像素電極同步形成。
[0083]數(shù)據(jù)線所在層的圖形的材料可以和柵線所在層的圖形的材料相同，即制成所述短路線、所述測試線、所述第一連接線和所述第二連接線的材料可以均為銅或鋁，優(yōu)選地，所述短路線、所述測試線、所述第一連接線和所述第二連接線的材料均為銅，以提高導(dǎo)電性倉泛。
[0084]作為本發(fā)明的再一方面，提供一種顯示面板，該顯示面板包括對盒基板和上述陣列基板。
[0085]當(dāng)陣列基板和對盒基板對盒后，陣列基板的設(shè)置有測試結(jié)構(gòu)的一側(cè)超出所述對盒基板，陣列測試完成后，沿對盒基板的邊緣將測試線切斷，為了防止測試線在陣列基板上的殘留，多條所述測試線均超出所述對盒基板的邊緣(如圖5中的虛線所示)，最靠近顯示區(qū)域的測試線超出所述對盒基板的邊緣的寬度LI在0.25?0.35mm范圍內(nèi)。
[0086]類似地，在點屏測試完成后，可以采用激光束將短路結(jié)構(gòu)斷開，所述短路結(jié)構(gòu)位于所述對盒基板的邊緣(如圖5中的虛線所示)內(nèi)側(cè)，且最靠近對盒基板邊緣的測試線與所述對盒基板的邊緣之間的距離L2在0.25mm?0.35mm范圍內(nèi)，從而防止切斷測試線時對短路線產(chǎn)生影響。
[0087]由于短路結(jié)構(gòu)、測試線在陣列基板上所占用的面積減小，使得陣列基板上柵線、數(shù)據(jù)線的可布線面積增加，從而減少靜電擊穿的發(fā)生，提高顯示面板的質(zhì)量。
[0088]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種測試單元，包括多條信號線、短路結(jié)構(gòu)和測試結(jié)構(gòu)，所述短路結(jié)構(gòu)包括多條短路線，每條短路線用于連接顏色相同、極性相同的子像素對應(yīng)的信號線，所述測試結(jié)構(gòu)包括至少一條測試線，其特征在于，所述短路結(jié)構(gòu)設(shè)置在信號線的一端，所述短路結(jié)構(gòu)與所述測試結(jié)構(gòu)相連。
2.根據(jù)權(quán)利要求1所述的測試單元，其特征在于，所述測試結(jié)構(gòu)包括多條測試線，所述多條短路線被分為多個短路線組，多個短路線組與多條測試線對應(yīng)相連。
3.根據(jù)權(quán)利要求2所述的測試單元，其特征在于，所述多條測試線包括第一測試線和第二測試線，所述多個短路線組包括由奇數(shù)行的短路線組成的奇數(shù)短路線組和由偶數(shù)行的短路線組成的偶數(shù)短路線組，所述奇數(shù)短路線組中的每條短路線與所述第一測試線相連，所述偶數(shù)短路線組中的每條短路線與所述第二測試線相連。
4.根據(jù)權(quán)利要求3所述的測試單元，其特征在于，所述短路結(jié)構(gòu)包括六條短路線。
5.根據(jù)權(quán)利要求3所述的測試單元，其特征在于，所述測試單元還包括多條第一連接線和多條第二連接線，多條所述第一連接線分別用于連接所述奇數(shù)短路線中的多條短路線與所述第一測試線，多條所述第二連接線分別用于連接所述偶數(shù)短路線組中的多條短路線與所述第二測試線。
6.根據(jù)權(quán)利要求5所述的測試單元，其特征在于，多條所述短路線設(shè)置在同一層，所述短路線上方設(shè)置有第一絕緣層， 所述第一連接線設(shè)置在所述短路線下方的層中，且所述短路線在所述第一連接線所在的層上的投影與所述第一連接線不重疊，所述第一連接線和所述短路線之間設(shè)置有第二絕緣層，所述第一絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層和所述第一絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第二過孔和所述第一過孔將所述第一連接線與相對應(yīng)短路線電連接；和/或 所述第二連接線設(shè)置在所述短路線下方的層中，且所述短路線在所述第二連接線所在層上的投影與所述第二連接線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第一絕緣層的與所述偶數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第三過孔，所述第一絕緣層和所述第三絕緣層的與每條第二連接線對應(yīng)位置設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
7.根據(jù)權(quán)利要求5所述的測試單元，其特征在于，多條所述短路線設(shè)置在同一層， 所述第一連接線設(shè)置在所述短路線上方的層中，且所述第一連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第一連接線和所述短路線之間設(shè)置有第一絕緣層，所述第一連接線上方設(shè)置有第二絕緣層，所述第一絕緣層和所述第二絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第二過孔和所述第一過孔將所述第一連接線與相對應(yīng)短路線電連接；和/或 所述第二連接線設(shè)置在所述短路線上方的層中，且所述第二連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第二連接線上方設(shè)置有第四絕緣層，所述第四絕緣層和所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第三過孔，所述第四絕緣層的與每條第二連接線對應(yīng)位置設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
8.根據(jù)權(quán)利要求6或7所述的測試單元，其特征在于，制成所述第一連接件和所述第二連接件的材料包括透明電極材料。
9.一種陣列基板，包括顯示區(qū)和環(huán)繞該顯示區(qū)設(shè)置的非顯示區(qū)，所述顯示區(qū)內(nèi)設(shè)置有多條數(shù)據(jù)線和多條柵線，所述非顯示區(qū)內(nèi)設(shè)置有測試單元，其特征在于，所述測試單元包括多條信號線、短路結(jié)構(gòu)和測試結(jié)構(gòu)，所述短路結(jié)構(gòu)包括多條短路線，每條短路線用于連接顏色相同、極性相同的子像素對應(yīng)的信號線，所述測試結(jié)構(gòu)包括至少一條測試線，其中，所述短路結(jié)構(gòu)設(shè)置在信號線的一端，多條所述短路結(jié)構(gòu)與所述測試結(jié)構(gòu)相連。
10.根據(jù)權(quán)利要求9所述的陣列基板，其特征在于，所述測試結(jié)構(gòu)包括多條測試線，所述多條短路線被分為多個短路線組，多個短路線組與多條測試線對應(yīng)相連。
11.根據(jù)權(quán)利要求10所述的陣列基板，其特征在于，所述多條測試線包括第一測試線和第二測試線，所述多個短路線組包括由奇數(shù)行的短路線組成的奇數(shù)短路線組和由偶數(shù)行的短路線組成的偶數(shù)短路線組，所述奇數(shù)短路線組中的每條短路線與所述第一測試線相連，所述偶數(shù)短路線組中的每條短路線與所述第二測試線相連。
12.根據(jù)權(quán)利要求11所述的陣列基板，其特征在于，所述短路結(jié)構(gòu)包括六條短路線。
13.根據(jù)權(quán)利要求11所述的陣列基板，其特征在于，所述測試單元還包括多條第一連接線和多條第二連接線，多條所述第一連接線分別用于連接所述奇數(shù)短路線中的多條短路線與所述第一測試線，多條所述第二連接線分別用于連接所述偶數(shù)短路線組中的多條短路線與所述第二測試線。
14.根據(jù)權(quán)利要求13所述的陣列基板，其特征在于，多條所述短路線與所述數(shù)據(jù)線同層設(shè)置，所述短路線上方設(shè)置有第一絕緣層，所述第一絕緣層與所述陣列基板的鈍化層同層設(shè)置， 所述第一連接線與陣列基板的柵線同層設(shè)置，且所述短路線在所述第一連接線所在層上的投影與所述第一連接線不重疊，所述第一連接線與所述短路線之間設(shè)置有第二絕緣層，所述第二絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第一絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層和所述第一絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第二過孔和所述第一過孔將所述第一連接線與相對應(yīng)短路線電連接；和/或 所述第二連接線與陣列基板的柵線同層設(shè)置，且所述短路線在所述第二連接線所在層上的投影與所述第二短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第三絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線相對應(yīng)的位置處設(shè)置有第三過孔，所述第一絕緣層和所述第三絕緣層的與每條所述第二連接線對應(yīng)位置處設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
15.根據(jù)權(quán)利要求13所述的陣列基板，其特征在于，多條所述短路線與所述柵線同層設(shè)置， 所述第一連接線與所述數(shù)據(jù)線同層設(shè)置，且所述第一連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第一連接線和所述短路線之間設(shè)置有第一絕緣層，所述第一絕緣層與所述陣列基板的柵絕緣層同層設(shè)置，所述第一連接線上方設(shè)置有第二絕緣層，所述第二絕緣層和所述陣列基板的鈍化層同層設(shè)置，所述第一絕緣層和所述第二絕緣層的與所述奇數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第一過孔，所述第二絕緣層的與每條所述第一連接線對應(yīng)位置處設(shè)置有第二過孔，所述測試單元還包括第一連接件，所述第一連接件通過所述第一過孔和所述第二過孔將所述第一連接線與相對應(yīng)的短路線電連接；和/或 所述第二連接線與所述數(shù)據(jù)線同層設(shè)置，且所述第二連接線在所述短路線所在層上的投影與所述短路線不重疊，所述第二連接線和所述短路線之間設(shè)置有第三絕緣層，所述第二連接線上方設(shè)置有第四絕緣層，所述第四絕緣層和所述第三絕緣層的與所述偶數(shù)短路線組中的每條短路線對應(yīng)位置處設(shè)置有第三過孔，所述第四絕緣層的與每條第二連接線對應(yīng)位置處設(shè)置有第四過孔，所述測試單元還包括第二連接件，所述第二連接件通過所述第四過孔和所述第三過孔將所述第二連接線與相對應(yīng)的短路線電連接。
16.根據(jù)要求14或15所述的陣列基板，其特征在于，所述第一連接件和第二連接件與所述陣列基板的像素電極同步形成。
17.—種顯示面板，其特征在于，包括對盒基板和權(quán)利要求9至16中任意一項所述的陣列基板。
【文檔編號】G02F1/13GK104298039SQ201410602731
【公開日】2015年1月21日 申請日期:2014年10月31日 優(yōu)先權(quán)日:2014年10月31日
【發(fā)明者】張逵 申請人:京東方科技集團(tuán)股份有限公司, 北京京東方顯示技術(shù)有限公司