適用于sfp+高速光電通信的收、發(fā)、控三合一芯片的制作方法
【專利摘要】一種適用于SFP+高速光電通信的收、發(fā)、控三合一芯片，采用CMOS工藝將主控模塊、光發(fā)送模塊、光接收模塊、電源模塊，和包括A/D轉(zhuǎn)換單元和內(nèi)部存儲單元的功能電路有效的集成在一顆芯片上，電源模塊，采用DC-DC電路和LDO電路相結(jié)合，提高了轉(zhuǎn)換效率，降低芯片整體功耗，保證了電源質(zhì)量。CDR電路具有三種狀態(tài)，以及手動和自動檢測兩種模式，使用戶在不同的應用場景下達到性能和功耗的最佳平衡狀態(tài)。本發(fā)明有效的實現(xiàn)SFP+高速光電通信的三合一單芯片設計，在不犧牲性能和功耗的基礎上，減小SFP+模組的BOM體積和成本，進而簡化用戶的板級電路設計，降低設計難度，縮短生產(chǎn)周期。
【專利說明】適用于SFP+高速光電通信的收、發(fā)、控三合一芯片
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及SPF+系統(tǒng)設計領(lǐng)域，具體的，涉及一種適用于SFP+高速光電通信的收、發(fā)、控三合一芯片。
【背景技術(shù)】
[0002]隨著光通信技術(shù)的普及，人們對于速率的要求越來越高。SFP+(SmallForm-factor Pluggables)作為一種高速小體積的規(guī)范,受到越來越多的關(guān)注。而由于成本、體積以及功耗等的要求，SFP+單芯片解決方案成為了人們關(guān)注的一個焦點。
[0003]為了減少PCB的BOM成本和外部元件數(shù)量，有一部分芯片廠商研發(fā)出了發(fā)射端激光驅(qū)動器和接收端限幅放大器結(jié)合的二合一光電轉(zhuǎn)換芯片。
[0004]但是，由于市場競爭越來越激烈，光模塊制造商多年來一直承受著降低產(chǎn)品價格的壓力，市場迫切需要一款具有高集成度、低成本和低功耗特性的三合一高性能芯片組。
[0005]目前SFP+芯片廠商主要采用SiGe工藝技術(shù)，但是該技術(shù)無法用來制造實現(xiàn)MCU主控單元，而且成本很高，因此，在市面上沒有類似的將光發(fā)送模塊、光接收模塊和主控模塊三合一的芯片解決方案。
[0006]因此，如何集成MCU主控單元，兼顧芯片性能，達到減少SFP+模組整機體積、成本，甚至功耗的目的，成為SFP+單芯片解決方案的一個關(guān)注點。
【發(fā)明內(nèi)容】
[0007]本發(fā)明的目的在于提出一種適用于SFP+高速光電通信的收、發(fā)、控三合一芯片實現(xiàn)方法，有效的將SFP+模組所需要的發(fā)送器、接收器和MCU主控單元集成在一個芯片上，在不犧牲性能和功耗的基礎上，減小SFP+模組的BOM體積和成本，進而簡化用戶的板級電路設計，降低設計難度，縮短生產(chǎn)周期。
[0008]為達此目的，本發(fā)明采用以下技術(shù)方案:
[0009]一種適用于SFP+高速光電通信的收、發(fā)、控三合一芯片，其特征在于:采用CMOS制造工藝，將SFP+高速光通信中的光接收模塊、光發(fā)送模塊、主控模塊、電源模塊和包括A/D轉(zhuǎn)換單元和內(nèi)部存儲單元的其它功能模塊集成在一個收、發(fā)、控三合一芯片中。
[0010]優(yōu)選地，所述CMOS制造工藝，為CMOS 28_90nm工藝。
[0011]優(yōu)選地，所述主控模塊包括MCU主控單元，所述MCU主控單元與光接收模塊和光發(fā)送模塊連接，通過相關(guān)參數(shù)控制光接收模塊和光發(fā)送模塊，實現(xiàn)相關(guān)信號的分析、處理、控制和傳輸，對輸入信號和輸出信號進行補償和調(diào)整；
[0012]所述光發(fā)送模塊，包括激光器驅(qū)動單元、時鐘數(shù)據(jù)恢復電路CDR和自動功率控制單元，用于控制光發(fā)射組件將所述輸入電信號轉(zhuǎn)換為輸出光信號，所述自動功率控制單元，通過光發(fā)射組件得到的輸出光功率與所述MCU主控單元設置的目標光功率進行比較得出模擬電壓信號，并發(fā)送至所述激光器驅(qū)動單元，所述激光器驅(qū)動單元，用于根據(jù)所述模擬電壓信號生成相應的偏置電流和調(diào)制電流，并用來驅(qū)動光發(fā)射組件將外部輸入電信號轉(zhuǎn)換為所述輸出光信號，所述激光器驅(qū)動單元還集成時鐘數(shù)據(jù)恢復電路CDR，用于從傳進來的電信號數(shù)據(jù)中恢復嵌入的時鐘，然后按照恢復的時鐘進行數(shù)據(jù)位對齊；
[0013]所述光接收模塊，包括限幅放大電路單元和時鐘數(shù)據(jù)恢復電路CDR，用于控制光接收組件將輸入光信號轉(zhuǎn)換為輸出電信號，所述限幅放大電路單元，用于對光接收組件轉(zhuǎn)換出的電信號進行三級放大以生成所述輸出電信號，并將該輸出電信號發(fā)送至外部電接口單元；所述限幅放大電路單元還集成有所述時鐘數(shù)據(jù)恢復電路CDR，同樣用于從數(shù)據(jù)中恢復嵌入的時鐘，然后按照恢復的時鐘進行數(shù)據(jù)位對齊。
[0014]優(yōu)選地，所述A/D轉(zhuǎn)換單元，用于將外部電壓、溫度、接收光功率、發(fā)射光功率、偏置電流等的模擬信號轉(zhuǎn)換為數(shù)字信號，與MCU主控單元共同完成數(shù)字診斷功能；所述內(nèi)部存儲單元用于存儲程序和數(shù)據(jù)。
[0015]優(yōu)選地，所述電源模塊包括DC-DC電路和LDO電路，外部電源先通過轉(zhuǎn)換效率較高的DC-DC電路進行一次變壓，轉(zhuǎn)換成較低電壓，達到節(jié)約功耗的目的；再將DC-DC轉(zhuǎn)換得到的電壓，通過低噪的LDO電路進行二次轉(zhuǎn)換，供給內(nèi)部電路使用，達到提高電源質(zhì)量的目的。
[0016]進一步優(yōu)選地，所述電源模塊包括LD0_DIG電路，DC-DC電路，和與所述DC-DC電路連接的LD0_RX電路和LD0_TX電路，所述LD0_RX電路和光接收模塊連接，所述LD0_TX電路和光發(fā)送模塊連接，所述LD0_DIG電路，直接給所述MCU主控單元供電。
[0017]優(yōu)選地，在電壓轉(zhuǎn)換電路的參數(shù)設計上，需要將DC-DC電路轉(zhuǎn)換得到的電壓值，盡可能貼近芯片內(nèi)部電路需要的供電電壓。
[0018]優(yōu)選地,所述CDR電路具有normal、bypass和powered-down三種狀態(tài)，
[0019]所述normal狀態(tài)，表示⑶R電路會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作，
[0020]所述bypass狀態(tài)，表示CDR電路只具有速率檢測功能，而不會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作，
[0021]所述powered-down狀態(tài),表示Q)R電路處在關(guān)閉狀態(tài)。
[0022]進一步優(yōu)選地，所述⑶R電路具有手動設置模式和/或自動檢測模式。
[0023]進入手動設置模式時，用戶可以來開啟和關(guān)閉⑶R，開啟的時候⑶R默認工作在normal模式，會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作，關(guān)閉的時候，CDR處于powered-down 狀態(tài)；
[0024]進入自動檢測模式時，CDR會對輸入數(shù)據(jù)速率進行檢測，當檢測到數(shù)據(jù)速率低于14.025Gb/s時，⑶R工作在bypass模式，電路只具有速率檢測功能，但不會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作；當檢測到系統(tǒng)數(shù)據(jù)速率高于或等于14.025Gb/s時，CDR工作在normal 模式。
[0025]因此，本發(fā)明公開了一種適用于SFP+高速光電通信的收、發(fā)、控三合一芯片，通過使用CMOS工藝，有效的將SFP+模塊所需要的三個組成部分:光接收模塊、光發(fā)送模塊和MCU主控模塊集成在一個芯片上，同時集成的還包括電源控制單元、包括A/D轉(zhuǎn)換單元和內(nèi)部存儲單元在內(nèi)的其他相關(guān)功能電路。并且通過制程的選擇，以及DC-DC電路和LDO電路相結(jié)合的內(nèi)部電源控制單元的設計運用，可以兼顧性能、成本以及功耗的需求。最終達到減小SFP+模組BOM體積和成本，降低設計難度，縮短生產(chǎn)周期的目的。
【專利附圖】
【附圖說明】
[0026]圖1是根據(jù)本發(fā)明的一個具體實施例的收、發(fā)、控三合一芯片的結(jié)構(gòu)框圖；
[0027]圖2是根據(jù)本發(fā)明的另一個具體實施例的收、發(fā)、控三合一芯片的采用1.5V為中間電壓的結(jié)構(gòu)框圖；
[0028]圖3是根據(jù)本發(fā)明的另一個具體實施例的收、發(fā)、控三合一芯片的采用1.5V為中間電壓的芯片電源轉(zhuǎn)換框圖；
[0029]圖4是根據(jù)本發(fā)明的再一個具體實施例的收、發(fā)、控三合一芯片的采用1.8V為中間電壓的芯片電源轉(zhuǎn)換框圖。
[0030]圖中的附圖標記所分別指代的技術(shù)特征為:
[0031]1、光發(fā)送模塊；2、光接收模塊；3、主控模塊；4、電源模塊；5、外部電接口單元；101、激光器驅(qū)動單元/CDR ; 102、自動功率控制單元；201、限幅放大電路單元/CDR ；30UMCU主控單元；302、A/D轉(zhuǎn)換單元；303、內(nèi)部存儲單元；401、DC_DC電路；402、LD0_TX電路；403、LD0_RX 電路；404、LD0_DIG 電路。
【具體實施方式】
[0032]下面結(jié)合附圖和實施例對本發(fā)明作進一步的詳細說明?？梢岳斫獾氖牵颂幩枋龅木唧w實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部結(jié)構(gòu)。
[0033]實施例1:
[0034]要將光發(fā)送模塊、光接收模塊和主控模塊，集成在一起，必須綜合考慮這三個模塊的制造工藝、以及成本。參見圖1，示出了根據(jù)本發(fā)明的一個具體實施例的收、發(fā)、控三合一芯片的結(jié)構(gòu)框圖。本發(fā)明采用CMOS制造工藝，將SFP+高速光通信中的光發(fā)送模塊1、光接收模塊2和主控模塊3，以及電源模塊4和包括A/D轉(zhuǎn)換單元302和內(nèi)部存儲單元303的其它功能模塊集成在一個收、發(fā)、控三合一芯片中。因此，相對于現(xiàn)有技術(shù)中的S1-Ge工藝，本發(fā)明的SFP+收、發(fā)、控三合一集成芯片解決了 MCU主控單元的邏輯功能的實現(xiàn)問題，從而在不犧牲性能和功耗的基礎上，減小SFP+模組的BOM體積和成本，進而簡化用戶的板級電路設計，降低設計難度，縮短生產(chǎn)周期。
[0035]眾所周知，CMOS工藝的特征尺寸越小，體積越小，速度越快，功耗越低，但是相對應的，制造成本也越高。在實際的應用中，設計者需要綜合各方面因素選取一種最有利的CMOS制程。對于速率大于1G的高速SFP+芯片而言，例如對于速率為1G或者14G的SFP+三合一集成芯片來說，可以選取28nm-90nm的工藝制程,優(yōu)選為90nm的工藝。90nm工藝制程不但在速度和體積上完全能夠達到要求，技術(shù)相當成熟，成本也較低。當然，也可以選取更加先進的工藝，比如55nm、40nm、28nm等實現(xiàn),但是相對應的成本也會隨之增加。
[0036]如果選取90nm特征尺寸以上的工藝制程實現(xiàn)則在性能和功耗上很難達到標準。
[0037]實施例2:
[0038]參見圖1，并采用CMOS 90nm工藝制成，所述三合一芯片包括光發(fā)送模塊1、光接收模塊2和主控模塊3，以及電源模塊4和包括A/D轉(zhuǎn)換單元302和內(nèi)部存儲單元303，與外接的光發(fā)射組件和光接收組件相配合，組成SFP+模組。
[0039]其中，所述主控模塊包括MCU主控單元301，所述MCU主控單元301與光發(fā)送模塊I和光接收模塊2連接，通過相關(guān)參數(shù)控制光發(fā)送模塊I和光接收模塊2，實現(xiàn)相關(guān)信號的分析、處理、控制和傳輸，對輸入信號和輸出信號進行補償和調(diào)整，決定SFP+模組在接收端和發(fā)送端的功能和性能指標。
[0040]優(yōu)選地，所述MCU主控單元301還和A/D轉(zhuǎn)換單元302連接，將A/D轉(zhuǎn)換單元302生成的數(shù)字診斷信號進行數(shù)據(jù)處理，最終通過外部電接口單元5向遠程通訊設備發(fā)送數(shù)字診斷信號。
[0041]所述光發(fā)送模塊1，包括激光器驅(qū)動單元101、時鐘數(shù)據(jù)恢復電路⑶R和自動功率控制單元102，用于控制光發(fā)射組件將所述輸入電信號轉(zhuǎn)換為輸出光信號，所述自動功率控制單元102，通過光發(fā)射組件得到的輸出光功率與所述MCU主控單元301設置的目標光功率進行比較得出模擬電壓信號，并發(fā)送至所述激光器驅(qū)動單元101 ;所述激光器驅(qū)動單元，用于根據(jù)所述模擬電壓信號生成相應的偏置電流和調(diào)制電流，并用來驅(qū)動光發(fā)射組件將外部輸入電信號轉(zhuǎn)換為所述輸出光信號；所述激光器驅(qū)動單元還集成時鐘數(shù)據(jù)恢復電路CDR，用于從傳進來的電信號數(shù)據(jù)中恢復嵌入的時鐘，然后按照恢復的時鐘進行數(shù)據(jù)位對齊。
[0042]所述光接收模塊2，包括限幅放大電路單元201和時鐘數(shù)據(jù)恢復電路⑶R，用于控制光接收組件將輸入光信號轉(zhuǎn)換為輸出電信號，所述限幅放大電路單元201，用于對光接收組件轉(zhuǎn)換出的電信號進行三級放大以生成所述輸出電信號，并將該輸出電信號發(fā)送至外部電接口單元；所述限幅放大電路單元201還集成有所述時鐘數(shù)據(jù)恢復電路CDR，同樣用于從數(shù)據(jù)中恢復嵌入的時鐘，然后按照恢復的時鐘進行數(shù)據(jù)位對齊。
[0043]具體應用中，外部調(diào)制信號由外部電接口單元進入SFP+模塊，發(fā)送至芯片內(nèi)部的激光器驅(qū)動單元ZtDR電路，經(jīng)處理后發(fā)送至芯片外部的光發(fā)射組件，進而控制光發(fā)射組件產(chǎn)生光信號通過光纖傳輸?shù)焦馔ㄐ啪W(wǎng)絡中。另一方面，光通信網(wǎng)絡中的光信號通過光纖傳輸?shù)焦饨邮战M件，光接收組件將光信號轉(zhuǎn)換為電信號傳入芯片，經(jīng)過放大以及時鐘提取數(shù)據(jù)整形等處理，最終將電信號通過外部電接口單元傳送到外部系統(tǒng)。其中，MCU主控單元會通過提供電壓信號使激光器驅(qū)動單元/CDR電路產(chǎn)生相應的偏置電流和調(diào)制電流，也會通過調(diào)整光接收模塊和光發(fā)送模塊中均衡器、預加重等相關(guān)參數(shù)來補償和處理輸入輸出信號。
[0044]優(yōu)選地，所述A/D轉(zhuǎn)換單元302接收光發(fā)射組件、光接收組件、溫度傳感器(內(nèi)部或外部)以及內(nèi)部的相關(guān)監(jiān)控電路的發(fā)射光功率、接收光功率、溫度、外部工作電壓和偏置電流等表征信號，并將上述傳輸?shù)哪M信號轉(zhuǎn)換為數(shù)字信號傳給MCU主控單元，MCU主控單元根據(jù)這些數(shù)據(jù)進行分析和處理，將得到的結(jié)果傳輸給遠端設備，便于顯示給用戶；另一方面，也可以利用這些得到的結(jié)果進行自動功率控制、置起RxLos和TxFault等操作。
[0045]所述內(nèi)部存儲單元用于存儲程序和數(shù)據(jù)。
[0046]實施例3:
[0047]根據(jù)SFF 8431規(guī)范，SFP+芯片要求功耗小于1W，并且客戶也在不斷尋求更低功耗的產(chǎn)品。在現(xiàn)有技術(shù)中，往往更多將低功耗著眼在功能電路上，導致電路連接復雜，難度變聞，風險變大。
[0048]本發(fā)明則主要著眼在供電電路上，先將外部電源先通過轉(zhuǎn)換效率較高的DC-DC電路進行一次變壓，轉(zhuǎn)換成較低電壓，達到節(jié)約功耗的目的；再將DC-DC轉(zhuǎn)換得到的電壓，通過低噪的LDO電路進行二次轉(zhuǎn)換，供給內(nèi)部電路使用，達到提高電源質(zhì)量的目的。
[0049]參見圖2，示出了根據(jù)本發(fā)明的另一個具體實施例的收、發(fā)、控三合一芯片的采用
1.5V為中間電壓的結(jié)構(gòu)框圖。
[0050]所述電源模塊4包括LD0_DIG電路404，DC-DC電路402，和與所述DC-DC電路連接的兩個LDO電路，兩個LDO電路包括LD0_RX電路403和LD0_TX電路402，分別與光接收模塊2和光發(fā)送模塊I連接，所述LD0_DIG電路404，直接給所述MCU主控單元供電。
[0051]參見圖3，示出了 1.5V為中間電壓的芯片電源轉(zhuǎn)換框圖。SFP+芯片的輸入電壓為
3.3V，先通過DC-DC電路轉(zhuǎn)換為一個中間電壓1.5V，然后分別通過LD0_TX和LD0_RX電路轉(zhuǎn)換出1.2V，供給發(fā)送模塊和接收模塊使用。
[0052]DC-DC電路的轉(zhuǎn)換效率通常為85%左右，而LDO輸入輸出的電流不變，因此，其功率轉(zhuǎn)換效率之比為輸出電壓之比。
[0053]根據(jù)上述設計，本方案的電源最終使用效率為:
[0054]85% *(1.2/1.5) = 68%(I)
[0055]如果不加DC-DC電路，直接使用LDO電路從3.3V轉(zhuǎn)換為1.2V，則電源的使用效率為:
[0056](1.2/3.3)*100%= 36.4%(2)
[0057]因此，可見，采用DC-DC電路和LDO電路結(jié)合的技術(shù)，既使得電源的使用效率得到了大幅度的提升，又保證了最終電源質(zhì)量。
[0058]由于DC-DC電路工作需要一定的時間，而MCU主控單元需要較快的進入工作狀態(tài)，并且MCU主控單元的工作電流較小，因此一般對于MCU主控單元的供電，不會通過DC-DC電路。因此，本發(fā)明還具有LD0_DIG電路，直接給所述MCU主控單元供電。
[0059]實施例4:
[0060]參見圖4，示出了 1.8V為中間電壓的芯片電源轉(zhuǎn)換框圖。同樣采用實施例1的CMOS 90nm工藝制程，芯片內(nèi)部電路的工作電壓選為1.2V。
[0061]如果我們將DC-DC轉(zhuǎn)換得到的電壓設定為1.8V，即SFP+芯片輸入電壓的3.3V，先通過DC-DC電路轉(zhuǎn)換為一個中間電壓1.8V，然后再通過LD0_TX和LD0_RX電路轉(zhuǎn)換出1.2V分別供給光發(fā)送模塊和光接收模塊使用。
[0062]此時最終的電源使用效率為:
[0063]85% *(1.2/1.8) = 56.7%(3)
[0064]可以看到，電源使用效率低于實施例3，因此在電壓轉(zhuǎn)換電路的參數(shù)設計上，需要將DC-DC電路轉(zhuǎn)換得到的電壓值，盡可能貼近芯片內(nèi)部電路需要的供電電壓，來最大限度的提升電源使用效率，進而降低SFP+模組的整體功耗。
[0065]實施例5:
[0066]同樣采用實施例1的CMOS 90nm工藝制程，芯片內(nèi)部電路的工作電壓選為1.2V。
[0067]由于CDR電路具有一定的功耗，并且對于低于數(shù)據(jù)速率低于1G的應用來說，并不需要CDR的參與。同時，能夠應用于高速通信的SFP+模組，要求能夠向下兼容較低速率的通信。因此，本發(fā)明所述的三合一芯片，為了均衡模組性能和功耗達到一個較合適的點，CDR電路應該能夠隨具體應用環(huán)境(在不同速率)而或開或關(guān)。在本實施例中，選擇14.025Gb/s作為分界。當速率大于等于14.025Gb/s時，打開CDR電路，當速率小于14.025Gb/s時，關(guān)閉CDR電路。
[0068]所述CDR 電路具有 normal、bypass 和 powered-down 三種狀態(tài)。
[0069]所述normal狀態(tài)，表示CDR電路會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作。
[0070]所述bypass狀態(tài)，表示CDR電路只具有速率檢測功能，而不會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作。
[0071]所述powered-down狀態(tài)，表示CDR電路處在關(guān)閉狀態(tài)。
[0072]優(yōu)選地，⑶R電路具有手動設置和自動檢測模式兩種不同的控制方式。
[0073]通過手動設置，用戶可以來開啟和關(guān)閉⑶R。開啟的時候⑶R默認工作在normal模式，會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作。關(guān)閉的時候，CDR處于powered-down狀態(tài)。
[0074]當CDR開啟時，可以打開自動檢測模式，CDR會對輸入數(shù)據(jù)速率進行檢測，當檢測到數(shù)據(jù)速率低于14.025Gb/s時，CDR工作在bypass模式，電路只具有速率檢測功能，但不會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作；當檢測到系統(tǒng)數(shù)據(jù)速率高于或等于14.025Gb/s時，CDR工作在normal模式。
[0075]因此，本發(fā)明通過采用CMOS工藝技術(shù)取代SiGe工藝，將主控模塊、光發(fā)送模塊、光接收模塊、電源模塊，和包括A/D轉(zhuǎn)換單元和內(nèi)部存儲單元等的其它功能電路有效的集成在一顆芯片上，并且通過合適的工藝制程的選擇，達到性能、成本和功耗的均衡。針對SFP+模組的低功耗需求，采用DC-DC電路和LDO電路結(jié)合的技術(shù)，在完成電源轉(zhuǎn)換的同時，提高了轉(zhuǎn)換效率來降低芯片的整體功耗，并且保證了電源的質(zhì)量。同時，發(fā)送控制單元內(nèi)部的CDR也具有三種狀態(tài)，手動和自動檢測兩種設置方式，方便用戶在不同的應用場景下達到性能和功耗的最佳平衡狀態(tài)。
[0076]本發(fā)明能夠有效的實現(xiàn)SFP+高速光電通信的三合一單芯片設計，在不犧牲性能和功耗的基礎上，減小SFP+模組的BOM體積和成本，進而簡化用戶的板級電路設計，降低設計難度，縮短生產(chǎn)周期。
[0077]以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的【具體實施方式】僅限于此，對于本發(fā)明所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單的推演或替換，都應當視為屬于本發(fā)明由所提交的權(quán)利要求書確定保護范圍。
【權(quán)利要求】
1.一種適用于SFP+高速光電通信的收、發(fā)、控三合一芯片,其特征在于: 采用CMOS制造工藝，將SFP+高速光通信中的光接收模塊、光發(fā)送模塊、主控模塊、電源模塊和包括A/D轉(zhuǎn)換單元和內(nèi)部存儲單元的其它功能模塊集成在一個收、發(fā)、控三合一芯片中。
2.根據(jù)權(quán)利要求1所述的收、發(fā)、控三合一芯片，其特征在于: 所述CMOS制造工藝，為CMOS 28-90nm工藝。
3.根據(jù)權(quán)利要求1所述的收、發(fā)、控三合一芯片，其特征在于: 所述主控模塊包括MCU主控單元，所述MCU主控單元與光接收模塊和光發(fā)送模塊連接，通過相關(guān)參數(shù)控制光接收模塊和光發(fā)送模塊，實現(xiàn)相關(guān)信號的分析、處理、控制和傳輸，對輸入信號和輸出信號進行補償和調(diào)整； 所述光發(fā)送模塊，包括激光器驅(qū)動單元、時鐘數(shù)據(jù)恢復電路CDR和自動功率控制單元，用于控制光發(fā)射組件將所述輸入電信號轉(zhuǎn)換為輸出光信號，所述自動功率控制單元，通過光發(fā)射組件得到的輸出光功率與所述MCU主控單元設置的目標光功率進行比較得出模擬電壓信號，并發(fā)送至所述激光器驅(qū)動單元，所述激光器驅(qū)動單元，用于根據(jù)所述模擬電壓信號生成相應的偏置電流和調(diào)制電流，并用來驅(qū)動光發(fā)射組件將外部輸入電信號轉(zhuǎn)換為所述輸出光信號，所述激光器驅(qū)動單元還集成時鐘數(shù)據(jù)恢復電路CDR，用于從傳進來的電信號數(shù)據(jù)中恢復嵌入的時鐘，然后按照恢復的時鐘進行數(shù)據(jù)位對齊； 所述光接收模塊，包括限幅放大電路單元和時鐘數(shù)據(jù)恢復電路CDR，用于控制光接收組件將輸入光信號轉(zhuǎn)換為輸出電信號，所述限幅放大電路單元，用于對光接收組件轉(zhuǎn)換出的電信號進行三級放大以生成所述輸出電信號，并將該輸出電信號發(fā)送至外部電接口單元；所述限幅放大電路單元還集成有所述時鐘數(shù)據(jù)恢復電路CDR，同樣用于從數(shù)據(jù)中恢復嵌入的時鐘，然后按照恢復的時鐘進行數(shù)據(jù)位對齊。
4.根據(jù)權(quán)利要求3所述的收、發(fā)、控三合一芯片,其特征在于: 所述A/D轉(zhuǎn)換單元，用于將外部電壓、溫度、接收光功率、發(fā)射光功率、偏置電流等的模擬信號轉(zhuǎn)換為數(shù)字信號，與MCU主控單元共同完成數(shù)字診斷功能； 所述內(nèi)部存儲單元用于存儲程序和數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的收、發(fā)、控三合一芯片，其特征在于: 所述電源模塊包括DC-DC電路和LDO電路， 外部電源先通過轉(zhuǎn)換效率較高的DC-DC電路進行一次變壓，轉(zhuǎn)換成較低電壓，達到節(jié)約功耗的目的；再將DC-DC轉(zhuǎn)換得到的電壓，通過低噪的LDO電路進行二次轉(zhuǎn)換，供給內(nèi)部電路使用，達到提高電源質(zhì)量的目的。
6.根據(jù)權(quán)利要求5所述的收、發(fā)、控三合一芯片,其特征在于: 所述電源模塊包括LD0_DIG電路，DC-DC電路，和與所述DC-DC電路連接的LD0_RX電路和LD0_TX電路，所述LD0_RX電路和光接收模塊連接，所述LD0_TX電路和光發(fā)送模塊連接，所述LD0_DIG電路，直接給所述MCU主控單元供電。
7.根據(jù)權(quán)利要求6所述的收、發(fā)、控三合一芯片,其特征在于: 在電壓轉(zhuǎn)換電路的參數(shù)設計上，需要將DC-DC電路轉(zhuǎn)換得到的電壓值，盡可能貼近芯片內(nèi)部電路需要的供電電壓。
8.根據(jù)權(quán)利要求3所述的收、發(fā)、控三合一芯片,其特征在于: 所述CDR電路具有normal、bypass和powered-down三種狀態(tài)， 所述normal狀態(tài)，表示CDR電路會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作， 所述bypass狀態(tài)，表示CDR電路只具有速率檢測功能，而不會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作， 所述powered-down狀態(tài),表示Q)R電路處在關(guān)閉狀態(tài)。
9.根據(jù)權(quán)利要求8所述的收、發(fā)、控三合一芯片,其特征在于: 所述CDR電路具有手動設置模式和/或自動檢測模式。
10.根據(jù)權(quán)利要求9所述的收、發(fā)、控三合一芯片，其特征在于: 進入手動設置模式時，用戶可以來開啟和關(guān)閉⑶R，開啟的時候⑶R默認工作在normal模式，會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作，關(guān)閉的時候，CDR處于powered-down狀態(tài)； 進入自動檢測模式時，CDR會對輸入數(shù)據(jù)速率進行檢測，當檢測到數(shù)據(jù)速率低于14.025Gb/s時，⑶R工作在bypass模式，電路只具有速率檢測功能，但不會對輸入的數(shù)據(jù)進行時鐘提取和位對齊操作；當檢測到系統(tǒng)數(shù)據(jù)速率高于或等于14.025Gb/s時，CDR工作在normal 模式。
【文檔編號】G02B6/42GK104202092SQ201410477542
【公開日】2014年12月10日 申請日期:2014年9月18日 優(yōu)先權(quán)日:2014年9月18日
【發(fā)明者】章泉斌, 陳婷, 湯金寬 申請人:長芯盛（武漢）科技有限公司