顯示裝置、陣列基板和像素結(jié)構(gòu)的制作方法
【專利摘要】本實用新型公開了一種顯示裝置、陣列基板和像素結(jié)構(gòu)，所述像素結(jié)構(gòu)包括薄膜晶體管及用于形成電場的第一電極，所述像素結(jié)構(gòu)還包括黑矩陣層，所述黑矩陣層位于所述薄膜晶體管和所述第一電極之間。本實用新型實施例的顯示裝置、陣列基板、像素結(jié)構(gòu)，通過將彩膜基板上的黑矩陣層制作到陣列基板像素結(jié)構(gòu)的薄膜晶體管表面，減少了制作工藝，節(jié)省了材料，提高開口率，并使公共電極和數(shù)據(jù)線之間的寄生電容降低，從而降低了設(shè)備功耗。
【專利說明】顯示裝置、陣列基板和像素結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及顯示器及其制作領(lǐng)域，特別涉及一種顯示裝置、陣列基板和像素結(jié)構(gòu)。
【背景技術(shù)】
[0002]近年來，隨著科技的發(fā)展，液晶顯示器技術(shù)也隨之不斷完善。TFT-1XD (Thin FilmTransistor-Liquid Crystal Display,薄膜場效應(yīng)晶體管-液晶顯示器)以其圖像顯示品質(zhì)好、能耗低、環(huán)保等優(yōu)勢占據(jù)著顯示器領(lǐng)域的重要位置。
[0003]在顯示器制作過程中，通常在彩膜基板上制作黑矩陣層及公共電極層，在陣列基板制作薄膜晶體管，并在薄膜晶體管表面制作鈍化層及像素電極層，但這種制作方法制作工藝較為復(fù)雜。并且，在彩膜基板與陣列基板對盒時帶來的誤差，一般需要將黑矩陣層制作的比較寬，影響了像素的開口率。。
實用新型內(nèi)容
[0004](一)要解決的技術(shù)問題
[0005]本實用新型要解決的技術(shù)問題是:如何提供一種顯示裝置、陣列基板、像素結(jié)構(gòu)，能夠減少像素結(jié)構(gòu)的制作工藝，提高開口率，并降低顯示設(shè)備的功耗。
[0006](二)技術(shù)方案
[0007]為解決上述技術(shù)問題，本實用新型提供了一種像素結(jié)構(gòu)，包括薄膜晶體管及用于形成電場的第一電極，所述像素結(jié)構(gòu)還包括黑矩陣層，所述黑矩陣層位于所述薄膜晶體管和所述第一電極之間。
[0008]可選的，所述像素結(jié)構(gòu)還包括第二電極和第一絕緣層，所述第一絕緣層形成于第二電極上，所述第一電極形成于所述第一絕緣層上，所述第二電極與所述薄膜晶體管的漏電極連接。
[0009]可選的，在形成所述薄膜晶體管的柵極的同時，還形成有用于與所述第一電極形成電場的第三電極，所述第一電極與所述薄膜晶體管的漏電極連接。
[0010]可選的，所述第一電極為狹縫電極，所述第二電極為板狀電極；或者，
[0011]所述第一電極與所述第二電極均為狹縫電極。
[0012]可選的，所述第一電極為狹縫電極，所述第三電極為板狀電極；或者，
[0013]所述第一電極與所述第三電極均為狹縫電極。
[0014]可選的，所述薄膜晶體管的結(jié)構(gòu)自下而上為:柵極、第二絕緣層、有源層和源、漏電極，所述源、漏電極上形成所述黑矩陣。
[0015]可選的，所述薄膜晶體管中的結(jié)構(gòu)自下而上為:源、漏電極、有源層、第二絕緣層、柵極，所述柵極上形成所述黑矩陣。
[0016]本實用新型還提供一種陣列基板，包括柵線、數(shù)據(jù)線，以及由柵線、數(shù)據(jù)線圍成的像素結(jié)構(gòu)，所述像素結(jié)構(gòu)為以上所述的像素結(jié)構(gòu)。[0017]可選的，所述柵線、數(shù)據(jù)線上也形成有黑矩陣層。
[0018]本實用新型還提供一種顯示裝置，所述顯示裝置包括以上所述的陣列基板。
[0019](三)有益效果
[0020]本實用新型實施例的顯示裝置、陣列基板和像素結(jié)構(gòu)，通過將彩膜基板上的黑矩陣層制作到陣列基板像素結(jié)構(gòu)的薄膜晶體管表面，代替了原有的鈍化層，減少了制作工藝。另外，將彩膜基板上的黑矩陣層制作到陣列基板上，能夠避免因彩膜基板與陣列基板對盒時帶來的誤差對開口率的影響提高了開口率。進(jìn)一步，黑矩陣層制作在陣列基板上還能夠使公共電極和數(shù)據(jù)線之間的寄生電容降低，從而降低了設(shè)備功耗。
【專利附圖】

【附圖說明】
[0021]圖1是本實用新型像素結(jié)構(gòu)一個實施例的剖視圖；
[0022]圖2是本實用新型像素結(jié)構(gòu)另一個實施例的剖視圖；
[0023]圖3是本實用新型像素結(jié)構(gòu)又一個實施例的剖視圖；
[0024]圖4a?4c是本實用新型實施例一種像素結(jié)構(gòu)制作方法工藝流程圖；
[0025]圖5a?5e是本實用新型實施例一種像素結(jié)構(gòu)制作方法工藝流程圖；
[0026]圖6a?6c是本實用新型實施例一種像素結(jié)構(gòu)制作方法工藝流程圖.【具體實施方式】
[0027]下面結(jié)合附圖和實施例，對本實用新型的【具體實施方式】作進(jìn)一步詳細(xì)描述。以下實施例用于說明本實用新型，但不用來限制本實用新型的范圍。
[0028]本實用新型像素結(jié)構(gòu)一個實施例的剖視圖如圖1所示:
[0029]所述像素結(jié)構(gòu)包括薄膜晶體管101 (圖中深黑色實線圍成的區(qū)域)及用于形成電場的第一電極102，所述像素結(jié)構(gòu)還包括黑矩陣層103，所述黑矩陣層103位于所述薄膜晶體管101和所述第一電極102之間。
[0030]具體的，像素結(jié)構(gòu)自下而上包括柵極104，柵極104上形成有第二絕緣層105，第二絕緣層105上形成有有源層106，有源層106上形成有源漏電極層107，所述源漏金屬層107形成源電極和漏電極，柵極104、第二絕緣層105、有源層106、源漏金屬層107構(gòu)成薄膜晶體管101，薄膜晶體管101上形成有黑矩陣層103，黑矩陣層103上形成有第一電極層102。其中，第二絕緣層可以是柵絕緣層，有緣層包括半導(dǎo)體層和摻雜半導(dǎo)體層。
[0031]像素結(jié)構(gòu)還可以自下而上包括:源電極、漏電極、有源層、第二絕緣層、柵極，所述柵極上形成所述黑矩陣。像素結(jié)構(gòu)并不以此為限定，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行選擇或變形。
[0032]本實施例中描述的自下而上中上、下所表示的方位，下是指靠近基板的位置，上是指遠(yuǎn)離基板的位置。
[0033]本實施例中，通過將彩膜基板上的黑矩陣層制作到像素結(jié)構(gòu)的薄膜晶體管表面上，替代了原有的PVX鈍化層，從而減少了 PVX鈍化層的制作，簡化了工藝。另外，將黑矩陣層制作在陣列基板上，避免了彩膜基板與陣列基板對盒引起的誤差對開口率的影響，從而可以增大像素結(jié)構(gòu)的開口率和透光率。另外，黑矩陣層在陣列基板上的形成，增大了公共電極和數(shù)據(jù)線之間的距離，使公共電極和數(shù)據(jù)線之間的寄生電容降低，從而降低功耗。[0034]本實用新型像素結(jié)構(gòu)另一個實施例的剖視圖如圖2所示:
[0035]所述像素結(jié)構(gòu)還包括第二電極201和第一絕緣層202，所述第二電極201形成于所述黑矩陣層103上，所述黑矩陣層103形成于所述薄膜晶體管101上，第二電極201和第一電極102之間形成有第一絕緣層202，所述第一絕緣層為像素電極絕緣層，所述第二電極與所述薄膜晶體管101的漏電極連接。其中，第二電極是像素電極，第一電極是公共電極，像素電極可以是板狀或者狹縫狀的電極，公共電極是狹縫狀的電極，像素電極與公共電極之間形成電場。當(dāng)然，像素電極和公共電極的上下順序也可以顛倒，即第二電極是公共電極，第一電極是像素電極，但在上的像素電極是狹縫狀電極，在下的公共電極是板狀或者狹縫狀電極，像素電極與薄膜晶體管的漏電極相連。
[0036]本實用新型像素結(jié)構(gòu)又一個實施例的剖視圖如圖3所示:
[0037]所述像素結(jié)構(gòu)在形成所述薄膜晶體管101的柵極的同時，還形成有用于與所述第一電極102形成電場的第三電極301，所述第一電極102與所述薄膜晶體管101的漏電極連接。第三電極301與第一電極102之間形成有第二絕緣層105，這里第二絕緣層為柵絕緣層。其中，第三電極是像素電極，第一電極是公共電極，像素電極可以是板狀或者狹縫狀的電極，公共電極是狹縫狀的電極。當(dāng)然，像素電極和公共電極的上下順序也可以顛倒，即第三電極是公共電極，第一電極是像素電極，但在上的像素電極是狹縫狀電極，在下的公共電極是板狀或者狹縫狀電極，像素電極與薄膜晶體管的漏電極相連。
[0038]圖4a?4c是本實用新型實施例一種像素結(jié)構(gòu)制作方法工藝流程圖，該方法包括:
[0039]SI，在基板上制作薄膜晶體管。
[0040]如圖4a所示，所述薄膜晶體管101包括柵極104、第二絕緣層105、有源層106、源漏金屬層107。在制作過程中，薄膜晶體管的溝槽結(jié)構(gòu)的形成首先在所述源漏金屬層上涂覆一層光刻膠，通過掩膜板曝光和顯影處理后，去除要形成溝道結(jié)構(gòu)區(qū)域的光刻膠，通過刻蝕工藝在有源層和源漏金屬層上形成所述溝槽結(jié)構(gòu)。薄膜晶體管101的制作工藝與現(xiàn)有技術(shù)相同，在此就不再贅述了。
[0041]S2，在所述薄膜晶體管101上方制作黑矩陣層103。
[0042]如圖4b所示，在薄膜晶體管101表面沉積黑矩陣層103，黑矩陣層103覆蓋整個所述薄膜晶體管101的上表面，通過制作黑矩陣層來替代現(xiàn)有技術(shù)的PVX鈍化層，減少了制作工藝步驟，降低了用料。
[0043]S3，在所述黑矩陣層103上方制作第一電極層102。
[0044]如圖4c所示，在黑矩陣層103上方通過掩模工藝形成第一電極層102。
[0045]圖5a?5e是本實用新型實施例一種像素結(jié)構(gòu)制作方法，圖5a?5e分別對應(yīng)步驟Al?A5，該方法包括:
[0046]Al，在基板上制作薄膜晶體管101。
[0047]A2，在所述薄膜晶體管101上方制作黑矩陣層103。
[0048]其中，制作薄膜晶體管和黑矩陣的方法與上述像素結(jié)構(gòu)制作方法箱體，在此就不再贅述了。
[0049]A3，在黑矩陣層103上制作第二電極201，將所述第二電極201與所述薄膜晶體管101的漏電極連接。[0050]A4，在所述第二電極201上制作第一絕緣層202。
[0051]A5，在所述第一絕緣層202上制作第一電極102。
[0052]其中，第一電極為公共電極，第二電極為像素電極，第二電極通過過孔與所述薄膜晶體管的漏電極連接?？梢詫⑺龅谝浑姌O制作為狹縫電極，將所述第二電極制作為板狀電極；或者，將所述第一電極與所述第二電極均制作為狹縫電極，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行設(shè)置或變化。
[0053]圖6a?6c是本實用新型實施例的一種像素結(jié)構(gòu)制作方法，圖6a?6c分別對應(yīng)步驟BI?B3，該方法包括:
[0054]BI，在基板上制作薄膜晶體管101，在制作所述薄膜晶體管101柵極的同時，制作第三電極301。
[0055]B2，在所述薄膜晶體管101上方制作黑矩陣層103。
[0056]B3，在所述黑矩陣層103上制作第一電極102，將所述第一電極102與所述薄膜晶體管的漏電極連接。
[0057]其中，所述第一電極為像素電極，所述第三電極為公共電極。所述第一電極通過過孔與所述薄膜晶體管的漏電極連接。所述第一電極為狹縫電極，所述第三電極為板狀電極；或者，所述第一電極與所述第三電極均為狹縫電極，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行設(shè)置或變化。
[0058]本實施例中，將彩膜基板上的黑矩陣層制作到像素結(jié)構(gòu)陣列基板的薄膜晶體管表面，替換了原有的PVX鈍化層，相對與現(xiàn)有技術(shù)減少了一步掩模工藝，簡化工藝步驟。另外，將彩膜基板上的黑矩陣層制作到陣列基板上，能夠避免因彩膜基板與陣列基板對盒時帶來的誤差對開口率的影響從而提高了開口率。進(jìn)一步，黑矩陣層制作在陣列基板上還能夠使公共電極和數(shù)據(jù)線之間的寄生電容降低，從而降低了設(shè)備功耗。
[0059]本實用新型實施例的一種陣列基板，包括柵線、數(shù)據(jù)線，以及由柵線、數(shù)據(jù)線圍成的像素結(jié)構(gòu)，所述像素結(jié)構(gòu)為以上所述的像素結(jié)構(gòu)，所述柵線、數(shù)據(jù)線上也形成有黑矩陣層。
[0060]本實用新型實施例的一種顯示裝置，所述顯示裝置包括以上實施例所述的陣列基板。
[0061]以上實施方式僅用于說明本實用新型，而并非對本實用新型的限制，有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本實用新型的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本實用新型的范疇，本實用新型的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
【權(quán)利要求】
1.一種像素結(jié)構(gòu)，包括薄膜晶體管及用于形成電場的第一電極，其特征在于，所述像素結(jié)構(gòu)還包括黑矩陣層，所述黑矩陣層位于所述薄膜晶體管和所述第一電極之間。
2.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，所述像素結(jié)構(gòu)還包括第二電極和第一絕緣層，所述第一絕緣層形成于第二電極上，所述第一電極形成于所述第一絕緣層上，所述第二電極與所述薄膜晶體管的漏電極連接。
3.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，在形成所述薄膜晶體管的柵極的同時，還形成有用于與所述第一電極形成電場的第三電極，所述第一電極與所述薄膜晶體管的漏電極連接。
4.如權(quán)利要求2所述的像素結(jié)構(gòu)，其特征在于，所述第一電極為狹縫電極，所述第二電極為板狀電極；或者， 所述第一電極與所述第二電極均為狹縫電極。
5.如權(quán)利要求3所述的像素結(jié)構(gòu)，其特征在于，所述第一電極為狹縫電極，所述第三電極為板狀電極；或者， 所述第一電極與所述第三電極均為狹縫電極。
6.如權(quán)利要求2或3所述的像素結(jié)構(gòu)，其特征在于，所述薄膜晶體管的結(jié)構(gòu)自下而上為:柵極、第二絕緣層、有源層和源、漏電極，所述源、漏電極上形成所述黑矩陣。
7.如權(quán)利要求2或3所述的像素結(jié)構(gòu)，其特征在于，所述薄膜晶體管中的結(jié)構(gòu)自下而上為:源電極、漏電極、有源層、第二絕緣層、柵極，所述柵極上形成所述黑矩陣。
8.—種陣列基板，包括柵線、數(shù)據(jù)線，以及由柵線、數(shù)據(jù)線圍成的像素結(jié)構(gòu)，其特征在于，所述像素結(jié)構(gòu)為權(quán)利要求1-7任意一項所述的像素結(jié)構(gòu)。
9.如權(quán)利要求8所述的陣列基板，其特征在于，所述柵線、數(shù)據(jù)線上也形成有黑矩陣層。
10.一種顯示裝置，其特征在于，所述顯示裝置包括所述權(quán)利要求8或9任意一項所述的陣列基板。
【文檔編號】G02F1/1333GK203465493SQ201320506593
【公開日】2014年3月5日 申請日期:2013年8月19日 優(yōu)先權(quán)日:2013年8月19日
【發(fā)明者】趙利軍 申請人:京東方科技集團(tuán)股份有限公司