Soi基波導(dǎo)耦合器及其制備方法
【專利摘要】本發(fā)明提供一種SOI基波導(dǎo)耦合器及其制備方法，包括以下步驟：提供一SOI襯底，在所述SOI襯底的頂層硅上形成第一氧化層；在所述第一氧化層上形成第一窗口；自該第一窗口外延生長形成硅島；在所述硅島外形成第二氧化層；在所述硅島上表面的部分第二氧化層上形成第二窗口；濕法腐蝕，在所述第二窗口下的硅島處形成傾斜角為0.5°-4°的斜面，再去除剩余的第二氧化層；套準(zhǔn)光刻后構(gòu)圖，形成垂直和水平方向尺寸分別線性減小的耦合器。本發(fā)明利用硅外延生長、各向異性溶液腐蝕等硅微機械加工工藝在SOI上制作波導(dǎo)耦合器，工藝穩(wěn)定可靠，提高光纖與硅基波導(dǎo)及各種小尺寸光子學(xué)器件之間的耦合效率。
【專利說明】SOI基波導(dǎo)耦合器及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種SOI基波導(dǎo)耦合器及其制備方法，利用微機械加工技術(shù)以及材料的外延生長技術(shù)，能夠提高光纖與硅基集成光器件的耦合效率，屬于光電子【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]長期以來，硅基光波導(dǎo)器件并沒有大規(guī)模的應(yīng)用于實際通信系統(tǒng)。一個很重要的原因是由于單模傳輸波導(dǎo)中的模斑尺寸小于lym，而普通單模光纖中的模斑尺寸為8?10 μ m，由于二者之間模斑尺寸及有效折射率失配，光從光纖進入小尺寸的硅基波導(dǎo)通常會帶來很大的損耗。所以在集成光電子學(xué)領(lǐng)域，小尺寸光電子器件與光纖之間的耦合問題是一個長期具有挑戰(zhàn)性的課題。
[0003]自20世紀60年代光電子研究開始，基于損耗分析，為了降低光纖和波導(dǎo)以及光纖和光子晶體之間的模式失配和有效折射率失配，國內(nèi)外研究人員己經(jīng)提出了許多耦合方法。在集成光路中，通常采用楔形結(jié)構(gòu)的耦合器來跟外界的元件連接。楔形耦合器的功能就是把光纖中的模式轉(zhuǎn)化為波導(dǎo)中的模式。正向楔形結(jié)構(gòu)是最直觀的一種結(jié)構(gòu)，與光纖連接的一端擴展為光纖尺寸大小，與小尺寸光電子器件連接的一端拉成楔形，一般包括二維楔形耦合器和三維楔形耦合器兩種結(jié)構(gòu)。其中，二維楔形耦合器結(jié)構(gòu)較簡單，研究較為成熟，目前己通過對邊界曲線形狀和耦合長度的控制實現(xiàn)了較高的藕合效率。然而，由于在垂直方向的尺寸限制，其模場分布一般為扁平的橢圓形，與通用光纖的圓形高斯模場分布嚴重失配，大大降低了光纖與耦合器入射波導(dǎo)的耦合效率，在實際應(yīng)用上具有很大的局限性。目前三維楔形耦合器的研究主要集中在理論分析和模擬上，水平方向和垂直方向靈活的尺寸變化使其有效提高了與光纖模場的匹配，具有更高的實用價值。
[0004]由于三維耦合器輸出波導(dǎo)與輸入波導(dǎo)的厚度差，目前所應(yīng)用的制備方法中，輸出波導(dǎo)及三維耦合器區(qū)域均采用干法刻蝕工藝實現(xiàn)，其表面質(zhì)量較差，由于表而粗糙所引起的散射損耗不容忽視，嚴重影響了耦合器件的耦合效率。

【發(fā)明內(nèi)容】

[0005]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種SOI基波導(dǎo)耦合器及其制備方法，用于解決現(xiàn)有技術(shù)中光纖與波導(dǎo)耦合器之間模場失配非常大，從而影響耦合器耦合效率的問題。
[0006]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種SOI基波導(dǎo)耦合器制備方法，該方法至少包括以下步驟:
[0007]I)提供一 SOI襯底，所述SOI襯底包括支撐襯底、位于該支撐襯底上的埋氧層以及位于該埋氧層上、晶面為(111)面的頂層硅；
[0008]2)在所述SOI襯底的頂層硅上形成第一氧化層；
[0009]3)在所述第一氧化層上形成第一窗口 ；
[0010]4)自該第一窗口外延生長形成硅島；[0011]5)在所述硅島外形成第二氧化層；
[0012]6)在所述硅島上表面的部分第二氧化層上形成第二窗口 ；
[0013]7)將步驟6)之后獲得的結(jié)構(gòu)放入各向異性腐蝕溶液中腐蝕在所述第二窗口下的硅島處形成傾斜角為0.5° -4°的斜面，再去除剩余的第二氧化層；
[0014]8)套準(zhǔn)光刻后進行干法刻蝕，形成水平方向的楔形，最終獲得水平和垂直方向尺寸分別線性減小的耦合器。
[0015]優(yōu)選地，所述各向異性腐蝕溶液為KOH或TMAH溶液。
[0016]優(yōu)選地，所述步驟7)中剩余的第二氧化層通過BOE或HF濕法腐蝕去除。 [0017]優(yōu)選地，在步驟8)之后還包括去膠以及清洗的步驟。
[0018]優(yōu)選地，所述步驟4)中形成的硅島為長方體。
[0019]本發(fā)明還提供一種SOI基波導(dǎo)耦合器，該耦合器包括SOI襯底以及位于所述頂層硅上的三維耦合器結(jié)構(gòu)；所述SOI襯底包括支撐襯底、位于該支撐襯底上的埋氧層以及位于該埋氧層上、晶面為(111)面的頂層硅；所述三維耦合器結(jié)構(gòu)包括大尺寸輸入波導(dǎo)結(jié)構(gòu)、小尺寸輸出波導(dǎo)結(jié)構(gòu)以及對應(yīng)連接所述大尺寸輸入波導(dǎo)結(jié)構(gòu)和小尺寸輸出波導(dǎo)結(jié)構(gòu)的垂直和水平方向尺寸分別線性減小的結(jié)構(gòu)。
[0020]優(yōu)選地，所述頂層硅的厚度范圍為0.2 μ m~I μ m。
[0021]優(yōu)選地，所述埋氧層的厚度范圍為0.2μπι~3μπι。
[0022]優(yōu)選地，所述支撐襯底為硅襯底，其晶向為〈111〉或〈100〉或〈110〉。
[0023]本發(fā)明具有可控性強，與CMOS工藝兼容的特點，所制作的波導(dǎo)耦合器在垂直方向和水平方向上的尺寸變化和耦合長度均可根據(jù)不同器件的需求而靈活變化，并且有效的提高了光纖與小尺寸光器件的耦合效率，具有很強的應(yīng)用價值。
【專利附圖】

【附圖說明】
[0024]圖1顯示為本發(fā)明的SOI基波導(dǎo)耦合器的部分工藝流程示意圖；
[0025]圖2-9顯示為圖1所述的制備的具體過程，其中:
[0026]圖2顯示為所提供的SOI圓片的截面圖；
[0027]圖3顯示為SOI表面氧化后的截面圖；
[0028]圖4顯示為外延生長窗口的截面圖；
[0029]圖5顯示為生長的長方形硅島的示意圖；
[0030]圖6顯示為高溫氧化后形成各向異性腐蝕窗口的截面圖；
[0031]圖7顯示為各向異性腐蝕并去除氧化層之后所得的垂直方向尺寸線性變化
[0032]的斜面結(jié)構(gòu)剖面圖；
[0033]圖8顯示為本發(fā)明SOI基波導(dǎo)耦合器的結(jié)構(gòu)俯視圖。
[0034]圖9顯示為本發(fā)明SOI基波導(dǎo)耦合器的結(jié)構(gòu)圖。
[0035]元件標(biāo)號說明
[0036]底層硅I
[0037]埋氧層2
[0038]頂層硅3
[0039]第一氧化層4[0040]第一窗口5
[0041]硅島6
[0042]小尺寸輸出波導(dǎo)結(jié)構(gòu)61
[0043]垂直和水平方向尺寸分別62
[0044]線性減小的三維楔形耦合
[0045]器結(jié)構(gòu)
[0046]大尺寸輸入波導(dǎo)結(jié)構(gòu)63
[0047]第二氧化層7
[0048]第二窗口8
【具體實施方式】
[0049]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或 應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0050]請參閱圖1至圖9所示。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0051]本發(fā)明要解決的技術(shù)問題是提供一種基于硅微機械加工技術(shù)和材料外延生長技術(shù)實現(xiàn)的波導(dǎo)耦合器及其制備方法。工藝步驟大致為:對初始的SOI圓片進行選擇外延工藝，外延生長出一個硅島，再利用單晶硅不同晶面的選擇性腐蝕特性，采用各向異性腐蝕、光刻、干法刻蝕等微電子相關(guān)工藝得到水平和垂直方向分別做線性變化的三維楔形波導(dǎo)耦合器的結(jié)構(gòu)。
[0052]為解決上述技術(shù)問題，本發(fā)明提供的制備方法包括下列步驟:
[0053](I)根據(jù)需求確定選用的SOI圓片參數(shù)，包括頂層硅厚度和埋氧層厚度；
[0054](2)氧化，在SOI表面形成氧化層，光刻，腐蝕，在氧化層表面形成用于外延的腐蝕
窗口 ；
[0055](3)進行硅的外延生長，形成長方體硅島；
[0056](4)氧化，在硅島表面形成另一氧化層，光刻，腐蝕，在氧化層表面形成各向異性腐蝕窗口 ；
[0057](5)將樣品置于各向異性腐蝕溶液中腐蝕并去除氧化層，獲得與SOI表面傾斜角為0.5° -4°的斜面，其縱向尺寸呈線性變化；
[0058](6)套準(zhǔn)光刻，干法刻蝕，形成在垂直和水平方向尺寸分別線性變化的耦合器；
[0059](7)去膠、劃片、清洗，完成同時在垂直和水平方向分別線性變化的SOI基三維楔形耦合器的制備。
[0060]根據(jù)本發(fā)明的制備方法，選用的SOI圓片的頂層硅表面為(111)晶面，厚度范圍為
0.2μπι-1μπι0襯底硅的晶向可以為〈111〉，或〈100〉，或〈110〉。硅島的形成方式是使用選擇外延工藝，在頂層硅選定的位置外延生長出所需要大小的硅島。[0061]在硅島表面形成的各向異性腐蝕窗口為長方形，各向異性腐蝕窗口的長度等于所涉及的三維楔形耦合器的楔形耦合區(qū)域的長度。在各向異性腐蝕過程中，腐蝕區(qū)域位于長方形硅島上，所采用的腐蝕液為KOH或TMAH溶液。各向異性腐蝕后，得到一個與SOI圓片表面呈傾斜的平面，傾斜角為0.5° -4°。該斜面即為三維耦合器區(qū)域，實現(xiàn)了垂直方向上的尺寸線性變化。各向異性腐蝕后，SiO2掩膜層通過BOE或HF濕法腐蝕去除。
[0062]上面制備的傾斜角為0.5° -4°的斜面完成后，套準(zhǔn)光刻采用的為帶有水平方向尺寸線性變化楔形圖案的掩膜板，套準(zhǔn)光刻后的構(gòu)圖采用干法刻蝕實現(xiàn)。
[0063]在生產(chǎn)過程中，由于單晶硅(111)面表面懸掛鍵密度很小，且極易產(chǎn)生鈍化，故硅晶圓生產(chǎn)廠商所提供的(111)圓片表面并不是真正的(111)面，而是與(111)面呈一定夾角的晶面，此夾角一般為0.5° -4°，利用硅片制備的(111) SOI圓片表面具有相同的晶向。
[0064]在各向異性腐蝕過程中，(111)面具有極低的腐蝕速率。因此，經(jīng)過一段時間的腐蝕后，SOI圓片表面所露出的邊界就是真正的(111)晶面，與原SOI表面呈0.5° -4°的夾角。
[0065]利用頂層硅晶面為(111)的SOI材料這一特性，將選擇性外延之后的SOI材料表面氧化后，光刻刻蝕在材料表面開腐蝕窗口，在KOH或TMAH等各向異性腐蝕溶液中腐蝕足夠時間，根據(jù)硅晶片不同晶面的選擇性腐蝕特性，材料表面的真正的硅(111)晶面露出，正是三維楔形變化所需要的0.5° -4°的斜面，其縱向尺寸呈線性變化，長度及厚度均可嚴格控制，垂直方向的斜率為0.008?0.07。得到該(111)斜面后，采用干法刻蝕工藝刻蝕加工，以實現(xiàn)耦合器水平方向的線性變化，從而得到縱向尺寸和橫向尺寸同時線性變化的SOI基三維楔形稱合器。
[0066]為了更好地理解本發(fā)明的目的和優(yōu)點，詳細闡述本發(fā)明的技術(shù)方案，下面結(jié)合附圖對本發(fā)明做進一步的描述。
[0067]圖1為本發(fā)明所提供的波導(dǎo)耦合器的制備方法流程。如圖2至9所示，該制備方法包括以下步驟:
[0068]步驟一，請參閱圖2所示，根據(jù)需要選擇適當(dāng)?shù)腟OI圓片的參數(shù)，所述SOI圓片包括支撐襯底1、位于該支撐襯底I上的埋氧層2以及位于該埋氧層2上、晶面為(111)面的頂層硅3 ;其中埋氧層2的厚度范圍大致為0.2-3 μ m ;頂層硅3的厚度范圍大致為0.2 μ m?I μ m0
[0069]步驟二，氧化。在步驟一提供的SOI材料上表面形成第一氧化層4。氧化后剖面結(jié)構(gòu)如圖3所示。
[0070]步驟三，刻蝕。采用常規(guī)的光刻工藝以及濕法腐蝕工藝在該第一氧化層4上形成第一窗口 5直至暴露出位于該埋氧層2上、晶面為(111)面的頂層硅3。其剖面結(jié)構(gòu)如圖4所示。
[0071]該步驟中使用的腐蝕溶液為BOE溶液或HF溶液。該第一窗口 5平行于SOI圓片的對準(zhǔn)邊，其平行于SOI對準(zhǔn)邊的邊長最好是遠大于所涉及耦合器的耦合長度。
[0072]步驟四，自所述第一窗口外延生長單晶硅，本實施例中，外延長出一個長方體硅島
6。其剖面結(jié)構(gòu)如圖5所示。
[0073]該步驟中使用的生長方法為外延生長工藝，該工藝生長出的硅仍為單晶硅，它的晶向和頂層硅的晶向相同，其表面仍為(111)面。由于第一氧化層4 (本實施例中，即為SiO2掩膜層)是不會外延生長娃的,所以該工藝會形成一個長方體娃島。所述娃島的表面為(111)面，硅島的橫截面形狀大小和所述第一窗口 5的形狀大小相同。
[0074]步驟五，繼續(xù)氧化。在所述硅島外面形成第二氧化層7，并繼續(xù)刻蝕，采用常規(guī)的光刻工藝以及濕法腐蝕工藝在所述硅島6上形成第二窗口 8 (各向異性腐蝕窗口)直至暴露出所述娃島6。其剖面結(jié)構(gòu)如圖6所示。
[0075]在該步驟中，硅島6上表面構(gòu)圖形成的各向異性腐蝕窗口通過濕法腐蝕實現(xiàn)，其腐蝕溶液為BOE溶液或HF溶液。該各向異性腐蝕窗口與長方體硅島上表面大致對準(zhǔn)，構(gòu)圖形成第二腐蝕窗口 8后,曝露出的腐蝕區(qū)域位于長方體娃島6上,各向異性腐蝕窗口 8平行于SOI圓片對準(zhǔn)邊的邊長等于所設(shè)計的三維楔形耦合器的楔形耦合區(qū)域62的長度。
[0076]步驟六，將形成有第二腐蝕窗口 8的SOI圓片放置于各向異性腐蝕溶液中腐蝕，直至在所述第二窗口 8下的硅島6上形成傾斜角為0.5° -4°的斜面，再去除其余的第二氧化層7。其剖面圖如圖7所示。
[0077]在各向異性腐蝕過程中，腐蝕區(qū)域為長方體硅島的上表面(本實施例中為長方形)區(qū)域，所采用的腐蝕液為KOH或TMAH溶液，通過控制腐蝕溶液濃度和腐蝕溫度來控制各向異性腐蝕的速度。該技術(shù)屬于本領(lǐng)域的公知常識，在此不再贅述。各向異性腐蝕后，所述第二氧化層7 (本實施例中即SiO2掩膜層)通過BOE溶液或HF溶液濕法腐蝕方法去除。本實施例中，這個步驟獲得與SOI圓片表面傾斜角為4° ±1°的斜面，使得在垂直方向上的尺寸均勻減小。
[0078]步驟七，套準(zhǔn)光刻，構(gòu)圖形成在垂直和水平方向尺寸分別線性減小的耦合器結(jié)構(gòu)，其俯視圖結(jié)構(gòu)如圖8所示。
[0079]在該步驟中，套準(zhǔn)光刻采用的是帶有水平方向尺寸線性減小(本實施例中為楔形)圖案的掩膜版，套準(zhǔn)光刻后的構(gòu)圖采用干法刻蝕實現(xiàn)。干法刻蝕后形成的三維耦合器結(jié)構(gòu)包括大尺寸輸入波導(dǎo)結(jié)構(gòu)63、小尺寸輸出波導(dǎo)結(jié)構(gòu)61以及對應(yīng)連接所述大尺寸輸入波導(dǎo)結(jié)構(gòu)和小尺寸輸出波導(dǎo)結(jié)構(gòu)的垂直和水平方向尺寸分別線性減小的結(jié)構(gòu)62。采用掩膜版干法刻蝕形成所需圖形屬于本領(lǐng)域的公知常識，在此不再贅述。
[0080]步驟八，去除光刻膠，劃片，清洗，完成SOI基三維楔形耦合器結(jié)構(gòu)的制備。
[0081]本發(fā)明提供一種利用硅外延生長、各向異性溶液腐蝕等硅微機械加工工藝在絕緣體上的硅(SOI)圓片上制作的波導(dǎo)耦合器，制作工藝穩(wěn)定可靠，而且能夠改善輸出波導(dǎo)及其連接的微納尺寸器件區(qū)域表面質(zhì)量，提高光纖與硅基波導(dǎo)及各種小尺寸光子學(xué)器件之間的耦合效率。
[0082]綜上所述，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0083]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種SOI基波導(dǎo)耦合器制備方法，其特征在于，該方法至少包括以下步驟: 1)提供一SOI襯底，所述SOI襯底包括支撐襯底、位于該支撐襯底上的埋氧層以及位于該埋氧層上、晶面為(111)面的頂層硅； 2)在所述SOI襯底的頂層硅上形成第一氧化層； 3)在所述第一氧化層上形成第一窗口； 4)自該第一窗口外延生長形成硅島； 5)在所述硅島外形成第二氧化層； 6)在所述硅島上表面的部分第二氧化層上形成第二窗口； 7)將步驟6)之后獲得的結(jié)構(gòu)放入各向異性腐蝕溶液中腐蝕在所述第二窗口下的硅島處形成傾斜角為0.5° -4°的斜面，再去除剩余的第二氧化層； 8)套準(zhǔn)光刻后進行干法刻蝕，形成水平方向的楔形，最終獲得水平和垂直方向尺寸分別線性減小的耦 合器。
2.根據(jù)權(quán)利要求1所述的SOI基波導(dǎo)耦合器制備方法，其特征在于:所述各向異性腐蝕溶液為KOH或TMAH溶液。
3.根據(jù)權(quán)利要求1所述的SOI基波導(dǎo)耦合器制備方法，其特征在于:所述步驟7)中剩余的第二氧化層通過BOE或HF濕法腐蝕去除。
4.根據(jù)權(quán)利要求1所述的SOI基波導(dǎo)耦合器制備方法，其特征在于:在步驟8)之后還包括去膠以及清洗的步驟。
5.根據(jù)權(quán)利要求1所述的SOI基波導(dǎo)耦合器制備方法，其特征在于:所述步驟4)中形成的硅島為長方體。
6.一種SOI基波導(dǎo)耦合器，其特征在于:該耦合器包括 SOI襯底，所述SOI襯底包括支撐襯底、位于該支撐襯底上的埋氧層以及位于該埋氧層上、晶面為(111)面的頂層硅； 位于所述頂層硅上的三維耦合器結(jié)構(gòu)，所述三維耦合器結(jié)構(gòu)包括大尺寸輸入波導(dǎo)結(jié)構(gòu)、小尺寸輸出波導(dǎo)結(jié)構(gòu)以及對應(yīng)連接所述大尺寸輸入波導(dǎo)結(jié)構(gòu)和小尺寸輸出波導(dǎo)結(jié)構(gòu)的垂直和水平方向尺寸分別線性減小的結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的SOI基波導(dǎo)耦合器，其特征在于:所述頂層硅的厚度范圍為0.2 μ m ~1 μ m0
8.根據(jù)權(quán)利要求6所述的SOI基波導(dǎo)耦合器，其特征在于:所述埋氧層的厚度范圍為0.2_3 u π?ο
9.根據(jù)權(quán)利要求6所述的SOI基波導(dǎo)耦合器，其特征在于:所述支撐襯底為硅襯底，其晶向為〈111〉或〈100〉或〈110〉。
【文檔編號】G02B6/122GK103926648SQ201310015359
【公開日】2014年7月16日 申請日期:2013年1月16日 優(yōu)先權(quán)日:2013年1月16日
【發(fā)明者】武愛民, 甘甫烷, 李 浩, 盛振, 王曦 申請人:江蘇尚飛光電科技有限公司, 中科院南通光電工程中心, 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所