專利名稱：一種光柵耦合器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體領(lǐng)域和光電集成領(lǐng)域，特別是涉及ー種光柵耦合器及其制作方法。
背景技術(shù)：
集成娃基光學(xué)系統(tǒng)，由于其小的器件尺寸，以及與傳統(tǒng)集成電路CMOSエ藝良好的兼容性，成為目前研究的ー個熱點(diǎn)。許多微納米器件已經(jīng)在硅基上實(shí)現(xiàn)集成，如激光器、調(diào)制器、濾波器、耦合器、緩存器等。而光柵用于實(shí)現(xiàn)耦合器功能，有著耦合面積小、耦合效率高等優(yōu)點(diǎn)，從而廣泛用在平面光學(xué)系統(tǒng)中。Si和SiO2的高折射差(約2. O)為實(shí)現(xiàn)納米光波導(dǎo)和超小尺度的集成光波導(dǎo)器件 提供了可能性，在光通信、光互連、光傳感領(lǐng)域具有巨大的應(yīng)用前景。然而由于超小的截面尺寸，納米光波導(dǎo)和外部世界(如光纖)之間存在巨大的模式失配，造成納米波導(dǎo)和光纖之間巨大的耦合損耗。光柵耦合器作為納米波導(dǎo)和光纖之間的耦合器件，可以有效解決這ー問題。在光柵耦合器的研制中，如何進(jìn)ー步提高稱合效率和降低エ藝成本是ー個重要研究內(nèi)容。在以往的方案中，光柵耦合器通過專用掩模和エ藝步驟來實(shí)現(xiàn)，這樣大大增加了器件的制作成本，不利于生產(chǎn)。而且一般制作于SOI襯底上的光柵稱合器,對SOI埋氧層的厚度精度的要求較高，同樣不利于成本的降低。因此，如何獲得ー種高耦合效率、低エ藝成本且可一體形成于CMOS制作エ藝中的光柵耦合器是當(dāng)前開發(fā)的重點(diǎn)。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種光柵耦合器及其制作方法，用于解決現(xiàn)有技術(shù)中的光柵耦合器耦合效率難以提高、一般的光柵耦合器不利于集成于CMOSエ藝且對SOI的埋氧層厚度要求嚴(yán)格而導(dǎo)致制作成本較高的問題。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種光柵耦合器的制作方法，所述制作方法至少包括步驟1)提供一 SOI襯底，所述SOI襯底包括背襯底、埋氧層及頂層硅，刻蝕所述頂層硅至所述埋氧層，形成具有多個間隔排列的硅塊結(jié)構(gòu)且周期為50(T800nm的耦合光柵；2)于所述耦合光柵上制作覆蓋于所述耦合光柵且厚度為f IOnm的柵氧化層；3)于所述柵氧化層表面形成厚度為IOOlOOnm的導(dǎo)電層，刻蝕所述導(dǎo)電層，形成具有多個與所述硅塊結(jié)構(gòu)垂向?qū)?yīng)的導(dǎo)電塊結(jié)構(gòu)的覆層結(jié)構(gòu)；4)于步驟3)完成后所得結(jié)構(gòu)的表面形成保護(hù)層。作為本發(fā)明的光柵耦合器的制作方法的一個優(yōu)選方案，所述步驟I)中，形成所述耦合光柵的同時于所述頂層硅中隔出至少ー個兩側(cè)具有淺溝道隔離槽的CMOS有源區(qū)；所述步驟2)中，同時于所述CMOS有源區(qū)表面形成柵氧化層；所述步驟3)中，同時于所述柵氧化層表面且與所述CMOS有源區(qū)對應(yīng)的區(qū)域上形成柵極結(jié)構(gòu)。在本發(fā)明的光柵耦合器的制作方法中，所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵的周期的比值為O. 7 O. 99 I。在本發(fā)明的光柵耦合器的制作方法中，所述覆層結(jié)構(gòu)的周期為50(T800nm，所述導(dǎo)電塊結(jié)構(gòu)的寬度為5(T350nm。在本發(fā)明的光柵耦合器的制作方法中，所述導(dǎo)電層的材料為多晶硅、非晶硅或金屬導(dǎo)體材料。本發(fā)明還提供ー種光柵耦合器，所述光柵耦合器至少包括S0I襯底，包括背襯底、結(jié)合于所述背襯底表面的埋氧層、以及結(jié)合于所述埋氧層表面的頂層硅；耦合光柵，形成于所述頂層硅，包括多個間隔排列的硅塊結(jié)構(gòu)，且所述耦合光柵的周期為50(T800nm ;柵氧化層，覆蓋于所述耦合光柵上，厚度為廣IOnm;覆層結(jié)構(gòu)，形成于所述柵氧化層表面，包括多個與所述硅塊結(jié)構(gòu)垂向?qū)?yīng)的導(dǎo)電塊結(jié)構(gòu)，且所述覆層結(jié)構(gòu)的厚度為10(T300nm。進(jìn)ー步地，所述光柵耦合器還包括覆蓋于所述柵氧化層、覆層結(jié)構(gòu)、CMOS柵氧化層及CMOS柵極結(jié)構(gòu)表面的保護(hù)層。 在本發(fā)明的光柵耦合器中，所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵的周期的比值為O. 7 O. 99 Io在本發(fā)明的光柵耦合器中，所述覆層結(jié)構(gòu)的周期為50(T800nm，所述導(dǎo)電塊結(jié)構(gòu)的寬度為50 350nm。在本發(fā)明的光柵耦合器中，所述覆層結(jié)構(gòu)的材料為多晶硅、非晶硅或金屬導(dǎo)體材料。如上所述，本發(fā)明的光柵耦合器及其制作方法，具有以下有益效果提供一 SOI襯底，刻蝕所述SOI襯底的頂層硅至埋氧層，形成周期為50(T800nm的耦合光柵，同時于所述頂層硅中隔出CMOS有源區(qū)；于所述耦合光柵上制作覆蓋于所述耦合光柵的柵氧化層，同時于所述CMOS有源區(qū)表面形成柵氧化層；于所述柵氧化層表面形成導(dǎo)電層，刻蝕所述導(dǎo)電層，形成與所述耦合光柵周期相同的覆層結(jié)構(gòu)，同時于所述柵氧化層表面且與所述CMOS有源區(qū)對應(yīng)的區(qū)域上形成柵極結(jié)構(gòu)；于上述所得結(jié)構(gòu)的表面形成保護(hù)層以完成制備。制作于SOI襯底頂層硅中的耦合光柵的刻蝕深度與頂層硅厚度相同，與CMOS有源區(qū)共享掩模并同時制作形成，降低了制作成本；覆蓋于柵氧化層上的導(dǎo)電上覆層提高了耦合效率，與CMOS柵極共享掩模并同時制作形成，降低了制作成本；優(yōu)化的結(jié)構(gòu)參數(shù)使得光柵耦合器的耦合效率顯著提高；新穎的光柵耦合器結(jié)構(gòu)使耦合效率對SOI埋氧層厚度的依賴性大為降低，從而放松了對SOI襯底的規(guī)格要求。


圖廣圖2顯示為本發(fā)明實(shí)施例I中光柵耦合器的制作方法步驟I)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖3顯示為本發(fā)明實(shí)施例I中光柵耦合器的制作方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖4顯示為本發(fā)明實(shí)施例I中光柵耦合器的制作方法步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖5顯示為本發(fā)明實(shí)施例I中光柵耦合器的制作方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。
7顯示為本發(fā)明實(shí)施例2中光柵耦合器的制作方法步驟I)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖8顯示為本發(fā)明實(shí)施例2中光柵耦合器的制作方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖9顯示為本發(fā)明實(shí)施例2中光柵耦合器的制作方法步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖10顯示為本發(fā)明實(shí)施例2中光柵耦合器的制作方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖11顯示為本發(fā)明的光柵耦合器在不同光柵周期下耦合光柵反射率、透射率和向外衍射光的效率示意圖。圖12顯示為本發(fā)明的光柵耦合器在優(yōu)選周期下耦合光柵衍射方向性與覆層結(jié)構(gòu) 中的多晶硅塊結(jié)構(gòu)的高度、寬度的關(guān)系示意圖。圖13顯示為本發(fā)明的光柵耦合器在優(yōu)選條件下耦合光柵與光纖之間的耦合效率與波長之間的關(guān)系示意圖。圖14顯不為本發(fā)明的光柵稱合器在1550nm波長的光的光纖f禹合效率與埋氧層厚度之間的關(guān)系不意圖。圖15顯不為現(xiàn)有技術(shù)的光柵稱合器在1550nm波長的光的光纖稱合效率與埋氧層厚度之間的關(guān)系不意圖。元件標(biāo)號說明101背襯底102埋氧層103頂層硅104I禹合光柵105柵氧化層106覆層結(jié)構(gòu)107保護(hù)層108CMOS 有源區(qū)109淺溝道隔離槽110柵極結(jié)構(gòu)
具體實(shí)施例方式以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式
加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。請參閱圖I至圖15。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為ー種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
實(shí)施例I如圖I飛所示，本實(shí)施例提供一種光柵耦合器的制作方法，所述制作方法至少包括步驟如圖f 2所示，首先進(jìn)行步驟1)，提供一 SOI襯底，所述SOI襯底包括背襯底101、埋氧層102及頂層硅103，刻蝕所述頂層硅103至所述埋氧層102，形成具有多個間隔排列的硅塊結(jié)構(gòu)且周期為50(T800nm的耦合光柵104。所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵104的周期的比值為O. 7 O. 99 I。在本實(shí)施例中，所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵104的周期 的比值為O. 9 1，即耦合光柵104的填充因子為O. 9。具體地，如果耦合光柵104周期選擇為700nm時，所示硅塊結(jié)構(gòu)的寬度為630nm,各娃塊結(jié)構(gòu)之間的距離為70nm。所述埋氧層102的厚度為I、μ m。在本實(shí)施例中，所述埋氧層102的厚度可以為I. 4 μ m、I. 9 μ m、2. 5 μ m、3 μ m、3. 6 μ m等，當(dāng)然，也可以選擇大于5 μ m的一切預(yù)期的埋氧層102厚度。如圖3所示，然后進(jìn)行步驟2)，于所述耦合光柵104上制作覆蓋于所述耦合光柵104且厚度為I IOnm的柵氧化層105。在本實(shí)施例中，采用熱氧化工藝于所述耦合光柵104上制作覆蓋于所述耦合光柵104且厚度為I IOnm的柵氧化層105。如圖4所示，接著進(jìn)行步驟3)，于所述柵氧化層105表面形成厚度為10(T300nm的導(dǎo)電層，刻蝕所述導(dǎo)電層，形成具有多個與所述硅塊結(jié)構(gòu)垂向?qū)?yīng)的導(dǎo)電塊結(jié)構(gòu)的覆層結(jié)構(gòu) 106。在本實(shí)施例中，采用化學(xué)氣相沉積法于所述柵氧化層105表面形成導(dǎo)電層，所述導(dǎo)電層的材料為多晶硅、非晶硅或金屬導(dǎo)體材料，在本實(shí)施例中為多晶硅材料。當(dāng)然，在其它的實(shí)施例中，也可以于所述柵氧化層105表面形成氮化硅等絕緣材料。所述覆層結(jié)構(gòu)106的周期為50(T800nm，所述導(dǎo)電塊結(jié)構(gòu)的寬度為5(T350nm。在本實(shí)施例中，所述覆層結(jié)構(gòu)106的周期跟所述耦合光柵104的周期相同。如圖5所示，最后進(jìn)行步驟4)，于步驟3)完成后所得結(jié)構(gòu)的表面形成保護(hù)層107。在本實(shí)施例中，采用化學(xué)氣相沉積法于步驟3)完成后所得結(jié)構(gòu)的表面形成保護(hù)層107，在本實(shí)施例中，所述保護(hù)層107為ニ氧化硅層，當(dāng)然，在其它的實(shí)施例中，所述保護(hù)層107也可以為氮化硅等其它氧化物。請參閱圖5，如圖所示，本實(shí)施例還提供ー種光柵耦合器，所述光柵耦合器至少包括SOI襯底，包括背襯底101、結(jié)合于所述背襯底101表面的埋氧層102、以及結(jié)合于所述埋氧層102表面的頂層硅103 ；耦合光柵104，形成于所述頂層硅103，包括多個間隔排列的硅塊結(jié)構(gòu)，且所述耦合光柵104的周期為50(T800nm ;所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵104的周期的比值為O. 7 O. 99 1，在本實(shí)施例中為0.9 I。柵氧化層105,覆蓋于所述稱合光柵104上,厚度為I IOnm ；覆層結(jié)構(gòu)106，形成于所述柵氧化層105表面，包括多個與所述硅塊結(jié)構(gòu)垂向?qū)?yīng)的導(dǎo)電塊結(jié)構(gòu)，且所述覆層結(jié)構(gòu)106的厚度為10(T300nm。所述覆層結(jié)構(gòu)106的周期為50(T800nm，所述導(dǎo)電塊結(jié)構(gòu)的寬度為5(T350nm，在本實(shí)施例中，所述覆層結(jié)構(gòu)106的周期與所述耦合光柵104的周期相同。所述覆層結(jié)構(gòu)106的材料為多晶硅、非晶硅或金屬導(dǎo)體材料，在本實(shí)施例中為多晶娃材料。在本實(shí)施例中，所述光柵耦合器表面還具有保護(hù)層107，所述保護(hù)層107為ニ氧化硅層，當(dāng)然，在其它的實(shí)施例中，所述保護(hù)層107也可以為氮化硅等其它氧化物。實(shí)施例2請參閱圖6 圖10，如圖所示，本實(shí)施例提供一種光柵耦合器的制作方法，如圖廣5所示，本實(shí)施例提供一種光柵耦合器的制作方法，所述制作方法至少包括步驟 如圖6 7所示，首先進(jìn)行步驟1)，提供一 SOI襯底，所述SOI襯底包括背襯底101、埋氧層102及頂層硅103，刻蝕所述頂層硅103至所述埋氧層102，形成具有多個間隔排列的硅塊結(jié)構(gòu)且周期為50(T800nm的耦合光柵104，并同時于所述頂層硅103中隔出至少ー個兩側(cè)具有淺溝道隔離槽109的CMOS有源區(qū)108。在本實(shí)施例中，在同一掩膜版中制作出包括刻蝕出所述耦合光柵104和一個或多個CMOS有源區(qū)108的圖形，經(jīng)過一次刻蝕即可在所述頂層硅103上同時形成所述耦合光柵104和CMOS有源區(qū)108，大大的降低了エ藝成本。所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵104的周期的比值為0.9 1，即耦合光柵104的填充因子為O. 9。具體地說，如果耦合光柵104周期選擇為700nm時,所示娃塊結(jié)構(gòu)的寬度為630nm,各娃塊結(jié)構(gòu)之間的距離為70nm。所述埋氧層102的厚度為I 5μπι。在本實(shí)施例中，所述埋氧層102的厚度為I. 4 μ m、I. 9 μ m、2. 5 μ m、3 μ m、3. 6 μ m等，當(dāng)然，也可以選擇大于5 μ m的一切預(yù)期的埋氧層102厚度。如圖3所示，然后進(jìn)行步驟2)，于所述耦合光柵104上制作覆蓋于所述耦合光柵104且厚度為f IOnm的柵氧化層105，并同時于所述CMOS有源區(qū)108表面形成柵氧化層105。在本實(shí)施例中，只需通過一次氧化工藝即可于所述耦合光柵104及CMOS有源區(qū)108表面同時形成柵氧化層105。所述柵氧化層105的厚度為f 10nm。如圖4所示，接著進(jìn)行步驟3)，于所述柵氧化層105表面形成厚度為10(T300nm的導(dǎo)電層，刻蝕所述導(dǎo)電層，形成具有多個與所述硅塊結(jié)構(gòu)垂向?qū)?yīng)的導(dǎo)電塊結(jié)構(gòu)的覆層結(jié)構(gòu)106，并同時于所述柵氧化層105表面且與所述CMOS有源區(qū)108對應(yīng)的區(qū)域上形成柵極結(jié)構(gòu)110。在本實(shí)施例中，采用化學(xué)氣相沉積法于所述耦合光柵104及CMOS有源區(qū)108上的柵氧化層105表面同時沉積導(dǎo)電層，所述導(dǎo)電層的材料為多晶硅、非晶硅或金屬導(dǎo)體材料。然后通過制備一層掩膜版，于所述導(dǎo)電層中同時刻蝕出與所述耦合光柵104對應(yīng)的覆層結(jié)構(gòu)106，及與所述CMOS有源區(qū)108對應(yīng)的柵極結(jié)構(gòu)110。所述覆層結(jié)構(gòu)106的周期為50(T800nm，所述導(dǎo)電塊結(jié)構(gòu)的寬度為5(T350nm。在本實(shí)施例中，所述覆層結(jié)構(gòu)106的周期跟所述耦合光柵104的周期相同。制備完所述柵極結(jié)構(gòu)110后，對所述CMOS有源區(qū)108進(jìn)行離子注入，形成CMOS的源區(qū)及漏區(qū)，然后制備源電極及漏電極以完成所述CMOS的制備。如圖5所示，最后進(jìn)行步驟4)，于步驟3)完成后所得結(jié)構(gòu)的表面形成保護(hù)層107。在本實(shí)施例中，采用化學(xué)氣相沉積法于步驟3)完成后所得結(jié)構(gòu)的表面形成保護(hù)層107，在本實(shí)施例中，所述保護(hù)層107為ニ氧化硅層，當(dāng)然，在其它的實(shí)施例中，所述保護(hù)層107也可以為氮化硅等其它氧化物。為了進(jìn)一步說明本發(fā)明的光柵耦合器及其制作方法的設(shè)計(jì)意圖及有益效果，請參閱圖If圖15，發(fā)明人設(shè)計(jì)該器件結(jié)構(gòu)時，采用基于本征模擴(kuò)展方法的ニ維全矢量仿真エ具，通過以下研究及分析，提出了器件中關(guān)鍵參數(shù)的優(yōu)選范圍首先計(jì)算了在不同光柵周期下耦合光柵反射率、透射率和向外衍射光的效率，如圖11所示，其中在此實(shí)施例中耦合光柵的填充因子固定為O. 9，但不應(yīng)限于O. 9。向外衍射光、反射光、透射光三者相加等于輸入光的總功率。從計(jì)算結(jié)果中可以看到對1550nm波長的光，隨著光柵周期逐漸増大，反射光逐漸減小，向外衍射光的效率逐漸增加，在周期為O. 68、. 70 μ m時達(dá)到最大，接近90%。對于不同的填充因子，都存在優(yōu)化周期，使得反射、透射光所占比例較小，而向外衍射光的比例最大。該周期即為該填充因子下的優(yōu)選周期。然后計(jì)算了在該優(yōu)選周期下耦合光柵衍射方向性與導(dǎo)電塊結(jié)構(gòu)(在本設(shè)計(jì)中為多 晶硅)的高度、寬度的關(guān)系，如圖12所示。耦合光柵向外衍射的光分為兩部分，一部分向下衍射進(jìn)入SOI襯底的埋氧層中，另一部份向上衍射進(jìn)入ニ氧化硅保護(hù)層中，衍射方向性定義為向上衍射的部分占總向外衍射光的比例。由于光纖通常置于ニ氧化硅保護(hù)層上方，為提高耦合效率，需要增強(qiáng)光向上衍射的部分，即提高光衍射的方向性。由圖12可以看出，在優(yōu)選的多晶硅寬度和高度范圍內(nèi)，光柵衍射的方向性高達(dá)94%。接著計(jì)算了在以上優(yōu)選條件下耦合光柵與光纖之間的耦合效率與波長之間的關(guān)系，即光譜響應(yīng)，如圖13所示。該光柵耦合器在優(yōu)選條件下在1550-1560nm波長范圍內(nèi)耦合效率達(dá)到67%。發(fā)明人進(jìn)行研究還發(fā)現(xiàn)，除了光柵的上述參數(shù)，埋氧層的厚度也會因光的干涉效應(yīng)而影響光的向上衍射效率，并進(jìn)而影響光纖耦合效率。計(jì)算了 1550nm波長的光的光纖耦合效率與埋氧層厚度之間的關(guān)系，如圖14所示。結(jié)果表明耦合效率隨埋氧層厚度的變化從55%變化至68%。當(dāng)埋氧層厚度為I. 4 μ m、I. 9 μ m、2. 5 μ m、3 μ m等時，耦合效率達(dá)到最大。而對于未引入多晶硅上覆層的傳統(tǒng)型光柵耦合器，其耦合效率隨埋氧層厚度的變化要劇烈得多，從20%至50%，如圖15所示。這說明，這種新的器件結(jié)構(gòu)能夠大為放松對SOI襯底規(guī)格的要求，從而為原材料選購提供了更大自由度。綜上所述，本發(fā)明的光柵耦合器及其制作方法，首先提供一 SOI襯底，刻蝕所述SOI襯底的頂層硅至埋氧層，形成周期為50(T800nm的耦合光柵，可同時于所述頂層硅中隔出CMOS有源區(qū)；于所述耦合光柵上制作覆蓋于所述耦合光柵的柵氧化層，可同時于所述CMOS有源區(qū)表面形成柵氧化層；于所述柵氧化層表面形成導(dǎo)電層，刻蝕所述導(dǎo)電層，形成與所述耦合光柵周期相同的覆層結(jié)構(gòu)，可同時于所述柵氧化層表面且與所述CMOS有源區(qū)對應(yīng)的區(qū)域上形成柵極結(jié)構(gòu)；于上述所得結(jié)構(gòu)的表面形成保護(hù)層以完成制備。制作于SOI襯底頂層硅中的耦合光柵的刻蝕深度與頂層硅厚度相同，與CMOS有源區(qū)共享掩模并同時制作形成，降低了制作成本；覆蓋于柵氧化層上的多晶硅上覆層提高了耦合效率，與CMOS柵極共享掩模并同時制作形成，降低了制作成本；優(yōu)化的結(jié)構(gòu)參數(shù)使得光柵耦合器的耦合效率顯著提高；新穎的光柵耦合器結(jié)構(gòu)使耦合效率對SOI埋氧層厚度的依賴性大為降低，從而放松了對SOI襯底的規(guī)格要求。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價值。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所掲示的精神與技術(shù)思想下所完 成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種光柵耦合器的制作方法，其特征在于，所述制作方法至少包括步驟 1)提供一SOI襯底，所述SOI襯底包括背襯底、埋氧層及頂層硅，刻蝕所述頂層硅至所述埋氧層，形成具有多個間隔排列的硅塊結(jié)構(gòu)且周期為50(T800nm的耦合光柵； 2)于所述耦合光柵上制作覆蓋于所述耦合光柵且厚度為fIOnm的柵氧化層； 3)于所述柵氧化層表面形成厚度為IOOlOOnm的導(dǎo)電層，刻蝕所述導(dǎo)電層，形成具有多個與所述硅塊結(jié)構(gòu)垂向?qū)?yīng)的導(dǎo)電塊結(jié)構(gòu)的覆層結(jié)構(gòu)； 4)于步驟3)完成后所得結(jié)構(gòu)的表面形成保護(hù)層。
2.根據(jù)權(quán)利要求I所述的光柵耦合器的制作方法，其特征在于所述步驟I)中，形成所述耦合光柵的同時可于所述頂層硅中隔出至少ー個兩側(cè)具有淺溝道隔離槽的CMOS有源區(qū)；所述步驟2)中，可同時于所述CMOS有源區(qū)表面形成柵氧化層；所述步驟3)中，可同時于所述柵氧化層表面且與所述CMOS有源區(qū)對應(yīng)的區(qū)域上形成柵極結(jié)構(gòu)。
3.根據(jù)權(quán)利要求Γ2任意一項(xiàng)所述的光柵耦合器的制作方法，其特征在于所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵的周期的比值為O. 7 0. 99 I。
4.根據(jù)權(quán)利要求Γ2任意一項(xiàng)所述的光柵耦合器的制作方法，其特征在于所述覆層結(jié)構(gòu)的周期為50(T800nm，所述導(dǎo)電塊結(jié)構(gòu)的寬度為5(T350nm。
5.根據(jù)權(quán)利要求Γ2任意一項(xiàng)所述的光柵耦合器的制作方法，其特征在于所述導(dǎo)電層的材料為多晶硅、非晶硅或金屬導(dǎo)體材料。
6.ー種光柵耦合器，其特征在于，所述光柵耦合器至少包括 SOI襯底，包括背襯底、結(jié)合于所述背襯底表面的埋氧層、以及結(jié)合于所述埋氧層表面的頂層娃; 耦合光柵，形成于所述頂層硅，包括多個間隔排列的硅塊結(jié)構(gòu)，且所述耦合光柵的周期為 50(T800nm ； 柵氧化層，覆蓋于所述耦合光柵上，厚度為flOnm; 覆層結(jié)構(gòu)，形成于所述柵氧化層表面，包括多個與所述硅塊結(jié)構(gòu)垂向?qū)?yīng)的導(dǎo)電塊結(jié)構(gòu)，且所述覆層結(jié)構(gòu)的厚度為10(T300nm。
7.根據(jù)權(quán)利要求6所述的光柵耦合器，其特征在于所述光柵耦合器還包括覆蓋于所述柵氧化層及覆層結(jié)構(gòu)表面的保護(hù)層。
8.根據(jù)權(quán)利要求6所述的光柵耦合器，其特征在于所述硅塊結(jié)構(gòu)的寬度與所述耦合光柵的周期的比值為O. 7 O. 99 I。
9.根據(jù)權(quán)利要求6所述的光柵耦合器，其特征在干所述覆層結(jié)構(gòu)的周期為50(T800nm，所述導(dǎo)電塊結(jié)構(gòu)的寬度為5(T350nm。
10.根據(jù)權(quán)利要求6所述的光柵耦合器，其特征在于所述覆層結(jié)構(gòu)的材料為多晶硅、非晶硅或金屬導(dǎo)體材料。
全文摘要
本發(fā)明提供一種光柵耦合器及其制作方法，提供一SOI襯底，刻蝕所述SOI襯底的頂層硅，形成周期為500~800nm的耦合光柵，同時于所述頂層硅中隔出CMOS有源區(qū)；于所述耦合光柵上制作覆蓋于所述耦合光柵及CMOS有源區(qū)的柵氧化層；于所述柵氧化層表面形成導(dǎo)電層，刻蝕所述導(dǎo)電層，形成與所述耦合光柵周期相同的覆層結(jié)構(gòu)，同時形成CMOS的柵極結(jié)構(gòu)；最后形成保護(hù)層以完成制備。所述耦合光柵、柵氧化層及覆層結(jié)構(gòu)均與CMOS的制備同時完成，可共享掩膜，降低了制作成本；覆蓋于柵氧化層上的導(dǎo)電上覆層提高了耦合效率；優(yōu)化的結(jié)構(gòu)參數(shù)使得光柵耦合器的耦合效率顯著提高；新穎的光柵耦合器結(jié)構(gòu)使耦合效率對SOI埋氧層厚度的依賴性大為降低，從而放松了對SOI襯底的規(guī)格要求。
文檔編號G02B6/124GK102692682SQ201210193178
公開日2012年9月26日 申請日期2012年6月12日 優(yōu)先權(quán)日2012年6月12日
發(fā)明者仇超, 武愛民, 王曦, 甘甫烷, 盛振, 鄒世昌 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所