專利名稱：光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于光刻技術(shù)領(lǐng)域，具體涉及一種光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法。
背景技術(shù)：
光刻技術(shù)是用于在襯底表面上印刷具有特征的構(gòu)圖。這樣的襯底可包括用于制造半導(dǎo)體器件、多種集成電路、平面顯示器(例如液晶顯示器)、電路板、生物芯片、微機(jī)械電子芯片、光電子線路芯片等的基片。經(jīng)常使用的基片為半導(dǎo)體晶圓或玻璃基片。數(shù)字微鏡陣列作為光刻機(jī)最關(guān)鍵的組成部分之一，其圖像傳輸速度決定著整個光刻機(jī)的產(chǎn)能高低。數(shù)字微鏡陣列數(shù)據(jù)總線為四組16位的數(shù)據(jù)總線，其中，A、B兩組數(shù)據(jù)總線的數(shù)據(jù)對應(yīng)DMD前半屏的圖像，C、D兩組數(shù)據(jù)總線的數(shù)據(jù)對應(yīng)數(shù)字微鏡陣列后半屏的圖像，因此一副圖像數(shù)據(jù)如果按照正常的順序?qū)懭隓DR2中，無法正常的顯示在數(shù)字微鏡陣列上，必須將數(shù)據(jù)處理之后才能正確的顯示在數(shù)字微鏡陣列上，本專利使用兩個ram將前、后半屏的數(shù)據(jù)，在同時寫入DDR2中，從而保證讀到數(shù)字微鏡陣列的數(shù)據(jù)前一半在A、B數(shù)據(jù)總線上，后一半在C、D數(shù)據(jù)總線，保證圖像顯示的正確性。數(shù)字微鏡陣列圖像傳輸速度作為光刻機(jī)系統(tǒng)中必不可少的一項關(guān)鍵技術(shù)指標(biāo)，對光刻機(jī)的整體產(chǎn)能的提高起著決定性的作用，為了提高光刻機(jī)的產(chǎn)品競爭力，數(shù)字微鏡陣列的圖像傳輸速度必須不斷地提高。

發(fā)明內(nèi)容
本發(fā)明提供一種利用FPGA自帶的ram緩存處理使得光刻機(jī)在掃描工作模式下實現(xiàn)提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法。本發(fā)明采用的技術(shù)方案是
光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法，其特征在于，包括以下步驟
1)從上位機(jī)通過PCIE總線傳輸圖像數(shù)據(jù)到FPGA中，傳輸?shù)膱D像數(shù)據(jù)可以設(shè)置一包數(shù)據(jù)的大小，但是設(shè)置的數(shù)據(jù)必須是一副圖像一行數(shù)據(jù)的整數(shù)倍；
2)將一行數(shù)據(jù)的前半行存貯在rami中，將后半行數(shù)據(jù)存貯在ram2中，當(dāng)ram中的數(shù)據(jù)向DDR2中寫入時，同時從rami、ram2中讀取數(shù)據(jù)，合并成一個數(shù)據(jù)寫入DDR2中；
3)讀DDR2數(shù)據(jù)時，利用FPGA內(nèi)部的ram資源，設(shè)置3個ram塊，I個fifo;先將DDR2 中的數(shù)據(jù)寫入fifo，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram3中，接著把DDR2 中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram4中，再接著把 DDR2中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram5中，接著把DDR2中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，一副圖像數(shù)據(jù)就傳輸完成；在DDR2向ram塊和fifo寫數(shù)據(jù)的同時，ram塊和fifo中的數(shù)據(jù)按照寫入的順序被讀到數(shù)字微鏡陣列上。所述的光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法，其特征在于，所述的寫入ram塊和fifo中的一副圖像的一行數(shù)據(jù)的緩存數(shù)據(jù)在ram塊和fifo中轉(zhuǎn)化為與數(shù)字微鏡陣列顯示格式一致的數(shù)據(jù)。本發(fā)明的工作原理是數(shù)字微鏡陣列的數(shù)據(jù)時鐘是與DDR2的時鐘不一致，如果將 DDR2中的數(shù)據(jù)直接寫入到數(shù)字微鏡陣列中，數(shù)據(jù)傳輸速率將受到DDR2的限制。由于掃描方式下前后兩幅圖的數(shù)據(jù)只有一行的數(shù)據(jù)差異，因此如果將一副圖像緩存下來，然后將緩存中的數(shù)據(jù)寫入數(shù)字微鏡陣列，在下一副圖像到數(shù)字微鏡陣列，只需要從DDR2中寫入一行數(shù)據(jù)到緩存中。但是由于本專利中使用的FPGA的緩存只能存放半幅圖像，因此，本專利將 ram分成了 3個部分和一個fifo。先向fifo寫數(shù)據(jù)，再向ram中寫數(shù)據(jù)，由于向ram中只要寫入一行數(shù)據(jù)，但是讀卻要全部讀出，利用ram的讀寫時間差，在將ram中數(shù)據(jù)讀到數(shù)字微鏡陣列的同時，DDR2可以再次的向fifo中寫數(shù)據(jù)，從而實現(xiàn)了數(shù)據(jù)的高速傳輸。本發(fā)明的主要意義在于本發(fā)明在不影響光刻機(jī)曝光質(zhì)量的前提下，利用 FPGA自帶的ram緩沖高速數(shù)據(jù)傳輸速率實現(xiàn)數(shù)字微鏡陣列的快速數(shù)據(jù)傳輸，從而減少了 FPGA的資源利用，提高了光刻機(jī)的整體產(chǎn)能。


圖I為本發(fā)明的緩沖中數(shù)據(jù)讀寫時序圖。圖2為本發(fā)明的數(shù)據(jù)傳輸流程圖。
具體實施例方式如圖1、2所75,光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法，其特征在于，包括以下步驟
1)從上位機(jī)通過PCIE總線傳輸圖像數(shù)據(jù)到FPGA中，傳輸?shù)膱D像數(shù)據(jù)可以設(shè)置一包數(shù)據(jù)的大小，但是設(shè)置的數(shù)據(jù)必須是一副圖像一行數(shù)據(jù)的整數(shù)倍；
2)將一行數(shù)據(jù)的前半行存貯在rami中，將后半行數(shù)據(jù)存貯在ram2中，當(dāng)ram中的數(shù)據(jù)向DDR2中寫入時，同時從rami、ram2中讀取數(shù)據(jù)，合并成一個數(shù)據(jù)寫入DDR2中；
3)讀DDR2數(shù)據(jù)時，利用FPGA內(nèi)部的ram資源，設(shè)置3個ram塊，I個fifo;先將DDR2 中的數(shù)據(jù)寫入fifo，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram3中，接著把DDR2 中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram4中，再接著把 DDR2中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram5中，接著把DDR2中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，一副圖像數(shù)據(jù)就傳輸完成；在DDR2向ram 塊和fifo寫數(shù)據(jù)的同時，ram塊和fifo中的數(shù)據(jù)按照寫入的順序被讀到數(shù)字微鏡陣列上。寫入ram塊和fifo中的一副圖像的一行數(shù)據(jù)的緩存數(shù)據(jù)在ram塊和fifo中轉(zhuǎn)化為與數(shù)字微鏡陣列顯示格式一致的數(shù)據(jù)。
權(quán)利要求
1.一種光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法，其特征在于，包括以下步驟1)從上位機(jī)通過PCIE總線傳輸圖像數(shù)據(jù)到FPGA中，傳輸?shù)膱D像數(shù)據(jù)可以設(shè)置一包數(shù)據(jù)的大小，但是設(shè)置的數(shù)據(jù)必須是一副圖像中一行數(shù)據(jù)的整數(shù)倍；2)將一行數(shù)據(jù)的前半行存貯在rami中，將后半行數(shù)據(jù)存貯在ram2中，當(dāng)ram中的數(shù)據(jù)向DDR2中寫入時，同時從rami、ram2中讀取數(shù)據(jù)，合并成一個數(shù)據(jù)寫入DDR2中；3)讀DDR2數(shù)據(jù)時，利用FPGA內(nèi)部的ram資源，設(shè)置3個ram塊，I個fifo;先將DDR2 中的數(shù)據(jù)寫入fifo，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram3中，接著把DDR2 中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram4中，再接著把 DDR2中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，將DDR2中的數(shù)據(jù)寫入一行到ram5中，接著把DDR2中的數(shù)據(jù)寫入fifo中，當(dāng)fifo寫滿之后，一副圖像數(shù)據(jù)就傳輸完成；在DDR2向ram 塊和fifo寫數(shù)據(jù)的同時，ram塊和fifo中的數(shù)據(jù)按照寫入的順序被讀到數(shù)字微鏡陣列上。
2.根據(jù)權(quán)利要求書I所述的光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法，其特征在于，所述的寫入ram塊和fifo中的一副圖像的行數(shù)據(jù)的緩存數(shù)據(jù)在ram 塊和fifo中轉(zhuǎn)化為與數(shù)字微鏡陣列顯示格式一致的數(shù)據(jù)。
全文摘要
本發(fā)明公開了一種光刻機(jī)在掃描工作模式下提高數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的方法，通過使用兩個ram將一副圖像的行數(shù)據(jù)無處理的轉(zhuǎn)化為數(shù)字微鏡陣列示格式一致的數(shù)據(jù)，存儲到DDR2中，再將DDR2中的一副圖像數(shù)據(jù)中的一般存放到FPGA自帶的ram緩存中，利用緩存的高速數(shù)據(jù)傳輸，實現(xiàn)數(shù)字微鏡陣列數(shù)據(jù)傳輸速度的提高。本發(fā)明利用兩個ram將一副圖像的行數(shù)據(jù)無處理的轉(zhuǎn)化為數(shù)字微鏡陣列顯示格式一致的數(shù)據(jù)，減少了FPGA的資源利用，利用緩存?zhèn)鬏敂?shù)據(jù)，提高了數(shù)據(jù)的傳輸速度，從而滿足光刻機(jī)在高產(chǎn)能下數(shù)據(jù)傳輸速度要求。
文檔編號G03F7/20GK102608874SQ20121002896
公開日2012年7月25日 申請日期2012年2月9日 優(yōu)先權(quán)日2012年2月9日
發(fā)明者徐濤, 陳修濤, 陳勇 申請人:合肥芯碩半導(dǎo)體有限公司