專利名稱：一種錐形多層脊波導(dǎo)結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種光波導(dǎo)結(jié)構(gòu)及其制作方法，尤其是一種錐形多層脊波導(dǎo)結(jié)構(gòu)及其制作方法。
背景技術(shù)：
在傳統(tǒng)的多層脊波導(dǎo)結(jié)構(gòu)中，追求各臺(tái)階高度沿波導(dǎo)縱向穩(wěn)定不變，即不同刻蝕線寬的溝槽深度一致。而由于等離子體刻蝕工藝中的微負(fù)載效應(yīng)，不同刻蝕線寬處的刻蝕深度出現(xiàn)很大的差異，這與傳統(tǒng)的多層脊波導(dǎo)器件結(jié)構(gòu)中溝槽刻蝕深度相等的要求相悖。為實(shí)現(xiàn)傳統(tǒng)的多層脊波導(dǎo)結(jié)構(gòu)，就必須克服這一微負(fù)載效應(yīng)，從而增加工藝難度。等離子體刻蝕的微負(fù)載效應(yīng)導(dǎo)致的刻蝕深度差異成為傳統(tǒng)的多層脊波導(dǎo)器件性能下降的原因。本發(fā)明公開的一種錐形多層脊波導(dǎo)結(jié)構(gòu)及其制作方法，無需克服微負(fù)載效應(yīng)，反而合理的利用等離子體刻蝕中的微負(fù)載效應(yīng)，制造出一種具有低傳輸損耗和高耦合效率的錐形多層脊波導(dǎo)結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種錐形多層脊波導(dǎo)結(jié)構(gòu)及其制作方法。本發(fā)明通過下述技術(shù)方案予以實(shí)現(xiàn)一種錐形多層脊波導(dǎo)結(jié)構(gòu)，其層數(shù)為三層以上，包括耦合端和壓縮端，其中，位于非底層和非頂層的臺(tái)階的高度從耦合端到壓縮端逐漸減小。所述脊波導(dǎo)各層臺(tái)階的高度可以不相等或者相等。所述脊波導(dǎo)結(jié)構(gòu)是在低折射率襯底平板材料上附著的高折射率單晶硅材料上制作，例如SOI。—種上述錐形多層脊波導(dǎo)結(jié)構(gòu)的制作方法，包括以下步驟步驟1:采用等離子體刻蝕工藝，在起始硅片表面上進(jìn)行刻蝕，定義出目標(biāo)器件區(qū)即根據(jù)第一掩膜圖形去除所述硅片表面的一部分物質(zhì)，從而得到若干硅槽和位于所述硅槽之間的目標(biāo)器件區(qū)；步驟2 :用填充物填充步驟I中所述硅槽，并對(duì)所述硅片表面進(jìn)行平坦化；步驟3 :在所述硅片表面上沉積選擇性外延掩模物質(zhì)，并根據(jù)第二掩模圖形去除選擇性外延掩模物質(zhì)中位于所述目標(biāo)器件區(qū)頂上的部分；步驟4 :采用選擇性外延工藝，在步驟3中暴露出的目標(biāo)器件區(qū)表面上生長單晶硅至目標(biāo)器件所需的高度；步驟5 :根據(jù)第三掩膜圖形去除步驟4中生長的單晶硅的一部分，所述第三掩膜圖形線寬從脊波導(dǎo)耦合端到壓縮端逐漸變大，利用等離子體刻蝕中的微負(fù)載效應(yīng)，形成深度沿波導(dǎo)耦合端至壓縮端逐漸變大的硅槽；步驟6 :用填充物填充步驟5中形成的硅槽，然后對(duì)硅片表面進(jìn)行平坦化；步驟7 :根據(jù)第四掩膜圖形去除步驟4中生長的單晶硅的另一部分物質(zhì)，所述第四掩膜圖形線寬從脊波導(dǎo)耦合端到壓縮端逐漸變大，利用等離子體刻蝕中的微負(fù)載效應(yīng)，再次得到深度沿脊波導(dǎo)耦合端至壓縮端逐漸變大的硅槽，所述硅槽緊靠步驟5中形成的硅槽；步驟8 :去除殘留的填充物，然后對(duì)已成型的錐形多層硅脊波導(dǎo)覆蓋涂層。上述制作方法中，所述脊波導(dǎo)結(jié)構(gòu)各層臺(tái)階的刻蝕深度由刻蝕掩膜圖形線寬最大處的刻蝕深度定義。本發(fā)明公開的一種錐形多層脊波導(dǎo)結(jié)構(gòu)，其位于非底層和非頂層的臺(tái)階的高度從耦合端到壓縮端逐漸減小，相對(duì)于傳統(tǒng)的多層脊波導(dǎo)結(jié)構(gòu)，有利于光波模式在波導(dǎo)脊和平板之間的變換，能夠有效降低光波導(dǎo)的傳輸損耗。本發(fā)明公開的制備工藝無需克服等離子刻蝕工藝中的微負(fù)載效應(yīng)，反而加以利用，簡(jiǎn)化了工序。通過對(duì)掩膜圖形線寬的漸變控制，利用等離子刻蝕工藝中的微負(fù)載效應(yīng)，形成刻蝕深度沿波導(dǎo)耦合端到壓縮端方向由淺到深漸變的硅槽。由于脊波導(dǎo)耦合端刻蝕深度淺，端面面積大，可以最大限度的接受光纖傳輸能量，提高光波導(dǎo)的耦合效率；另外，本發(fā)明公開的技術(shù)方案中的刻蝕順序是先淺刻蝕后深刻蝕，可以回避進(jìn)行深刻蝕后，對(duì)所形成硅槽的填充問題以及過厚填充物的表面平坦化問題，節(jié)約制造成本。本發(fā)明公開的技術(shù)方案適用性較廣，一般的CMOS工廠都可以直接采用。本發(fā)明公開的技術(shù)方案中采用的選擇性外延工藝生長單晶硅對(duì)通信用光載波散射小，適合于制造光纖通信用光波導(dǎo)。


圖1是本發(fā)明公開的一種錐形多層脊波導(dǎo)結(jié)構(gòu)的立體圖。圖2是本發(fā)明公開的一種錐形多層脊波導(dǎo)結(jié)構(gòu)的平面示意圖。圖3是本發(fā)明中用于制作錐形多層脊波導(dǎo)結(jié)構(gòu)的起始硅片示意圖。圖4是本發(fā)明公開的制作方法步驟I中將第一掩模圖形轉(zhuǎn)移到掩模物質(zhì)上后的硅片不意圖。圖5是本發(fā)明公開的制作方法步驟I中等離子體刻蝕單晶硅后的硅片示意圖。圖6是本發(fā)明公開的制作方法步驟2中用填充物填充步驟I中所述的硅槽，并對(duì)所述硅片表面平坦化后的硅片示意圖。圖7是本發(fā)明公開的制作方法步驟3中沉積選擇性外延掩模物質(zhì)到目標(biāo)高度后的娃片不意圖。圖8是本發(fā)明公開的制作方法步驟3中根據(jù)第二掩模圖形版去除目標(biāo)器件區(qū)上所覆蓋的選擇性外延掩模物質(zhì)后的硅片示意圖。圖9是本發(fā)明公開的制作方法步驟4中在目標(biāo)器件區(qū)選擇性外延生長單晶硅至目標(biāo)器件所需聞度后的娃片不意圖。圖10是本發(fā)明公開的制作方法步驟5中將第三掩模圖形轉(zhuǎn)移到掩模物質(zhì)上的硅片不意圖。圖11是本發(fā)明公開的制作方法步驟5中等離子體刻蝕選擇性外延單晶硅至目標(biāo)深度后的硅片示意圖。圖12是本發(fā)明公開的制作方法步驟6中用填充物填充步驟5中所述硅槽，然后對(duì)硅片表面進(jìn)行平坦化后的硅片示意圖。圖13是本發(fā)明公開的制作方法步驟7中將第四掩模圖形轉(zhuǎn)移到掩模物質(zhì)上的硅片不意圖。圖14是本發(fā)明公開的制作方法步驟7中等離子體刻蝕外延生長單晶硅至目標(biāo)深度后的硅片示意圖。圖15是本發(fā)明公開的制作方法步驟8中將制造過程中的填充物殘留去除后的硅片不意圖。圖16是本發(fā)明公開的制作方法步驟8中在脊波導(dǎo)表面覆蓋涂層后的硅片示意圖。
具體實(shí)施例方式下面通過具體的實(shí)施例，同時(shí)結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)地說明圖1和圖2分別為本發(fā)明公開的一種錐形多層脊波導(dǎo)結(jié)構(gòu)的立體圖和平面示意圖，以四層為例。如圖1所示，脊波導(dǎo)20包括四層臺(tái)階24、25、26和27。各層臺(tái)階的高度可以不相等或者相等。如圖2所示，脊波導(dǎo)20包含耦合端28和壓縮端29。臺(tái)階25、26的高度從耦合端28至壓縮端29逐漸減小。本發(fā)明公開的錐形多層脊波導(dǎo)是在低折射率襯底平板材料上附著的高折射率單晶硅材料上制作，例如SOI。如圖3所示，脊波導(dǎo)20制作在起始硅片30上。硅片30為一個(gè)包含表面單晶硅層31、埋層32和襯底33的硅片。本發(fā)明所提及的脊波導(dǎo)20的各層臺(tái)階高度是指從臺(tái)階表面到埋層32上表面的垂直高度。埋層32可以是二氧化硅，也可以是與單晶硅折射率有差異的其它合適埋層。襯底33可以是單晶硅，也可以是其它合適的材料。硅片30可以用任何適用的方法制造，例如在氧化硅或其他襯底上沉積表面單晶硅層 31。專利 US 5888297、US 5417180、US 5061642 和 US 4771016 公開了一些制作硅片的方法，在此作為參考。本發(fā)明公開的一種錐形多層脊波導(dǎo)的制作方法，如下步驟1:采用等離子體刻蝕工藝，在起始硅片30表面上進(jìn)行刻蝕，定義出目標(biāo)器件區(qū)即根據(jù)第一掩膜圖形去除硅片30表面的一部分物質(zhì)，從而得到若干硅槽和位于所述硅槽之間的目標(biāo)器件區(qū)。對(duì)硅片30進(jìn)行清洗處理后，在其上沉積一層用于等離子體刻蝕阻擋層的掩模物質(zhì)35，掩模物質(zhì)可以是二氧化硅和氮化硅，也可以是合適的其它物質(zhì)材料。根據(jù)第一掩模圖形，利用光刻技術(shù)將第一掩模圖形轉(zhuǎn)移到掩模物質(zhì)35上，形成用于等離子體刻蝕的掩模圖形34，如圖4所示。圖4中的“A”，“B”，“C”，“D”和“E”分別為圖2中的“A”，“B”，“C”，“D”和“E”五個(gè)位置處的截面示意圖，即脊波導(dǎo)耦合端到壓縮端方向的五個(gè)位置的縱向切面。利用等離子體刻蝕淺刻蝕單晶硅至目標(biāo)深度，得到若干硅槽36，和位于硅槽之間的目標(biāo)器件區(qū)37。由于本次刻蝕為淺刻蝕，硅槽高寬比影響刻蝕速率的微負(fù)載效應(yīng)不明顯，硅槽36具有相同的刻蝕深度。步驟I結(jié)束后，硅片30的結(jié)構(gòu)如圖5所示。步驟2 :用填充物填充硅槽36，并對(duì)硅片30表面進(jìn)行平坦化。如圖6所示，利用填充物38對(duì)硅槽36進(jìn)行填充，填充物可以是任何合適的物質(zhì)。在一些實(shí)施例中，填充物38可以是抗反射涂層(如碳?xì)浠衔?，聚合硅，或者二氧化硅。本實(shí)施例中使用二氧化硅作為硅槽36的填充物。然后利用化學(xué)機(jī)械研磨法對(duì)硅片30進(jìn)行平坦化，直至露出目標(biāo)器件區(qū)37的上表面；也可以通過其它任何適用的方法實(shí)現(xiàn)硅片表面的平坦化。步驟3 :在硅片30表面上沉積選擇性外延掩模物質(zhì)39，并根據(jù)第二掩模圖形去除選擇性外延掩模物質(zhì)39中位于所述目標(biāo)器件區(qū)37頂上的部分。在硅片30上沉積選擇性外延掩模物質(zhì)39，本實(shí)施例中使用二氧化硅作為選擇性外延的掩模物質(zhì)，如圖1所示。沉積的外延掩模物質(zhì)39的高度不小于目標(biāo)器件所需的選擇性外延單晶硅高度。在一些實(shí)施例中，使用氮化硅或者其它適合物質(zhì)作為選擇性外延掩模物質(zhì)。根據(jù)第二掩模圖形，去除選擇性外延掩模物質(zhì)39中位于所述目標(biāo)器件區(qū)37頂上的部分，得到用于選擇性外延的掩模圖形40，如圖8所示。步驟4 :采用選擇性外延工藝，在步驟3中暴露出的目標(biāo)器件區(qū)37表面上生長單晶硅至目標(biāo)器件所需的高度。在暴露出的目標(biāo)器件區(qū)37表面上選擇性外延生長單晶硅41至目標(biāo)器件所需的高度，如圖9所示。步驟5 :根據(jù)第三掩膜圖形去除步驟4中生長的單晶硅41的一部分，所述第三掩膜圖形線寬從脊波導(dǎo)耦合端到壓縮端逐漸變大，利用等離子體刻蝕中的微負(fù)載效應(yīng)，形成深度沿波導(dǎo)耦合端28至壓縮端29逐漸變大的硅槽。對(duì)硅片30進(jìn)行清洗處理后，在其上沉積一層用于等離子體刻蝕阻擋層的掩模物質(zhì)43，掩模物質(zhì)可以是二氧化硅和氮化硅，也可以是合適的其它材料。第三掩膜圖形線寬從脊波導(dǎo)耦合端28到壓縮端29逐漸變大。根據(jù)第三掩模圖形，利用光刻技術(shù)將第三掩模圖形轉(zhuǎn)移到掩模物質(zhì)43上，形成用于等離子體刻蝕的掩模圖形42。在脊波導(dǎo)耦合端28的掩模圖形42的線寬較小，在脊波導(dǎo)壓縮端29掩模圖形42的線寬較大，即掩模圖形線寬從耦合端28到壓縮端29逐漸增大，如圖10所示。利用等離子體各向異性刻蝕技術(shù)對(duì)單晶硅41進(jìn)行刻蝕，形成深度沿波導(dǎo)耦合端28至壓縮端29逐漸變大的硅槽44。硅槽44的寬度取決于第三掩膜圖形的線寬，即其寬度也從脊波導(dǎo)耦合端28到壓縮端29逐漸變大。由于等離子體刻蝕的微負(fù)載效應(yīng)，刻蝕的速率受到刻蝕過程中硅槽高寬比的影響，高寬此大的硅槽刻蝕速率低，刻蝕深度淺，高寬比小的硅槽則刻蝕速率高，刻蝕深度較深。我們以硅槽44位于脊波導(dǎo)壓縮端29處(即硅槽44寬度最大處)的刻蝕深度作為等離子體干法刻蝕的參考深度，硅槽44位于脊波導(dǎo)耦合端28處(即硅槽44寬度最小處)的刻蝕深度大大小于此參考深度?？涛g后的圖形如圖11所示，沿波導(dǎo)耦合端28到壓縮端29的方向，硅槽44的深度由淺到深。由于等離子體刻蝕的微負(fù)載效應(yīng)，最后形成的圖形導(dǎo)致耦合端28的面積增大，有利于更高效的接受光纖傳輸?shù)哪芰?，提高光波?dǎo)的耦合效率。沿波導(dǎo)耦合端28到壓縮端29方向形成了一個(gè)漸變的錐形結(jié)構(gòu)，有利于降低波導(dǎo)的傳輸損耗。步驟6 :用填充物填充步驟5中形成的硅槽44，然后對(duì)硅片表面進(jìn)行平坦化?？涛g完成后，用填充物45對(duì)刻蝕溝槽進(jìn)行填充，填充物可以是任何合適的物質(zhì)。在一些實(shí)施例中，填充物可以是抗反射涂層(如碳?xì)浠衔?，聚合硅，或者二氧化硅。本實(shí)施例中使用二氧化硅作為溝槽的填充物。然后利用化學(xué)機(jī)械研磨法對(duì)硅片表面進(jìn)行平坦化，直至露出單晶硅41的上表面，如圖12所示。也可以通過其他任何適用的方法實(shí)現(xiàn)硅片表面的平坦化。步驟7 :根據(jù)第四掩膜圖形去除單晶硅41的另一部分物質(zhì)，所述第四掩膜圖形線寬從脊波導(dǎo)耦合端28到壓縮端29逐漸變大，利用等離子體刻蝕中的微負(fù)載效應(yīng)，再次得到深度沿脊波導(dǎo)耦合端28到壓縮端29逐漸變大的硅槽48，硅槽48緊靠步驟5中形成的硅槽44。硅片表面平坦化后，對(duì)硅片進(jìn)行清洗處理，在其上沉積一層用于等離子體刻蝕阻擋層的掩模物質(zhì)47，掩模物質(zhì)可以是二氧化硅和氮化硅，也可以是合適的其它材料。第四掩膜圖形線寬從脊波導(dǎo)耦合端28到壓縮端29逐漸變大。根據(jù)第四掩模圖形，利用光刻技術(shù)將第四掩模圖形轉(zhuǎn)移到掩模物質(zhì)47上，形成用于等離子體刻蝕的掩模圖形46。在波導(dǎo)耦合端28的掩模圖形46的線寬較小，在模式壓縮端29掩模圖形46的線寬較大。掩模圖形線寬從耦合端28到壓縮端29逐漸增大，具體如圖13所示。利用等離子體刻蝕技術(shù)對(duì)單晶硅41進(jìn)行刻蝕，再次形成深度沿波導(dǎo)耦合端28至壓縮端29逐漸變大的硅槽48。硅槽48的寬度取決于第四掩膜圖形的線寬，即其寬度也從脊波導(dǎo)耦合端28到壓縮端29逐漸變大。由于等離子體刻蝕的微負(fù)載效應(yīng)，刻蝕的速率受到刻蝕過程中硅槽高寬比的影響，高寬比大的硅槽刻蝕速率低，刻蝕深度淺，高寬比小的硅槽則刻蝕速率高，刻蝕深度較深。我們以硅槽48位于脊波導(dǎo)壓縮端29處(即硅槽48寬度最大處)的刻蝕深度作為等離子體刻蝕的參考深度，硅槽48位于脊波導(dǎo)耦合端28處(即硅槽48寬度最小處)的刻蝕深度大大小于此參考深度?？涛g后硅片的結(jié)構(gòu)如圖14所示。沿波導(dǎo)耦合端28到壓縮端29的方向，刻蝕深度由淺到深。由于等離子體刻蝕的微負(fù)載效應(yīng)，最后形成的圖形導(dǎo)致耦合端28的面積增大，有利于更高效的接受光纖傳輸?shù)哪芰?，提高光波?dǎo)的耦合效率。沿波導(dǎo)耦合端到壓縮端方向形成了一個(gè)漸變的錐形結(jié)構(gòu)，有利于降低波導(dǎo)的傳輸損耗。步驟8 :去除殘留的填充物，然后對(duì)已成型的錐形多層硅脊波導(dǎo)覆蓋涂層。對(duì)掩模物質(zhì)47和39進(jìn)行去除，緊接著剝離填充物45，得到錐形多層脊波導(dǎo)結(jié)構(gòu)，如圖15所示。最后，在器件的表面覆蓋涂層49，涂層49可以是二氧化硅或者氮化硅，同時(shí)也可以是其它折射率小于單晶硅折射率的合適涂層，在本實(shí)施例中，使用二氧化硅物質(zhì)作為覆蓋脊波導(dǎo)的涂層。錐形多層脊波導(dǎo)結(jié)構(gòu)就制作完成了，具體如圖16所示。本實(shí)施例中錐形多層脊波導(dǎo)結(jié)構(gòu)共有四層臺(tái)階，從上到下依次為臺(tái)階24，25，26，27。臺(tái)階24和27從波導(dǎo)耦合端到壓縮端方向分別有相同的臺(tái)階高度。而臺(tái)階25和26的臺(tái)階高度分別從波導(dǎo)耦合端28到壓縮端29逐漸由大變小。這種特殊結(jié)構(gòu)可以有效的把耦合進(jìn)入光波導(dǎo)的光波模式平滑的傳輸?shù)綁嚎s端，減少光波導(dǎo)的傳輸損耗；稱合端28的面積比較大，可以最大限度的接受光纖傳輸能量，提高光波導(dǎo)的耦合效率；這一切都要得益于利用該種方法制造的多層脊波導(dǎo)沿耦合端到壓縮端方向的錐形結(jié)構(gòu)，該錐形結(jié)構(gòu)的產(chǎn)生是由于在等離子體刻蝕過程中，合理的利用了刻蝕微負(fù)載效應(yīng)。該種方法制造的錐形多層脊波導(dǎo)具有低的傳輸損耗和高的耦合效率。以上實(shí)施方式對(duì)本發(fā)明進(jìn)行了詳細(xì)說明，而非窮盡。本領(lǐng)域中普通技術(shù)人員可根據(jù)上述說明對(duì)本發(fā)明做出種種變化例。因而，實(shí)施方式中的某些細(xì)節(jié)不應(yīng)構(gòu)成對(duì)本發(fā)明的限定，本發(fā)明將以所附權(quán)利要求書界定的范圍作為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種錐形多層脊波導(dǎo)結(jié)構(gòu)，其層數(shù)為三層以上，包括耦合端和壓縮端，其特征在干，位于非底層和非頂層的臺(tái)階的高度從耦合端到壓縮端逐漸減小。
2.根據(jù)權(quán)利要求1所述的錐形多層脊波導(dǎo)結(jié)構(gòu)，其特征在于，各層臺(tái)階的高度可以不相等或者相等。
3.根據(jù)權(quán)利要求1所述的錐形多層脊波導(dǎo)結(jié)構(gòu)，其特征在于，所述脊波導(dǎo)結(jié)構(gòu)是在低折射率襯底平板材料上附著的高折射率單晶硅材料上制作，例如SOI。
4.一種權(quán)利要求1所述的錐形多層脊波導(dǎo)結(jié)構(gòu)的制作方法，包括以下步驟 步驟1:采用等離子體刻蝕エ藝，在起始硅片表面上進(jìn)行刻蝕，定義出目標(biāo)器件區(qū)即根據(jù)第一掩膜圖形去除所述硅片表面的一部分物質(zhì)，從而得到若干硅槽和位于所述硅槽之間的目標(biāo)器件區(qū)； 步驟2 :用填充物填充步驟I中所述硅槽，并對(duì)所述硅片表面進(jìn)行平坦化； 步驟3 :在所述硅片表面上沉積選擇性外延掩模物質(zhì)，并根據(jù)第二掩模圖形去除選擇性外延掩模物質(zhì)中位于所述目標(biāo)器件區(qū)頂上的部分； 步驟4 :采用選擇性外延エ藝，在步驟3中暴露出的目標(biāo)器件區(qū)表面上生長單晶硅至目標(biāo)器件所需的聞度； 步驟5 :根據(jù)第三掩膜圖形去除步驟4中生長的單晶硅的一部分，所述第三掩膜圖形線寬從脊波導(dǎo)耦合端到壓縮端逐漸變大，利用等離子體刻蝕中的微負(fù)載效應(yīng)，形成深度沿波導(dǎo)耦合端至壓縮端逐漸變大的硅槽； 步驟6 :用填充物填充步驟5中形成的硅槽，然后對(duì)硅片表面進(jìn)行平坦化； 步驟7:根據(jù)第四掩膜圖形去除步驟4中生長的單晶硅的另一部分物質(zhì)，所述第四掩膜圖形線寬從脊波導(dǎo)耦合端到壓縮端逐漸變大，利用等離子體刻蝕中的微負(fù)載效應(yīng)，再次得到深度沿脊波導(dǎo)耦合端至壓縮端逐漸變大的硅槽，所述硅槽緊靠步驟5中形成的硅槽； 步驟8 :去除殘留的填充物，然后對(duì)已成型的錐形多層硅脊波導(dǎo)覆蓋涂層。
5.根據(jù)權(quán)利要求4所述的錐形多層脊波導(dǎo)結(jié)構(gòu)的制備方法，其特征在于，所述脊波導(dǎo)結(jié)構(gòu)各層臺(tái)階的刻蝕深度由刻蝕掩膜圖形線寬最大處的刻蝕深度定義。
全文摘要
本發(fā)明公開了一種錐形多層脊波導(dǎo)結(jié)構(gòu)及其制作方法。所述錐形多層脊波導(dǎo)結(jié)構(gòu)的層數(shù)為三層以上，包括耦合端和壓縮端，其中，位于非底層和非頂層的臺(tái)階的高度從耦合端到壓縮端逐漸減小。本發(fā)明公開的制作方法，工藝實(shí)施順序是先刻蝕，接著進(jìn)行外延生長單晶硅，然后對(duì)外延生長單晶硅進(jìn)行刻蝕成型。首先在硅片上刻蝕形成硅槽，定義出目標(biāo)器件區(qū)；填充硅槽，并對(duì)硅片表面平坦化后，在硅片上沉積選擇性外延掩模物質(zhì)；然后在目標(biāo)器件區(qū)上選擇性外延生長單晶硅；最后對(duì)選擇性外延生長單晶硅刻蝕成型。本發(fā)明公開的多層脊波導(dǎo)結(jié)構(gòu)可以有效的減小脊波導(dǎo)的傳輸損耗，同時(shí)提高脊波導(dǎo)的耦合效率；其制作方法則無需克服微負(fù)載效應(yīng)，簡(jiǎn)化了工序。
文檔編號(hào)G02B6/136GK103048733SQ201110313020
公開日2013年4月17日 申請(qǐng)日期2011年10月14日 優(yōu)先權(quán)日2011年10月14日
發(fā)明者李冰, 葉果, 李小剛 申請(qǐng)人:上海圭光科技有限公司