專利名稱：具有抑制特性偏移的結(jié)構(gòu)的薄膜晶體管面板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有抑制特性偏移的結(jié)構(gòu)的薄膜晶體管面板及其制造方法。
背景技術(shù)：
有源矩陣型液晶顯示裝置適用具有多個(gè)像素電極和與各像素電極連接的多個(gè)開 關(guān)用薄膜晶體管的薄膜晶體管面板。具有濾色片和對(duì)置電極的對(duì)置電極面板設(shè)置成在與 所述薄膜晶體管面板之間夾著液晶元件，通過在所述各像素電極和所述對(duì)置電極之間施 加對(duì)應(yīng)于顯示像素的顯示電壓，液晶元件的透射率變化，能夠目視顯示。在日本特許公開 2005-93460號(hào)公報(bào)中，記載了在上述薄膜晶體管面板上形成薄膜晶體管的結(jié)構(gòu)。在這篇現(xiàn) 有技術(shù)文獻(xiàn)中記載的薄膜晶體管是如下的晶體管在基板的上表面設(shè)有柵電極，在含有柵 電極的基板的上表面設(shè)有柵絕緣膜，在柵電極上的柵絕緣膜的上表面設(shè)有由本征非晶硅構(gòu) 成的半導(dǎo)體薄膜，在半導(dǎo)體薄膜上表面的預(yù)定部位設(shè)有由氮化硅構(gòu)成的溝道保護(hù)膜，在溝 道保護(hù)膜的上表面兩側(cè)及其兩側(cè)的半導(dǎo)體薄膜上表面設(shè)有由n型非晶硅構(gòu)成的歐姆接觸 層，并在各歐姆接觸層上表面形成設(shè)有源電極和漏電極，在其上設(shè)有由氮化硅構(gòu)成的過覆 膜。 在上述現(xiàn)有的薄膜晶體管中，源電極和漏電極的寬度比直接設(shè)置在半導(dǎo)體薄膜上
的區(qū)域的各歐姆接觸層的寬度大。并且，由于將直接設(shè)置在半導(dǎo)體薄膜上的區(qū)域的各歐姆
接觸層由源電極和漏電極完全覆蓋，因此即使通過等離子體CVD法在其上對(duì)由氮化硅構(gòu)成
的過覆膜進(jìn)行成膜，直接設(shè)置在半導(dǎo)體薄膜上的區(qū)域的各歐姆接觸層的表面也不會(huì)受到等
離子體損傷，進(jìn)而可以抑制Vg(柵電壓)-Id(柵電流)特性向負(fù)側(cè)偏移。 然而，在上述現(xiàn)有的薄膜晶體管中，由于使源電極和漏電極的寬度比直接設(shè)置在
半導(dǎo)體薄膜上的區(qū)域的各歐姆接觸層的寬度大，因此用于形成源電極和漏電極的光刻工序
和用于形成歐姆接觸層的光刻工序不同，因而存在光刻工序數(shù)量增加這樣的問題。
發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種薄膜晶體管面板，既可以抑制Vg-Id特性向負(fù)側(cè) 的偏移，而且還可以不增加光刻工序數(shù)量。 為實(shí)現(xiàn)上述目的，本發(fā)明的薄膜晶體管面板，包括基板；薄膜晶體管，形成在所 述基板上并，具有柵電極、柵絕緣膜、半導(dǎo)體薄膜、在所述半導(dǎo)體薄膜上形成的一對(duì)歐姆接 觸層、以及在所述各歐姆接觸層上形成的源電極和漏電極，所述半導(dǎo)體薄膜在所述源電極 和所述漏電極之間具有溝道區(qū)域；像素電極，與所述薄膜晶體管的所述源電極連接；以及 第一和第二導(dǎo)電性被覆膜，設(shè)置在所述源電極側(cè)和所述漏電極側(cè)的上部，由與所述像素電 極相同的材料形成；所述第一導(dǎo)電性被覆膜的寬度比所述源電極的寬度寬，所述第二導(dǎo)電性被覆膜的寬度比所述漏電極的寬度寬。 此外，本發(fā)明的薄膜晶體管面板的制造方法，其特征在于，包括以下步驟在基板
上形成薄膜晶體管，該薄膜晶體管在柵電極上隔著柵絕緣膜設(shè)有半導(dǎo)體薄膜、在所述半導(dǎo) 體薄膜上設(shè)有一對(duì)歐姆接觸層、在所述各歐姆接觸層上設(shè)有源電極和漏電極；在所述薄膜
晶體管上對(duì)像素電極形成用膜進(jìn)行成膜，將所述像素電極形成用膜進(jìn)行刻蝕，形成與所述 薄膜晶體管的所述源電極連接的像素電極及導(dǎo)電性被覆膜，該導(dǎo)電性被覆膜做成在所述源 電極側(cè)和所述漏電極側(cè)中的至少一方的上部寬度比所述源電極或所述漏電極的寬度更寬， 并且完全覆蓋溝道區(qū)域的外側(cè)區(qū)域的所述源電極或所述漏電極。 本發(fā)明的薄膜晶體管面板，包括基板；薄膜晶體管，形成在所述基板上，具有柵 電極、柵絕緣膜、半導(dǎo)體薄膜、在所述半導(dǎo)體薄膜上形成的一對(duì)歐姆接觸層、以及在所述各 歐姆接觸層上形成的源電極和漏電極，所述半導(dǎo)體薄膜在所述源電極和所述漏電極之間具 有溝道區(qū)域；像素電極，與所述薄膜晶體管的所述源電極連接；以及第一和第二導(dǎo)電性被 覆膜，設(shè)置在所述源電極和所述漏電極的上部，由與所述像素電極相同的材料形成，所述第 一導(dǎo)電性被覆膜被設(shè)置為寬度比所述源電極的寬度寬，所述第二導(dǎo)電性被覆膜被設(shè)置為寬 度比所述漏電極的寬度寬，并且與所述漏電極的上表面接觸，并且，從所述漏電極延伸出 來(lái)，以便跨過與所述漏電極連接的漏極布線的一部分。 本發(fā)明薄膜晶體管面板，包括基板；薄膜晶體管，形成在所述基板上，具有柵電
極、柵絕緣膜、半導(dǎo)體薄膜、在所述半導(dǎo)體薄膜上形成的一對(duì)歐姆接觸層、以及在所述各歐
姆接觸層上形成的源電極和漏電極，所述半導(dǎo)體薄膜在所述源電極和所述漏電極之間具有
溝道區(qū)域；過覆膜，設(shè)置在所述薄膜晶體管上；像素電極，設(shè)置在過覆膜上，且與所述薄膜
晶體管的所述源電極連接；以及第一和第二導(dǎo)電性被覆膜，設(shè)置在與所述源電極和所述漏
電極的上部對(duì)應(yīng)的所述過覆膜上，由與所述像素電極相同的材料形成；所述第一導(dǎo)電性被
覆膜被設(shè)置為寬度比所述源電極的寬度寬，所述第二導(dǎo)電性被覆膜被設(shè)置為寬度比所述漏
電極的寬度寬，并且通過設(shè)置在所述過覆膜中的接觸孔與所述漏電極連接。 本發(fā)明的薄膜晶體管面板的制造方法，其特征在于，包括以下工序在基板上形成
薄膜晶體管，該薄膜晶體管在柵電極上隔著柵絕緣膜設(shè)置有半導(dǎo)體薄膜，在所述半導(dǎo)體薄
膜上設(shè)置有一對(duì)歐姆接觸層，在所述各歐姆接觸層上設(shè)置有源電極和漏電極；在所述薄膜
晶體管上對(duì)像素電極形成用膜進(jìn)行成膜，刻蝕所述像素電極形成用膜形成與所述薄膜晶體
管的所述源電極連接的像素電極、源極側(cè)導(dǎo)電性被覆膜及漏極側(cè)導(dǎo)電性被覆膜；該源極側(cè)
導(dǎo)電性被覆膜做成在所述源電極的上部，寬度比所述源電極的寬度更寬，并且完全覆蓋溝
道區(qū)域的外側(cè)區(qū)域的所述源電極；該漏極側(cè)導(dǎo)電性被覆膜做成在所述漏電極的上部，寬度
比所述漏電極的寬度更寬，并且完全覆蓋溝道區(qū)域的外側(cè)區(qū)域中的所述漏電極，并且與所
述漏電極電連接。 發(fā)明效果 根據(jù)本發(fā)明，用做成寬度比源電極或漏電極的寬度更寬的導(dǎo)電性被覆膜完全覆蓋 溝道區(qū)域的外側(cè)區(qū)域中的源電極或漏電極，從而可以抑制Vg-Id特性向負(fù)側(cè)的偏移，而且， 通過由與像素電極相同的材料形成導(dǎo)電性被覆膜，可以不增加光刻工序的數(shù)量。
圖1是作為本發(fā)明第一實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。 圖2(A)是沿圖1的IIA-IIA的剖面圖，2(B)是沿圖1的IIx-IIB的剖面圖。 圖3是用于說明作為第一實(shí)施方式的薄膜晶體面板的制造方法的一個(gè)例子的初 始工序的示意圖，其中(A)是與圖1相同的透視平面圖，(B)是沿其IIIB-IIIB的剖面圖。 圖4(A)是繼續(xù)圖3的工序的透視平面圖，圖4(B)是沿其IVB_IVB的剖面圖。 圖5(A)是繼續(xù)圖4的工序的透視平面圖，圖5(B)是沿其VB_VB的剖面圖。 圖6(A)是繼續(xù)圖5的工序的透視平面圖，圖6(B)是沿其VIB_VIB的剖面圖。 圖7(A)是繼續(xù)圖6的工序的透視平面圖，圖7(B)是沿其VIIB_VIIB的剖面圖。 圖8(A)是繼續(xù)圖7的工序的透視平面圖，圖8(B)是沿其VIIIB-VIIIB的剖面圖。 圖9是作為本發(fā)明第二實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。 圖10 (A)是沿圖9的XA_XA的剖面圖，圖10 (B)是沿圖9的XB_XB的剖面圖。 圖11是作為本發(fā)明第三實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。 圖12(A)是沿圖11的XIIA-XIIA的剖面圖，圖12(B)是沿圖11的XIIB_XIIB的剖 面圖。 圖13是作為本發(fā)明第四實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。 圖14(A)是沿圖13的XIVA_XIVA的剖面圖，圖14(B)是沿圖13的XIVB_XIVB的剖 面圖。 圖15是作為本發(fā)明第五實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。 圖16 (A)是沿圖15的XVIA_XVIA的剖面圖，圖16 (B)是沿圖15的XVIB_XVIB的剖 面圖。 圖17是作為本發(fā)明第六實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。 圖18(A)是沿圖17的XVIIIA-XVIIIA的剖面圖，圖18(B)是沿圖17的
XVIIIB-XVIIIB的剖面圖。 符號(hào)說明 1玻璃基板 2像素電極 3薄膜晶體管 4掃描線 5數(shù)據(jù)線 6柵電極 7柵絕緣膜 8半導(dǎo)體薄膜 9溝道保護(hù)膜 10、11歐姆接觸層 12源電極 13漏電極 14、15導(dǎo)電性被覆膜 16、17歐姆接觸區(qū)域
18過覆膜
具體實(shí)施例方式(第一實(shí)施方式) 圖1示出了作為本發(fā)明第一實(shí)施方式的薄膜晶體管面板的主要部分的透視平面 圖，圖2(A)表示沿圖1的線IIfllA的剖面圖，圖2(B)是沿圖1的IIfIIe的剖面圖。為了 使圖面更清楚，在圖1中省略了圖2A和圖2B中所示的過覆膜18 (在后描述)。圖中使用的 虛線表示元件的邊界。這種薄膜晶體管面板具備玻璃基板l。在玻璃基板l的上表面設(shè)有 矩陣狀排列的多個(gè)像素電極2、與這些像素電極2連接的薄膜晶體管3 ;配置在行方向上的 向各薄膜晶體管3供給掃描信號(hào)(柵電壓)的掃描線4、配置在列方向上的向各薄膜晶體管 3供給數(shù)據(jù)信號(hào)的數(shù)據(jù)線5。 S卩，在玻璃基板1上表面的預(yù)定部位設(shè)置由鉻和鋁系金屬等構(gòu)成的柵電極6以及 與該柵電極6連接的掃描線4。在包括柵電極6和掃描線4的玻璃基板1的上表面設(shè)有由 氮化硅構(gòu)成的柵絕緣膜7。在柵電極6上的柵絕緣膜7的上表面的預(yù)定部位設(shè)有由本征非 晶硅構(gòu)成的半導(dǎo)體薄膜8。 在半導(dǎo)體薄膜8上表面的預(yù)定部位設(shè)有由氮化硅構(gòu)成的溝道保護(hù)膜9。這種情況 下，溝道保護(hù)膜9的尺寸比柵電極6的尺寸小某種程度，并設(shè)置在柵電極6的中央部上的半 導(dǎo)體薄膜8的上表面。在溝道保護(hù)膜9的上表面，在溝道長(zhǎng)度L方向(參見圖1)的兩側(cè)及 其兩側(cè)的半導(dǎo)體薄膜8的上表面設(shè)有由n型非晶硅構(gòu)成的一對(duì)歐姆接觸層10、11。在各歐 姆接觸層10、11的上表面設(shè)有由鉻和鋁系金屬等構(gòu)成的源電極12和漏電極13。
這種情況下，各歐姆接觸層10、11的周端面與源電極12和漏電極13的周端面成 為同一平面。即，各歐姆接觸層10、11僅設(shè)置在源電極12和漏電極13下。半導(dǎo)體薄膜8 的周端面與一對(duì)歐姆接觸層10、11的周端面成為同一平面。即，半導(dǎo)體薄膜8僅設(shè)置在溝 道保護(hù)膜9以及一對(duì)歐姆接觸層10、11下。此外，一對(duì)歐姆接觸層10、11、源電極12和漏電 極13的相對(duì)向的一端側(cè)在溝道保護(hù)膜9上延伸出去。 在柵絕緣膜7的上表面的預(yù)定部位設(shè)有數(shù)據(jù)線5。數(shù)據(jù)線5構(gòu)成從下起依次為本 征非晶硅層5a、 n型非晶硅層5b、鉻和鋁系金屬等構(gòu)成的金屬層5c三層的結(jié)構(gòu)。并且，本 征非晶硅層5a、 n型非晶硅層5b和金屬層5c與漏電極13形成區(qū)域中的半導(dǎo)體薄膜8、歐 姆接觸層11和漏電極13連接。 在源電極12的溝道保護(hù)膜9側(cè)的上表面以及在其溝道寬度W方向(參見圖l)的 兩側(cè)的溝道保護(hù)膜9和柵絕緣膜7的上表面設(shè)有由ITO等構(gòu)成的一個(gè)導(dǎo)電性被覆膜14。在 漏電極13及其附近的數(shù)據(jù)線5的金屬層5c的上表面及在其溝道寬度W方向的兩側(cè)的溝道 保護(hù)膜9和柵絕緣膜7的上表面設(shè)有由ITO等構(gòu)成的另一個(gè)導(dǎo)電性被覆膜15。這種情況 下，各導(dǎo)電性被覆膜14、 15的溝道寬度W方向的寬度比源電極12和漏電極13的相同方向 上的寬度更寬。此外，在溝道保護(hù)膜9上延伸出去的源電極12和漏電極13的各前端沒有 被各導(dǎo)電性被覆膜14、15覆蓋。此外，使另一個(gè)導(dǎo)電性被覆膜15延伸出去，以便從漏電極 13跨到與該漏電極13連接的數(shù)據(jù)線(漏極布線)5的一部分。 這里，在溝道保護(hù)膜9外側(cè)的柵電極6上，半導(dǎo)體薄膜8和各歐姆接觸層10、11的 重合部分是溝道區(qū)域的外側(cè)區(qū)域，形成有各歐姆接觸區(qū)域16、17。并且，如圖2B所示，在一個(gè)歐姆接觸區(qū)域16中的半導(dǎo)體薄膜8、一個(gè)歐姆接觸層10以及源電極12的溝道寬度W方 向的兩端面由與該兩端面接觸設(shè)置的一個(gè)導(dǎo)電性被覆膜14完全覆蓋。此外，雖然圖中未示 出，在另一個(gè)歐姆接觸區(qū)域17中的半導(dǎo)體薄膜8、另一個(gè)歐姆接觸層ll和漏電極13的溝道 寬度W方向的兩端面如圖2B所示，由與該兩端面接觸設(shè)置的另一個(gè)導(dǎo)電性被覆膜15完全覆蓋。 然而，由柵電極6、柵絕緣膜7、半導(dǎo)體薄膜8、溝道保護(hù)膜9、一對(duì)歐姆接觸層10和 11、源電極12、漏電極13以及一對(duì)導(dǎo)電性被覆膜14和15，構(gòu)成溝道保護(hù)膜型底柵結(jié)構(gòu)的薄 膜晶體管3。 在與源電極12的溝道保護(hù)膜9側(cè)相反的一側(cè)的上表面以及柵絕緣膜7上表面的 預(yù)定部位設(shè)置由IT0等構(gòu)成的像素電極2。這種情況下，一個(gè)導(dǎo)電性被覆膜14與像素電極 2連續(xù)地一體形成。在包含像素電極2和薄膜晶體管3等的柵絕緣膜7的上表面設(shè)有由氮 化硅構(gòu)成的過覆膜18。 這里，在這個(gè)薄膜晶體管面板中的薄膜晶體管3中，在圖1中，柵電極6的右側(cè)即 與掃描線4平行的方向的右側(cè)設(shè)有一個(gè)歐姆接觸層10和源電極12，在與其相反的左側(cè)設(shè)有 另一個(gè)歐姆接觸層11和漏電極13。這種情況下，半導(dǎo)體薄膜8的溝道長(zhǎng)度L成為溝道保護(hù) 膜9的左右方向上的長(zhǎng)度，溝道寬度W成為歐姆接觸層10、11的上下方向上的長(zhǎng)度。各導(dǎo) 電性被覆膜14、15的相對(duì)向的端面延伸到溝道區(qū)域內(nèi)部、即溝道保護(hù)膜9上的內(nèi)側(cè)。然而， 各導(dǎo)電性被覆膜14、15的相對(duì)向的各端面沒有到達(dá)源電極12或者漏電極13的端面。這種 情況下，也可以使各導(dǎo)電性被覆膜14、15的相對(duì)向的各端面延伸到與源電極14或漏電極13 的端面為相同的平面或者比它們進(jìn)一步延伸到溝道保護(hù)膜9的中心。但是，由于導(dǎo)電性被 覆膜14和15必須電絕緣，如果延伸到與源電極12或漏電極13的端面為同一平面或者比 它們進(jìn)一步延伸到溝道保護(hù)膜9的中心，由于位置未對(duì)準(zhǔn)，兩者發(fā)生短路的可能性很大，因 此為了獲得微細(xì)的顯示像素，如圖所示，希望預(yù)先設(shè)計(jì)各導(dǎo)電性被覆膜14、15的相對(duì)向的 各端面，以便不達(dá)到源電極12或漏電極13的端面。 由此，在這種薄膜晶體管面板中的薄膜晶體管3中，在各歐姆接觸區(qū)域16、 17中的半 導(dǎo)體薄膜8和各歐姆接觸層10、 11的溝道寬度W方向的兩端面由比源電極12和漏電極13的 溝道寬度W方向的寬度更寬的各導(dǎo)電性被覆膜14、 15完全覆蓋。此外，各導(dǎo)電性被覆膜14、 15由于與源電極12和漏電極13連接，因此源電極12和漏電極13就成為相同的電位。
結(jié)果是，向各歐姆接觸區(qū)域16、17中的半導(dǎo)體薄膜8和各歐姆接觸層IOUI，施加 在與源電極12和漏電極13同電位的各導(dǎo)電性被覆膜14、15和柵電極6之間形成的、相對(duì) 于玻璃基板l垂直方向的縱電場(chǎng)，由此，確認(rèn)可以抑制Vg-Id特性向負(fù)側(cè)的偏移。而且，對(duì) 柵電極6施加的柵極導(dǎo)通電壓和柵極截止電壓，希望其絕對(duì)值相同。 接下來(lái)，介紹這種薄膜晶體管面板的制造方法的一個(gè)例子。首先，如圖3(A)和 3(B)所示，在玻璃基板1上表面的預(yù)定部位，通過對(duì)用濺射法成膜的由鉻等構(gòu)成的金屬膜 用光刻法進(jìn)行構(gòu)圖，形成柵電極6和掃描線4。然后，在包括柵電極6和掃描線4的玻璃基 板1上表面，利用CVD法對(duì)由氮化硅構(gòu)成的柵絕緣膜7、本征非晶硅膜21和氮化硅膜22進(jìn) 行連續(xù)成膜。 然后，在氮化硅膜22的上表面的溝道保護(hù)膜形成區(qū)域，通過用光刻法對(duì)涂覆的抗 蝕劑膜進(jìn)行構(gòu)圖，從而形成抗蝕劑膜23。之后，將抗蝕劑膜23作為掩模，對(duì)氮化硅膜22進(jìn)行刻蝕，如圖4(A)和4(B)所示，在抗蝕劑膜23下形成溝道保護(hù)膜9。接著，剝離抗蝕劑膜 23。 然后，如圖5(B)和5(A)所示，在包含溝道保護(hù)膜9的本征非晶硅膜21的上表面， 利用CVD法對(duì)n型非晶硅膜24進(jìn)行成膜，然后，利用濺射法，對(duì)由鉻等構(gòu)成的金屬膜25進(jìn) 行成膜。然后，在金屬膜25上表面的各預(yù)定部位，通過用光刻法對(duì)涂覆的抗蝕劑膜進(jìn)行構(gòu) 圖，形成抗蝕劑膜26a、26b。這種情況下，抗蝕劑膜26a用于形成源電極12，而抗蝕劑膜26b 用于形成漏電極13和數(shù)據(jù)線5。 接下來(lái)，將抗蝕劑膜26a、26b(包含溝道保護(hù)膜9)作為掩模，依次刻蝕金屬膜25、 n型非晶硅膜24和本征非晶硅膜21，狀態(tài)如圖6(A)和6 (B)所示。S卩，在抗蝕劑膜26a下 形成源電極12和歐姆接觸層IO，在抗蝕劑膜26b下形成漏電極13和歐姆接觸層11，并在 兩個(gè)歐姆接觸層10、 11和溝道保護(hù)膜9的下形成半導(dǎo)體薄膜8。此外，在抗蝕劑膜26b下形 成由金屬膜5c、n型非晶硅膜5b和本征非晶硅膜5a構(gòu)成的三層結(jié)構(gòu)的數(shù)據(jù)線5。然后，剝 離抗蝕劑膜26a、26b。 這種情況下，由于將抗蝕劑膜26a、26b (包含溝道保護(hù)膜9)作為掩模，依次刻蝕金 屬膜25、 n型非晶硅膜24和本征非晶硅膜21，形成源電極12、漏電極13、一對(duì)歐姆接觸層 10、11以及半導(dǎo)體薄膜8，因此，與通過不同于一對(duì)歐姆接觸層10、11和半導(dǎo)體薄膜8的光 刻工序形成源電極12和漏電極13的情況相比，就可以減少光刻工序的數(shù)量。
再有，也可以在形成源電極12和漏電極13之后，剝離抗蝕劑膜26a、26b，然后，將 源電極12和漏電極13 (包含溝道保護(hù)膜9)作為掩模，依次刻蝕n型非晶硅膜24和本征非 晶硅膜21，形成一對(duì)歐姆接觸層10、11以及半導(dǎo)體薄膜8。 然后，如圖7(A)和7(B)所示，在包括源電極12、漏電極13以及數(shù)據(jù)線5的柵絕緣 膜7的上表面，利用濺射法成膜由IT0構(gòu)成的像素電極形成用膜27。然后，在像素電極形 成用膜27上表面的各預(yù)定部位，通過用光刻法對(duì)涂覆的抗蝕劑膜進(jìn)行構(gòu)圖，形成抗蝕劑膜 28a、28b。這種情況下，抗蝕劑膜28a用于形成像素電極2和一個(gè)導(dǎo)電性被覆膜14，抗蝕劑 膜28b用于形成另一個(gè)導(dǎo)電性被覆膜15。 然后，用抗蝕劑膜28a、28b作為掩模，刻蝕像素電極形成用膜27，如圖8(A) 、8(B) 所示。即，在抗蝕劑膜28a下形成像素電極2和一個(gè)導(dǎo)電性被覆膜14，并在抗蝕劑膜28b下 形成另一個(gè)導(dǎo)電性被覆膜15。這種情況下，由于用與像素電極2相同的材料，在形成像素電 極2同時(shí)形成一對(duì)導(dǎo)電性被覆膜14、15，因此就可以不必增加光刻工序的數(shù)量。
此外，在這個(gè)狀態(tài)下，在一個(gè)導(dǎo)電性被覆膜14下的源電極12、歐姆接觸層10和半 導(dǎo)體薄膜8的溝道寬度W方向上的兩端面由一個(gè)導(dǎo)電性被覆膜14完全覆蓋。此外，在另一 個(gè)導(dǎo)電性被覆膜15下的漏電極13、歐姆接觸層11和半導(dǎo)體薄膜8的溝道寬度W方向上的 兩端面由另一個(gè)導(dǎo)電性被覆膜15完全覆蓋。 接下來(lái)，剝離抗蝕劑膜28a、28b。然后，如圖1和圖2 (A) 、2 (B)所示，在包括像素電 極2等的柵絕緣膜7的上表面，利用等離子體CVD法對(duì)由氮化硅膜構(gòu)成的過覆膜18進(jìn)行成 膜。這樣，如圖1和圖2(A)和2(B)所示，獲得薄膜晶體管面板。
(第二實(shí)施方式) 圖9表示了作為本發(fā)明第二實(shí)施方式的薄膜晶體管面板的主要部分的透視平面 圖，圖10 (A)表示沿圖9的XA-XA的剖面圖，圖10 (B)表示沿圖9的XB-XB的剖面圖。在這個(gè)薄膜晶體管面板中，與如圖1及圖2(A)、圖2(B)所示的薄膜晶體管面板的不同點(diǎn)在于將像素電極2和一個(gè)導(dǎo)電性被覆膜14設(shè)置在過覆膜18上表面并通過設(shè)置在該過覆膜18中的接觸孔19與源電極12連接，并且將另一個(gè)導(dǎo)電性被覆膜15設(shè)置在過覆膜18上表面并通過設(shè)置在該過覆膜18中的接觸孔20與漏電極13連接。
(第三實(shí)施方式) 圖11中示出了作為本發(fā)明第三實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖，圖12(A)表示沿圖10的XIIa-XIIa的剖面圉，12(B)表示沿圖11的XIIB_XIIB的剖面圖。在這種薄膜晶體管面板與圖1、圖2(A)、圖2(B)所示的薄膜晶體管面板較大的不同點(diǎn)在于將薄膜晶體管3做成溝道刻蝕型。 S卩，在該薄膜晶體管面板的薄膜晶體管3中不具備溝道保護(hù)膜9，在柵絕緣膜7上表面的預(yù)定部位以平面近似十字形狀設(shè)置的比較厚的半導(dǎo)體薄膜8的上表面，在一對(duì)歐姆接觸層10、 11之下以外的區(qū)域具有凹部8a。 此外，在該薄膜晶體管3中，由于各歐姆接觸區(qū)域16、17直到源電極12和漏電極13的柵電極6—側(cè)的端面，因此，將這些端面的局部由各導(dǎo)電性被覆膜14、15覆蓋。而且，由于這種情況下的薄膜晶體管3是溝道刻蝕型，因此與上述第一實(shí)施方式的情況相比可以某種程度地縮短溝道長(zhǎng)度L。 接下來(lái)，簡(jiǎn)單說明這種薄膜晶體管面板的制造方法的一個(gè)例子。首先，通過利用光刻法對(duì)在柵絕緣膜7的上表面比較厚地成膜的本征非晶硅膜進(jìn)行構(gòu)圖，形成平面近似十字形狀的比較厚的半導(dǎo)體薄膜8，利用光刻法對(duì)在包括此半導(dǎo)體薄膜8的柵絕緣膜7的上表面連續(xù)成膜的n型非晶硅膜和金屬膜依次進(jìn)行構(gòu)圖，由此形成源電極12、漏電極13和一對(duì)歐姆接觸層10、11。這種情況下，在一對(duì)歐姆接觸層10、11下以外的區(qū)域的半導(dǎo)體薄膜8的上表面，通過過刻蝕形成凹部8a。 然后，通過光刻法對(duì)在包括源電極12和漏電極13等的柵絕緣膜7的上表面成膜的IT0膜進(jìn)行構(gòu)圖，形成像素電極2和一對(duì)導(dǎo)電性被覆膜14、15。由此，即使在這種情況下，也可以不增加光刻工序數(shù)量。而且，必需用于形成半導(dǎo)體薄膜8的專用光刻工序，但不需要用于形成溝道保護(hù)膜的光刻工序，因此，總體上不增加光刻工序數(shù)量。
(第四實(shí)施方式) 圖13表示作為本發(fā)明第四實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖，圖14(A)表示沿圖13的XIVa-XIVa的剖面圉，14(B)表示沿圖13的XIVB_XIVB的剖面圖。在該薄膜晶體管面板中，與圖11及圖12(A)、圖12(B)所示的薄膜晶體管面板的不同點(diǎn)在于將像素電極2和一個(gè)導(dǎo)電性被覆膜14設(shè)置在過覆膜18的上表面并通過設(shè)置在該過覆膜18中的接觸孔19與源電極12連接，并且，將另一個(gè)導(dǎo)電性被覆膜15在過覆膜18的上表面通過設(shè)置在該過覆膜18中的接觸孔20與漏電極13連接設(shè)置。
(第五實(shí)施方式) 圖15表示作為本發(fā)明第五實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。圖16(A)表示沿圖15的XVIA-XVIA的剖面圖，圖16(B)表示沿圖15的XVIB_XVIB的剖面圖。在該薄膜晶體管面板與圖1和圖2(A)、2(B)所示的薄膜晶體管面板的不同點(diǎn)在于，省略了一個(gè)導(dǎo)電性被覆膜14。 而且，在圖1和圖2(A)、2(B)所示的情況下，可以省略另一個(gè)導(dǎo)電性被覆膜15。此夕卜，在圖9和圖10 (A) 、 10 (B)所示的情況下，可以省略一對(duì)導(dǎo)電性被覆膜14、 15中的任何一個(gè)。此外，在圖11和圖12(A)、圖12(B)所示的情況下，可以省略一對(duì)導(dǎo)電性被覆膜14、15中的任何一個(gè)。此外，在圖13和圖14(A)、圖14(B)所示的情況下，可以省略一對(duì)導(dǎo)電性被覆膜14、15中的任何一個(gè)。
(第六實(shí)施方式) 圖17表示作為本發(fā)明第六實(shí)施方式的薄膜晶體管面板的主要部分的透視平面圖。圖18(A)表示沿圖17的XVIIlA-XVIIlA的剖面圖，圖18(B)表示沿圖17的XVIIIB-XVIIIB的剖面圖。在該薄膜晶體管面板與圖9及圖10(A)、圖10(B)所示的薄膜晶體管面板的不同點(diǎn)在于省略了一個(gè)導(dǎo)電性被覆膜14，將另一個(gè)導(dǎo)電性被覆膜15不與漏電極13連接，以島狀設(shè)置在過覆膜18的上表面。S卩，在漏電極13上的過覆膜18上形成接觸孔20這種布局困難的情況下，將另一個(gè)導(dǎo)電性被覆膜15不與漏電極13電連接，以島狀設(shè)置在過覆膜18的上表面。 這種情況下，雖然另一個(gè)導(dǎo)電性被覆膜15是島狀的并與漏電極13電絕緣，但隔著過覆膜18在與漏電極13相對(duì)的部分，由于電容結(jié)合而形成縱電場(chǎng)，并且，隔著過覆膜18和柵絕緣膜7在與柵電極6相對(duì)的部分由于電容結(jié)合而形成縱電場(chǎng)。
權(quán)利要求
一種薄膜晶體管面板，包括基板(1)；薄膜晶體管(3)，形成在所述基板(1)上，具有柵電極(6)、柵絕緣膜(7)、半導(dǎo)體薄膜(8)、在所述半導(dǎo)體薄膜(8)上形成的一對(duì)歐姆接觸層(10、11)、以及在所述各歐姆接觸層(10、11)上形成的源電極(12)和漏電極(13)，所述半導(dǎo)體薄膜(8)在所述源電極(12)和所述漏電極(13)之間具有溝道區(qū)域；像素電極(2)，與所述薄膜晶體管(3)的所述源電極(12)連接；以及第一和第二導(dǎo)電性被覆膜(14、15)，設(shè)置在所述源電極(12)和所述漏電極(13)的上部，由與所述像素電極(2)相同的材料形成，所述第一導(dǎo)電性被覆膜(14)被設(shè)置為寬度比所述源電極(12)的寬度寬，所述第二導(dǎo)電性被覆膜(15)被設(shè)置為寬度比所述漏電極(13)的寬度寬，并且與所述漏電極(13)的上表面接觸，并且，從所述漏電極(13)延伸出來(lái)，以便跨過與所述漏電極(13)連接的漏極布線(5)的一部分。
2. 根據(jù)權(quán)利要求l所述的薄膜晶體管面板，其特征在于，所述第二導(dǎo)電性被覆膜(15) 設(shè)置成與所述漏電極(13)的上表面以及其寬度方向兩側(cè)的側(cè)面、所述歐姆接觸層(10)的 寬度方向兩側(cè)的側(cè)面接觸。
3. —種薄膜晶體管面板，包括 基板(1);薄膜晶體管(3)，形成在所述基板(1)上，具有柵電極(6)、柵絕緣膜(7)、半導(dǎo)體薄膜 (8)、在所述半導(dǎo)體薄膜(8)上形成的一對(duì)歐姆接觸層(10、11)、以及在所述各歐姆接觸層 (10、11)上形成的源電極(12)和漏電極(13)，所述半導(dǎo)體薄膜(8)在所述源電極(12)和 所述漏電極(13)之間具有溝道區(qū)域；過覆膜(18)，設(shè)置在所述薄膜晶體管(3)上；像素電極(2)，設(shè)置在過覆膜(18)上，且與所述薄膜晶體管(3)的所述源電極(12)連 接；以及第一和第二導(dǎo)電性被覆膜(14、15)，設(shè)置在與所述源電極(12)和所述漏電極(13)的上 部對(duì)應(yīng)的所述過覆膜(18)上，由與所述像素電極(2)相同的材料形成；所述第一導(dǎo)電性被覆膜(14)被設(shè)置為寬度比所述源電極(12)的寬度寬， 所述第二導(dǎo)電性被覆膜(15)被設(shè)置為寬度比所述漏電極(13)的寬度寬，并且通過設(shè) 置在所述過覆膜(18)中的接觸孔(20)與所述漏電極(13)連接。
4. 根據(jù)權(quán)利要求3所述的薄膜晶體管面板，其特征在于，所述第一導(dǎo)電性被覆膜(14) 設(shè)置成在所述源電極(12)上的所述過覆膜(18)的上表面與所述像素電極(2)連續(xù)，通過 設(shè)置在所述過覆膜(18)中的接觸孔(19)與所述源電極(12)連接。
5. —種薄膜晶體管面板的制造方法，其特征在于，包括以下工序在基板(1)上形成薄膜晶體管(3)，該薄膜晶體管(3)在柵電極(6)上隔著柵絕緣膜 (7)設(shè)置有半導(dǎo)體薄膜(8)，在所述半導(dǎo)體薄膜(8)上設(shè)置有一對(duì)歐姆接觸層(10、11)，在所 述各歐姆接觸層(10、11)上設(shè)置有源電極(12)和漏電極(13);在所述薄膜晶體管(3)上對(duì)像素電極形成用膜(27)進(jìn)行成膜，刻蝕所述像素電極形成用膜(27)形成與所述薄膜晶體管(3)的所述源電極(12)連接的像素電極(2)、源極側(cè)導(dǎo)電性被覆膜(14)及漏極側(cè)導(dǎo)電性被覆膜(15);該源極側(cè)導(dǎo)電性 被覆膜(14)做成在所述源電極(12)的上部，寬度比所述源電極(12)的寬度更寬，并且完 全覆蓋溝道區(qū)域的外側(cè)區(qū)域的所述源電極(12);該漏極側(cè)導(dǎo)電性被覆膜(15)做成在所述 漏電極(13)的上部，寬度比所述漏電極(13)的寬度更寬，并且完全覆蓋溝道區(qū)域的外側(cè)區(qū) 域中的所述漏電極(13)，并且與所述漏電極電連接。
6. 根據(jù)權(quán)利要求5所述的薄膜晶體管面板的制造方法，其特征在于，所述像素電極形 成用膜(27)由IT0構(gòu)成。
7. 根據(jù)權(quán)利要求5所述的薄膜晶體管面板的制造方法，其特征在于，所述像素電極(2) 和所述源極側(cè)導(dǎo)電性被覆膜(14)被電連接。
全文摘要
一種薄膜晶體管面板包括基板(1)；薄膜晶體管(3)，形成在基板(1)上，具有柵電極(6)、柵絕緣膜(7)、半導(dǎo)體薄膜(8)、在半導(dǎo)體薄膜(8)上形成的一對(duì)歐姆接觸層(10、11)、以及在各歐姆接觸層(10、11)上形成的源電極(12)和漏電極(13)，半導(dǎo)體薄膜(8)在源電極(12)和漏電極(13)之間具有溝道區(qū)域；像素電極(2)，與薄膜晶體管(3)的源電極(12)連接；以及第一和第二導(dǎo)電性被覆膜(14、15)，設(shè)置在源電極(12)側(cè)和漏電極(13)側(cè)的上部，由與像素電極(2)相同的材料形成；第一導(dǎo)電性被覆膜(14)的寬度比源電極(12)的寬度寬，第二導(dǎo)電性被覆膜(15)的寬度比漏電極(13)的寬度寬。
文檔編號(hào)G02F1/1368GK101699624SQ20091016865
公開日2010年4月28日 申請(qǐng)日期2006年10月20日 優(yōu)先權(quán)日2005年10月20日
發(fā)明者石井裕滿 申請(qǐng)人:卡西歐計(jì)算機(jī)株式會(huì)社