專利名稱：套準標記及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造，尤其涉及集成電路制造中的光刻套準。
背景技術(shù)：
M0S管為金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-Semiconductor Field Effect Transistor )的簡稱，具有雙擴散自對準結(jié)構(gòu)的M0S管稱為DMOS 管。DMOS管具有漏端擊穿電壓高，導(dǎo)通電阻小及電流驅(qū)動能力高的特點，具有良 好的開關(guān)性能。因此DMOS管常應(yīng)用于大電流與高電壓場合，而大電流與高電壓 的要求又限制了在制作晶片時，必須采用較厚的鋁層。但是厚的鋁層覆蓋在前 層留下的光刻套準標記上時，會嚴重影響到套準標記的形貌，如圖1所示，硅 片100上設(shè)置了套準標記20G,套準標記上面覆蓋了厚的鋁層300后，導(dǎo)致套準 標記的形貌模糊，使得光刻機在套準過程中發(fā)生困難。
在傳統(tǒng)的DMOS工藝中，通過三種方法控制鋁層的厚度、改善鋁層質(zhì)量， 或者是增加前層介質(zhì)厚度刻蝕出高的套準標記，來改善光刻套準效果。方法一 控制鋁層厚度的確可以達到改善光刻套準效果的目的，但這與DMOS產(chǎn)品需通過 大電流的要求違背，過薄的鋁層無法通過大電流，承擔大電壓，所以這個方法 只能在一定程度內(nèi)起到作用，但無法從根本上解決問題；方法二改善鋁層質(zhì)量， 可以改善套準標記表面的光學性質(zhì)，但是對于很厚的鋁層，標記輪廓仍然不是 很清晰，所以效果并不明顯；方法三增加前層介質(zhì)厚度，刻蝕出高的套準標記， 可以改善厚鋁層的光刻套準效果，但這需改變前層介質(zhì)生長的工藝，并且過于 厚的介質(zhì)層并不是前層所需要的，對DMOS管的性能也會產(chǎn)生影響。
在實現(xiàn)上述改善DMOS管套準效果的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存 在如下問題傳統(tǒng)的這些方法，在改善套準標記的清晰度方面都不是十分明顯， 并且優(yōu)化空間有限，有些甚至限制了 DMOS管使用于大電流、高電壓場合的要求， 影響了 DMOS管的本身性能
發(fā)明內(nèi)容
本發(fā)明的一個實施例提供一種套準標記的制造方法，用于解決在集成電路 制造過程中，當晶片上覆蓋了厚介質(zhì)層或金屬層后，套準標記的形貌不清晰且 優(yōu)化空間有限的問題。
為達到上述目的，本發(fā)明實施例套準標記的制造方法采用的技術(shù)方案為 一種套準標記的制造方法，包括步驟 在硅片襯底的介質(zhì)層上形成第一套準標記；
在所述第一套準標記的正上方形成至少一層第二套準標記。
本發(fā)明實施例提供的套準標記的制造方法，通過在第一套準標記的正上方 再形成至少一層第二套準標記，將套準標記的位置提高，當晶片上覆蓋了厚介 質(zhì)層或金屬層后套準標記的形貌依然清晰。由于在制造過程中可以控制第二套 準標記的層數(shù)，因此本發(fā)明能夠?qū)崿F(xiàn)套準標記較大的優(yōu)化空間。
本發(fā)明的另一個實施例提供一種套準標記，用于解決在集成電路制造過程 中，當晶片上覆蓋了厚介質(zhì)層或金屬層后，套準標記的形貌不清晰且優(yōu)化空間 有限的問題。
為達到上述目的，本發(fā)明實施例套準標記采用的技術(shù)方案為 一種套準標記，包括
在硅片襯底的介質(zhì)層上形成有第 一套準標記；
在所述第一套準標記的正上方形成有至少一層第二套準標記。
本發(fā)明實施例提供的套準標記，包括同一位置上的至少兩個中心對齊的套 準標記，將套準標記的位置提高，當晶片上覆蓋了厚介質(zhì)層或金屬層后套準標 記的形貌依然清晰。由于在制造過程中可以控制第二套準標記的層數(shù)，因此本 發(fā)明套準標記有較大的優(yōu)化空間。


圖l是現(xiàn)有技術(shù)中的套準標記的結(jié)構(gòu)示意圖； 圖2是本發(fā)明實施例套準標記的結(jié)構(gòu)示意圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明實施例提供的套準標記的制造方法和套準標記進行 詳細描述。
本發(fā)明實施例套準標記制造方法用于集成電路制造過程中的光刻套準，避 免在晶片上覆蓋了厚的介質(zhì)層或金屬層后，導(dǎo)致套準標記的形貌不清晰，光刻 機套準發(fā)生困難的問題。
下面以麵os管的制造為例，對本發(fā)明實施例套準標記的制造方法進行說明。 本發(fā)明實施例套準標記制造方法包括步驟 Sl、在函0S管的硅片襯底的介質(zhì)層上形成第一套準標記。
在所述硅片襯底的介質(zhì)層上生長一層二氧化硅(Si02)薄膜；
在所述二氧化硅薄膜上涂覆光刻膠；
利用掩膜板對所述光刻膠進行曝光；
刻蝕所述經(jīng)曝光處理的光刻膠和所述二氧化硅薄膜并由刻蝕后的二氧化硅 薄膜形成第一套準標記。
本發(fā)明并不局限于此，也可以用其他物質(zhì)形成第一套準標記，如氮化硅。
S2、在所述第一套準標記的正上方形成兩層第二套準標記。
在所述第一套準標記上生長一層多晶硅(Poly)薄膜；
在所述多晶硅薄膜上涂覆光刻膠；
利用掩膜板對所述光刻膠進行曝光；
刻蝕所述經(jīng)曝光處理的光刻膠和所述多晶硅薄膜并由刻蝕后的多晶硅薄膜 形成第一層第二套準標記；
在所述第一層第二套準標記上生長一層硼磷硅酸鹽玻璃(BPSG)薄膜；
在所述硼磷硅酸鹽玻璃薄膜上涂覆光刻膠；
6利用掩膜板對所述光刻膠進行曝光；
刻蝕所述經(jīng)曝光處理的光刻膠和所述硼磷硅酸鹽玻璃薄膜并由刻蝕后的硼 磷硅酸鹽玻璃薄膜形成第二層第二套準標記。 可以用其它磷硅玻璃形成第二層第二套準標記。
本發(fā)明實施例步驟S2優(yōu)選形成兩層第二套準標記，也可以選4奪只形成其中 的一層第二套準標記。
在具體DM0S管套準標記的制造過程中，如果套準標記的位置不夠高，還可 以增加第二套準標記的層^L如還可以在第一套準標記的正上方利用二氧化石圭 或金屬形成的第二套準標記，金屬可以是鋁(Al)、鈦(Ti)等。
以上所述步驟Sl和S2中，所述硅片襯底的介質(zhì)層上的各套準標記的中心對 齊。將位于上層的套準標記的尺寸設(shè)置成小于下層套準標記的尺寸為本發(fā)明的 最佳實施方式，可以達到套準結(jié)構(gòu)的穩(wěn)定。但本發(fā)明并不局限于此，上層套準 標記的尺寸也可以比下層套準標記大或一樣大。
所述套準標記包括所有類型的光刻套準標記，可以是正方形、矩形或其他任 何的光刻套準標記。
在制造上述套準標記的過程中，如果套準標記之間的間距太小，還可以將套 準標記之間的間距調(diào)整大一些，但相應(yīng)地也要調(diào)整光刻機的相關(guān)參數(shù)。
本發(fā)明實施例提供的套準標記的制造方法，通過在第一層套準標記的上方 制造至少一層第二套準標記，所述各套準標記中心對齊，將套準標記的高度提 高，在將DMOS管覆蓋了厚金屬層如鋁之后，套準標記的形貌依然清晰，光刻機 能夠清楚準確的找到套準標記進行套準并光刻。在將套準標記之間的間距增大 之后，也改善了間距太小的套準標記上覆蓋厚鋁后由于側(cè)壁薄膜效應(yīng)導(dǎo)致的標 記形貌不清晰的問題。
本發(fā)明實施例套準標記用于集成電路制造過程中的光刻套準，避免在晶片 上覆蓋了厚的介質(zhì)層或金屬層后，導(dǎo)致套準標記的形貌不清晰，光刻機套準發(fā) 生困難的問題。下面以DM0S管的套準標記為例，對本發(fā)明實施例套準標記進行說明。
如圖2所示，本發(fā)明實施例套準標記包括
在DM0S管的硅片襯底100的介質(zhì)層上形成有第一套準標記200;
在所述第一套準標記的正上方形成有兩層第二套準標記。
所述第一套準標記由二氧化硅形成。
第一層第二套準標記210由多晶硅形成，第二層第二套準標記220由硼磷
硅酸鹽玻璃形成。
本發(fā)明并不局限于此，所述第一套準標記也可以由其他物質(zhì)形成，如氮化 硅；所述第二層第二套準標記可以由其他磷硅玻璃形成。
以上所述第二套準標記的層數(shù)可以為兩層之外的其他層數(shù)，如可以只有一 層或多于兩層。第二套準標記可以還可以由二氧化硅或金屬形成，金屬可以是 鋁、鈦等。
以上所述的套準標記中，所述硅片襯底的介質(zhì)層上的各套準標記的中心對 齊。將位于上層的套準標記的尺寸設(shè)置成小于下層套準標記的尺寸為本發(fā)明的 最佳實施方式，可以達到套準結(jié)構(gòu)的穩(wěn)定。但本發(fā)明并不局限于此，上層套準 標記的尺寸也可以比下層大或一樣大。
所述套準標記包括所有類型的光刻套準標記，可以是正方形、矩形或其他 任何的光刻套準標記。
如果套準標記之間的間距較小，在覆蓋了厚金屬層如鋁層之后，由于薄膜 的側(cè)壁覆蓋性能，即使標記位置升高了但標記形貌依然不清晰，套準標記之間 的間距可以適當增大，但相應(yīng)地需要調(diào)整光刻機的參數(shù)。
本發(fā)明實施例提供的套準標記，包括在第一套準標記正上方的至少一層第 二套準標記，各套準標記之間的中心對齊，套準標記的高度升高了，因此避免 了在畫0S管制造中容易出現(xiàn)的套準標記在覆蓋了厚金屬層如鋁層之后標記形貌 不清晰，導(dǎo)致光刻機在套準過程中發(fā)生困難的問題。在增大了間距太小的套準標記之間的間距后，也使得套準標記在覆蓋了厚金屬層如鋁層之后標記形貌依
然清晰。
以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于 此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到 變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng) 以權(quán)利要求的保護范圍為準。
權(quán)利要求
1、一種套準標記的制造方法，其特征在于，包括步驟在硅片襯底的介質(zhì)層上形成第一套準標記；在所述第一套準標記的正上方形成至少一層第二套準標記。
2、 如權(quán)利要求1所述的套準標記的制造方法，其特征在于，所述形成第一 套準標記的步驟包括在所述硅片襯底的介質(zhì)層上生長一層薄膜；在所述薄膜上涂覆光刻膠；利用掩膜板對所述光刻膠進行曝光；刻蝕所述經(jīng)曝光處理的光刻膠和所述薄膜，并由刻蝕后的薄膜形成第 一套 準標記。
3、 如權(quán)利要求1所述的套準標記的制造方法，其特征在于，所述形成第二 套準標記的步驟包括在已形成的套準標記上生長另 一層薄膜；在所述另 一層薄膜上涂覆光刻膠；利用掩膜板對所述光刻膠進行曝光；刻蝕所述經(jīng)曝光處理的光刻膠和所述另 一層薄膜，并由刻蝕后的所述另一 層薄膜形成第二套準標記。
4、 如權(quán)利要求1所述的套準標記的制造方法，其特征在于，所述硅片襯底 的介質(zhì)層上的各套準標記中心對齊。
5、 如權(quán)利要求3所述的套準標記的制造方法，其特征在于，所述形成各層 第二套準標記的薄膜分別為多晶硅、二氧化硅、磷硅玻璃或金屬中的一種。
6、 如權(quán)利要求1至5中任一項所述的套準標記的制造方法，其特征在于， 所述第一套準標記形成于應(yīng)0S管的硅片襯底的介質(zhì)層上。
7、 一種套準標記，其特征在于，包括在硅片襯底的介質(zhì)層上有第一套準標記，用于光刻^L的光刻套準；在所述第一套準標記的正上方有至少一層第二套準標記，用于增加套準標 記的高度和光刻機的光刻套準。
8、 如權(quán)利要求7所述的套準標記，其特征在于，所述硅片襯底的介質(zhì)層上 的各套準標記中心對齊。
9、 如權(quán)利要求8所述的套準標記，其特征在于，所述各層第二套準標記由 多晶硅、二氧化硅、磷硅玻璃或金屬中的一種形成。
10、 如權(quán)利要求7至9任一項所述的套準標記，其特征在于，所述第一套 準標記形成于DM0S管的硅片襯底的介質(zhì)層上。
全文摘要
本發(fā)明涉及集成電路制造中的光刻套準。為了解決目前集成電路制造中，由于介質(zhì)層或金屬層的覆蓋導(dǎo)致的套準標記形貌不清晰的問題，本發(fā)明公開了一種套準標記及其制造方法。本發(fā)明提供的套準標記的制造方法包括步驟在硅片襯底的介質(zhì)層上形成第一套準標記；在所述第一套準標記的正上方形成至少一層第二套準標記。本發(fā)明提供的套準標記包括在硅片襯底的介質(zhì)層上形成有第一套準標記；在所述第一套準標記的正上方形成有至少一層第二套準標記。本發(fā)明用于集成電路制造中的光刻套準，尤其是DMOS管的光刻套準。
文檔編號G03F7/20GK101587824SQ20081011218
公開日2009年11月25日 申請日期2008年5月21日 優(yōu)先權(quán)日2008年5月21日
發(fā)明者劉鵬飛, 方紹明, 川 潘, 潘光然, 謝丁生, 馬萬里 申請人:北大方正集團有限公司;深圳方正微電子有限公司