專利名稱：薄膜晶體管裝置、其制造方法以及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種有源矩陣(active matrix)方式的光電顯示裝置，特 別涉及在液晶顯示裝置和有機(jī)電致發(fā)光(EL: Electroluminescence)顯 示裝置中所使用的薄膜晶體管(TFT: Thin Film Transistor)裝置、其制造方法以及顯示裝置。
背景技術(shù)：
近年來(lái)， 一直在進(jìn)行采用TFT的液晶顯示裝置和EL顯示裝置等薄 型顯示裝置的研發(fā)。采用多晶硅作為活性區(qū)域的材料的TFT與現(xiàn)有的非 晶硅(amorphous silicon) TFT相比較，因?yàn)榫哂锌梢孕纬筛呔鹊拿?板(panel)、可以一體形成驅(qū)動(dòng)電路區(qū)域和像素區(qū)域、以及由于不需要 驅(qū)動(dòng)電路芯片(chip)以及安裝的成本(cost)而可以降低成本等的優(yōu)點(diǎn) 而被關(guān)注。TFT結(jié)構(gòu)具有交錯(cuò)(Staggered)型和共面(coplanar)型。在多晶 硅(poly silicon) TFT中，從在工藝(process)的起始進(jìn)行高溫的硅結(jié) 晶化步驟來(lái)看，共面型是主流。采用圖11說(shuō)明共面型多晶硅TFT的一 般結(jié)構(gòu)和制造步驟。如圖11所示，在玻璃(glass)襯底91上形成作為基底膜的絕緣膜 92,在該絕緣膜92上形成膜厚例如是50~ 100nm的多晶硅膜93,并且 進(jìn)行構(gòu)圖。由此，形成TFT。此時(shí)，在多晶硅膜93位于柵電極的下層 的情況下，具有在除溝道區(qū)域以外的導(dǎo)電膜中也采用多晶硅膜93的情 況。例如，存在如下的情況在與活性區(qū)域不同地在活性區(qū)域的延伸上 對(duì)多晶硅膜93進(jìn)行構(gòu)圖(patterning),用作保持電容部的下部電極。 在對(duì)多晶硅膜93進(jìn)行構(gòu)圖之后，在多晶硅膜93上形成由氧化硅膜等構(gòu) 成的柵極絕緣膜95。在其上形成柵電極96和保持電容部的上部電極 100,形成層間絕緣膜97。接下來(lái)，以到達(dá)多晶硅膜93的方式，在柵極 絕緣膜95和層間絕緣膜97中形成深度例如是500 ~ 600nm的接觸孔98。 在層間絕緣膜97上形成布線電極99。該布線電極99通過(guò)接觸孔98與 多晶硅膜93連接。并且，在布線電極99上形成上部絕緣膜101,以到達(dá)布線電極99的方式形成上部接觸孔102。在此，為了防止上部接觸孔 102的開(kāi)口不良，上部接觸孔102以不與接觸孔98重疊的方式形成。在 上部絕緣膜101上形成像素電極103。像素電極103通過(guò)上部接觸孔102 連接到布線電極99。即，像素電極103通過(guò)布線電極99連接到多晶硅 膜93。由此，形成有源矩陣型TFT裝置。如上所述，制造在柵電極的下層形成多晶硅膜的TFT裝置時(shí)有幾點(diǎn) 要注意。對(duì)于第一個(gè)注意點(diǎn)來(lái)說(shuō)，在采用多晶硅膜作為保持電容部的下 部電極的情況下，為了起到下部電極的作用，要求多晶硅膜的電阻率非 常小。因此，考慮增加針對(duì)多晶硅膜的雜質(zhì)的摻雜(doping)量的方法。 此時(shí)，由于增加摻雜量時(shí)也增大了對(duì)柵極絕緣膜的損傷(damage),所 以，需要抑制損傷并且增加針對(duì)多晶硅膜的摻雜量。例如，在專利文獻(xiàn) 1中記載了如下的方法在成為保持電容部的下部電極的多晶硅膜中摻 雜雜質(zhì)時(shí)，對(duì)保持電容部以外進(jìn)行掩膜(mask),使成為下部電極的區(qū) 域的電阻率降低。對(duì)于笫二個(gè)注意點(diǎn)來(lái)說(shuō)，在由層間絕緣膜和柵極絕緣膜構(gòu)成的絕緣 膜中對(duì)到達(dá)下層的多晶硅膜的接觸孔進(jìn)行開(kāi)口時(shí)，要求不穿透成為接觸 孔的底部的多晶硅膜的蝕刻處理(etching process )。若產(chǎn)生穿透，則接 觸孔的底部和多晶硅膜不連接。因此，可通過(guò)接觸孔電連接像素電極和 多晶硅膜的地方僅為與接觸孔的側(cè)面連接的多晶硅膜，連接電阻增大。此外，在絕緣膜的膜厚為層間絕緣膜以及柵極絕緣膜合計(jì)為約 600nm,另一方面，由于下層的多晶硅膜的膜厚是約50nm,所以，僅在 提高工藝的均一性和控制性上，在所有的接觸孔中，不穿透多晶硅膜地 完全蝕刻絕緣膜是非常困難的。由此，在這樣的蝕刻工藝中，需要絕緣 膜與多晶硅絕緣膜的蝕刻速度比高。在進(jìn)行僅重視蝕刻速度比的蝕刻 時(shí)，可以不穿透多晶硅膜地很好地對(duì)接觸孔進(jìn)行開(kāi)口。但是，在僅重視 蝕刻速度比的情況下，由于與蝕刻速度降低相關(guān)，所以，為了對(duì)非常厚 的絕緣膜進(jìn)行開(kāi)口需要較長(zhǎng)時(shí)間，存在TFT裝置的生產(chǎn)率降低的問(wèn)題。 這樣，在重視蝕刻速度比的情況下，為了解決生產(chǎn)率降低這樣的折衷 (trade-off),例如，在專利文獻(xiàn)2中記載了通過(guò)以二至三階^殳進(jìn)^亍蝕 刻來(lái)同時(shí)滿足選擇性和批量生產(chǎn)性的技術(shù)。并且，在專利文獻(xiàn)3中記載了如下的方法在多晶硅膜的下層形成 硅膜、硅化物(silicide)膜或金屬膜等，由此，擴(kuò)大蝕刻的工藝余量(process margin)而消除多晶硅膜的穿透和蝕刻不足。 專利文獻(xiàn)1 特開(kāi)2001 - 296550號(hào)公報(bào) 專利文獻(xiàn)2 特開(kāi)2001 - 264813號(hào)公報(bào) 專利文獻(xiàn)特開(kāi)平10 - 170952號(hào)公報(bào)但是，如專利文獻(xiàn)l中所述，在采用多晶硅膜作為保持電容部的下 部電極的情況下，需要以較高的濃度對(duì)多晶硅膜進(jìn)行摻雜。這種情況下， 由于需要較長(zhǎng)的處理時(shí)間，所以，在具有該摻雜步驟的情況下，TFT裝 置的批量生產(chǎn)性降低。此外，不可避免由摻雜導(dǎo)致的成為保持電容部的 電容的絕緣膜的破壞，會(huì)引起保持電容部的惡化。并且，在由多晶硅膜 形成下部電極的情況下，在僅改變摻雜濃度上，在低電阻化上存在限度。 因此，下部電極自身具有電容成分，存在不能得到期望的保持電容特性 的問(wèn)題。此外，除了保持電容特性以外，由多晶硅膜形成保持電容的下 部電極，由此，也存在與保持電容串聯(lián)地形成的電阻成分增大的問(wèn)題。并且，在專利文獻(xiàn)2記載的技術(shù)中，由二至三階段的蝕刻進(jìn)行接觸 孔的開(kāi)口，由此，存在半導(dǎo)體裝置的批量生產(chǎn)性降低的情況。并且，如 專利文獻(xiàn)3中所述的那樣，對(duì)于在多晶硅膜下另外形成硅膜等的方法來(lái) 說(shuō)，從選擇性的觀點(diǎn)來(lái)看效果低，存在層間絕緣膜的蝕刻速度和膜厚的 面內(nèi)分布的不規(guī)則不能夠完全對(duì)應(yīng)的情況。此外，例如，在良好地進(jìn)行 接觸孔的開(kāi)口的情況下，信號(hào)布線和多晶硅膜的摻雜區(qū)域不能充分導(dǎo) 通。并且，存在多晶硅膜的摻雜區(qū)域和像素電極的信號(hào)傳送也不可良好 地進(jìn)行的情況，所以存在顯示時(shí)引起缺陷的情況。為了解決所述問(wèn)題，考慮例如至少在形成溝道部的多晶硅膜的摻雜 區(qū)域上、并且在成為接觸孔的底部的區(qū)域上形成金屬膜的結(jié)構(gòu)。此外， 考慮通過(guò)該接觸孔將上層的像素電極等直接連接到金屬膜的結(jié)構(gòu)、以及 延伸形成多晶硅膜和金屬膜從而形成保持電容部的下部電極的結(jié)構(gòu)。即，在所述結(jié)構(gòu)中，能夠減小與通過(guò)接觸孔連接的上層的像素電極 等的連接電阻，可得到良好的顯示特性。此外，由于在保持電容部的下 部電極上形成低電阻的金屬膜，所以，可以抑制摻雜時(shí)絕緣膜的惡化， 并且能夠確保批量生產(chǎn)性。因此，可以形成穩(wěn)定的電容，并且可以提高 顯示特性。但是，在所述結(jié)構(gòu)中，在金屬膜與多晶硅膜進(jìn)行硅化物反應(yīng)等情況 下，在柵電極正下方和周邊的金屬膜的除去步驟之后，還存在沒(méi)有完全去除硅化物膜的情況。該硅化物膜殘留在溝道層上時(shí)，硅化物膜成為源極漏極間的泄漏路徑(leak pass)。由此，存在截止電流增大、不能得 到良好的晶體管特性的問(wèn)題。發(fā)明內(nèi)容本發(fā)明是為了解決所述問(wèn)題而進(jìn)行的，其目的在于提供用于半導(dǎo)體 層的源極區(qū)域以及漏極區(qū)域與布線間的良好接觸、以及保持電容部的電 容的穩(wěn)定化、同時(shí)可以減小源極漏極間的泄漏、提高柵極絕緣膜的耐壓、 減小接觸電阻的薄膜晶體管裝置及其制造方法、以及具有薄膜晶體管裝 置的顯示裝置。為了解決所述技術(shù)問(wèn)題，本發(fā)明的薄膜晶體管裝置的特征在于，具 有半導(dǎo)體層，形成在襯底上的預(yù)定區(qū)域并具有源極區(qū)域、漏極區(qū)域以 及溝道區(qū)域；形成在所述半導(dǎo)體層上的金屬膜；形成在所述金屬膜上和 所述半導(dǎo)體層上的柵極絕緣膜；形成在所述柵極絕緣膜上的柵電極；形 成在所述柵電極上以及所述柵極絕緣膜上的層間絕緣膜；形成在所述層 間絕緣膜上并通過(guò)接觸孔連接到所述金屬膜的布線電極，其中，在所述 半導(dǎo)體層的源極區(qū)域和漏極區(qū)域上，至少在成為所述接觸孔底部的區(qū)域 形成所述金屬膜，沒(méi)有形成所述金屬膜的區(qū)域的所述半導(dǎo)體層的膜厚比 形成有所述金屬膜的所述半導(dǎo)體層的膜厚薄。此外，為了解決所述技術(shù)問(wèn)題，本發(fā)明的薄膜晶體管裝置的制造方 法的特征在于，具有如下步驟在襯底上的預(yù)定區(qū)域形成具有源極區(qū)域、 漏極區(qū)域和溝道區(qū)域的半導(dǎo)體層；在所述半導(dǎo)體層上形成金屬膜；在所 述金屬膜上和所述半導(dǎo)體層上形成柵極絕緣膜；在所述柵極絕緣膜上形 成柵電極；在所迷柵電極上和所述柵極絕緣膜上形成層間絕緣膜；形成 在所述層間絕緣膜上形成、且通過(guò)接觸孔連接到所述金屬膜的布線電 極，其中，在所述半導(dǎo)體層的源極區(qū)域和漏極區(qū)域上，至少在成為所述 接觸孔底部的區(qū)域形成所述金屬膜，沒(méi)有形成所述金屬膜的區(qū)域的所述 半導(dǎo)體層的膜厚比形成有所述金屬膜的所述半導(dǎo)體層的膜厚薄。根據(jù)本發(fā)明的薄膜晶體管裝置，實(shí)現(xiàn)半導(dǎo)體層的源極區(qū)域以及漏極 區(qū)域與布線間的良好接觸、以及保持電容部的電容的穩(wěn)定化，同時(shí)可以 減小源極漏極間的泄露，提高柵極絕緣膜的耐壓，減小接觸(contact) 電阻。


圖1是實(shí)施方式1的TFT陣列襯底的平面模式圖。圖2是實(shí)施方式1的TFT裝置的制造步驟截面圖。圖3是實(shí)施方式1的TFT裝置的制造步驟截面圖。圖4是示出在圖3中示出的TFT裝置的一部分的截面圖。圖5是在多晶硅膜上形成金屬膜的制造步驟截面圖。圖6是示出柵極絕緣膜的柵極耐壓的圖。圖7是實(shí)施方式2的TFT裝置的截面圖。圖8是實(shí)施方式3的TFT裝置的截面圖。圖9是與實(shí)施方式3相比較的現(xiàn)有的TFT裝置的截面圖。圖10是實(shí)施方式4的TFT裝置的截面圖。圖11是現(xiàn)有的TFT裝置的截面圖。
具體實(shí)施方式
實(shí)施方式1下面參考附圖詳細(xì)說(shuō)明采用本發(fā)明的具體實(shí)施方式
。本發(fā)明實(shí)施方 式的薄膜晶體管裝置構(gòu)成TFT陣列(TFT array)襯底1。圖1是示出本 實(shí)施方式的TFT陣列襯底1的結(jié)構(gòu)的平面模式圖。TFT陣列襯底1具有 顯示區(qū)域2和包圍顯示區(qū)域2設(shè)置的框架區(qū)域3。在該顯示區(qū)域2中， 形成多個(gè)柵極信號(hào)線4和多個(gè)源極信號(hào)線5。多個(gè)柵極信號(hào)線4分別平 行地設(shè)置。同樣地，多個(gè)源極信號(hào)線5分別平行地設(shè)置。此外，柵極信 號(hào)線4和源極信號(hào)線5正交。柵極信號(hào)線4和源極信號(hào)線5所包圍的區(qū) 域成為像素6。即，在TFT陣列襯底1上，像素6矩陣狀地排列。并且，在TFT陣列襯底1的框架區(qū)域3中，設(shè)置柵極信號(hào)驅(qū)動(dòng)電路 7和源極信號(hào)驅(qū)動(dòng)電路8。柵極信號(hào)線4和源極信號(hào)線5分別從顯示區(qū) 域2延伸設(shè)置到框架區(qū)域3。柵極信號(hào)線4在TFT陣列襯底1的端部與 柵極信號(hào)驅(qū)動(dòng)電路7連接。在柵極信號(hào)驅(qū)動(dòng)電路7的附近形成未圖示的 外部布線，并且與柵極信號(hào)驅(qū)動(dòng)電路7連接。源才及信號(hào)線5在TFT陣列 襯底1的端部與源極信號(hào)驅(qū)動(dòng)電路8連接。此外，在源極信號(hào)驅(qū)動(dòng)電路 8的附近形成未圖示的外部布線，并且與源極信號(hào)驅(qū)動(dòng)電路8連接。在像素6內(nèi)，形成至少一個(gè)TFT9和保持電容部10。 TFT9在柵極信號(hào)線4和源極信號(hào)線5交叉的附近形成。此外，在TFT9上串聯(lián)連接 保護(hù)電容部10。接下來(lái)，更詳細(xì)地說(shuō)明這樣構(gòu)成的TFT陣列襯底1。本實(shí)施方式可 將本發(fā)明應(yīng)用于例如構(gòu)成液晶顯示裝置的薄膜晶體管裝置的液晶面板 用襯底。在圖3 (b)中示出本實(shí)施方式的構(gòu)成TFT陣列襯底1的薄膜 晶體管裝置(下面稱為T(mén)FT裝置)的截面圖。如圖3 (b)所示，在玻 璃襯底11上形成保護(hù)絕緣膜12。在保護(hù)絕緣膜12上形成成為半導(dǎo)體層 的多晶硅膜13,夾持溝道區(qū)域13c形成源極區(qū)域13a和漏極區(qū)域13b。 在多晶硅膜13上形成金屬膜14。在金屬膜14上形成柵極絕緣膜15, 夾持柵極絕緣膜15在與溝道區(qū)域13c對(duì)置的位置上形成柵電極16。并 且，在其上形成由Si02等構(gòu)成的層間絕緣膜17。在層間絕緣膜17和柵 極絕緣膜15中形成到達(dá)金屬膜14的接觸孔18。此外，布線電極19形 成在層間絕緣膜17上。布線電極19通過(guò)接觸孔18與形成在源極區(qū)域 13a以及漏極區(qū)域13b上的金屬膜14連接。在圖3 (b)所示的TFT裝置中，在源極區(qū)域13a以及漏極區(qū)域13b 上，至少在成為接觸孔18的底部的區(qū)域形成金屬膜14,所以，在對(duì)接 觸孔18進(jìn)行開(kāi)口時(shí)的蝕刻中，可抑制穿透多晶硅膜13。其理由將在下 面描述。此外，可通過(guò)金屬膜14將布線電極19與多晶硅膜13的源極 區(qū)域13a以及漏極區(qū)域13b以低電阻連接。由此，可提高具有該TFT裝 置的顯示裝置的顯示特性。此外，如下所述，利用蝕刻，除去在溝道區(qū) 域13c上所形成的硅化物膜等。由此，能夠防止由源極漏極間的泄漏路 徑等導(dǎo)致的晶體管特性的降低。此外，如下所述，例如利用濕法蝕刻(wet etching)對(duì)形成在多晶硅膜13上的金屬膜14進(jìn)行構(gòu)圖。此時(shí)，在作為 去除了金屬膜14的區(qū)域的溝道區(qū)域13c的表面的凹凸(粗糙度)比在 作為形成多晶硅膜13的金屬膜14的區(qū)域的源極區(qū)域13a以及漏極區(qū)域 13b的凹凸小。由此，可提高柵極絕緣膜15的耐壓。下面將詳細(xì)地描述。接下來(lái)，采用圖2 (a)至(c)以及圖3(a)以及(b)示出在圖3 (b)中示出的TFT裝置的制造方法。如圖2(a)所示，在由石英襯底 或玻璃襯底等構(gòu)成的襯底11的表面上，采用CVD法形成由氧化硅膜或 氮化硅膜等絕緣性膜構(gòu)成的保護(hù)絕緣膜12。在保護(hù)絕緣膜12上，形成 例如膜厚50 ~ 200nm的多晶硅膜13。以蝕刻對(duì)該多晶硅膜13進(jìn)行構(gòu)圖， 形成島狀的多晶硅膜13。在之后的步驟中，在多晶硅膜13上，夾持溝道區(qū)域13c形成源極區(qū)域13a和漏才及區(qū)域13b (未圖示)。如圖2 (b)所示，通過(guò)'減射(spattering)法等在多晶硅膜13上形 成金屬膜14。并且，以照相制版法或利用磷酸以及硝酸等混合液的濕法 蝕刻對(duì)金屬膜14進(jìn)行構(gòu)圖。此時(shí)，在構(gòu)圖中殘留金屬膜14的區(qū)域，是 至少相當(dāng)于下述的接觸孔18的底部的區(qū)域，是源極區(qū)域13a和漏極區(qū) 域13b的上部。在該金屬膜14的膜厚較厚的情況下，存在針對(duì)形成在 金屬膜14的下層的多晶硅膜13的雜質(zhì)的摻雜變得困難的情況。由此， 金屬膜14的膜厚優(yōu)選為在大約20nm以下。此外，為了提高TFT的閾 值以及遷移率的性能，優(yōu)選地在下面的步驟中對(duì)金屬膜14進(jìn)行350 ~ 500度的熱處理。為了容易地進(jìn)行該熱處理，優(yōu)選金屬膜14例如采用 Ti (鈥)(Titanium ) 、 Ta (鉭)(Tantalum ) 、 W (鴒)(Tungsten ) 和Mo (鉬)(molybdenum)等高熔點(diǎn)金屬、或者TiN、 TaN、 WN、 MoN、 ZrN、 VN、 NbN、 TiB2、 ZrB2、 Hffi2、 VB2、 NbB2、或TaB2等導(dǎo) 電性金屬化合物。接下來(lái)，在金屬膜14上形成抗蝕劑24。如圖2 (c)所示，通過(guò)采用CF4和CHF3等混合氣體的干法蝕刻， 對(duì)除了多晶硅膜13上的形成金屬膜14的源極區(qū)域13a和漏極區(qū)域13b 上以外的區(qū)域進(jìn)行例如2~20nm的蝕刻。由此，形成金屬膜14和多晶 硅膜13，從多晶硅膜13的溝道區(qū)域13c上去除在金屬膜14的枸圖時(shí)未 被去除的硅化物膜等。在該硅化物膜殘留在溝道區(qū)域13c的表面上的情 況下，存在成為源極漏極間的泄漏路徑的情況。由此，存在截止電流增 大、晶體管特性降低的情況。此外，對(duì)多晶硅膜13的表面進(jìn)行干法蝕 刻，由此，可減小多晶硅膜13的表面凹凸，提高后述的柵極絕緣膜的 耐壓。此外，除去形成在溝道區(qū)域13c上的硅化物膜等，由此，使溝道 區(qū)域13c的多晶硅膜13的膜厚變薄。由此，存在能夠減小TFT的閾值 電壓Vth的情況。并且，如圖3 (a)所示，采用CVD法等在保護(hù)絕緣膜12、多晶硅 膜13以及金屬膜14上例如形成膜厚70- 150nm的柵極絕緣膜15。柵 極絕緣膜15例如由氧化硅膜等形成。之后，在柵極絕緣膜15上，采用 濺射法等，形成成為T(mén)FT的柵電極的金屬膜。此時(shí)，優(yōu)選金屬膜的膜厚 形成為100~150nm。并且，對(duì)成為該柵電極的金屬膜進(jìn)行刻蝕，進(jìn)行 構(gòu)圖，形成柵電極16。接下來(lái)，以柵電極16作為掩膜，通過(guò)摻入例如 磷等雜質(zhì)的離子(ion),在作為T(mén)FT的有源層的多晶硅膜13上自對(duì)準(zhǔn)地形成成為源極區(qū)域13a和漏極區(qū)域13b的區(qū)域。此時(shí)，在柵電極16 的下側(cè)的區(qū)域未注入雜質(zhì)。該未注入雜質(zhì)的區(qū)域成為溝道區(qū)域13c。在此，如圖3(a)所示，為了防止TFT的泄漏，優(yōu)選柵電極16的 漏極區(qū)域13b側(cè)的端部和形成在漏極區(qū)域13b上的金屬膜14的溝道區(qū) 域13c側(cè)的端部的距離L是L》l|iim。接下來(lái)，在柵電極16和柵極絕緣 膜15上例如采用CVD法形成由氧化硅膜等構(gòu)成的層間絕緣膜17 。此時(shí)， 層間絕緣膜17的膜厚優(yōu)選為300 ~ 700nm。接下來(lái)，如圖3(b)所示，以到達(dá)形成在多晶硅膜13上的金屬膜 14的方式，例如采用各向異性干法蝕刻在層間絕緣膜17和柵極絕緣膜 15中形成接觸孔18。對(duì)于干法蝕刻(dry etching)來(lái)說(shuō)，例如采用將 CF4和SF6用作蝕刻氣體(etching gas )的反應(yīng)性離子蝕刻(ion etching)、 4b學(xué)干法蝕刻(chemical dry etching)或等離子體蝕刻(plasma etching) 等。此時(shí)，改變蝕刻氣體的混合比，也可以改變蝕刻速度。一般地，在化學(xué)干法蝕刻或等離子體蝕刻中，多晶硅膜13和氧化 硅膜的蝕刻速度比大約在10以上。即，多晶硅膜13的蝕刻速度比作為 柵極絕緣膜15的氧化硅膜快。由此，化學(xué)干法蝕刻或等離子體蝕刻時(shí)， 蝕刻在多晶硅膜13的表面也不停止，存在穿透多晶硅膜13的情況。另 一方面，在反應(yīng)性離子蝕刻中，使蝕刻速度比相反，能夠使多晶硅膜13 的蝕刻速度比氧化硅膜慢。但是，為了對(duì)形成在襯底面內(nèi)的多個(gè)接觸孔 18進(jìn)行開(kāi)口，考慮到層間絕緣膜17的膜厚的不均勻，需要進(jìn)行過(guò)蝕刻 (over etching)。此外，多晶硅膜13的膜厚比層間絕緣膜17的膜厚薄。 由此，在多晶硅膜13的表面蝕刻停止是困難的。并且，使蝕刻速度比 相反，使多晶硅膜13的蝕刻速度比氧化硅膜慢時(shí)，蝕刻整體的速度變 慢，所以，使TFT裝置的批量生產(chǎn)性降低，還有在蝕刻面附著有殘?jiān)?情況。在這種情況下，需要用于除去該殘?jiān)暮筇幚?。因此，在本?shí)施方式中，在多晶硅膜13上，至少在相當(dāng)于接觸孔 18的底部的區(qū)域的源^l區(qū)域13a和漏^l區(qū)域13b上形成金屬膜14。由 此，在接觸孔18的底部形成金屬膜14。 一般地，使金屬膜和氧化硅膜 的蝕刻速度比大概小于1是容易的。因此，在多晶硅膜13上形成金屬 膜14，由此，可防止在蝕刻時(shí)接觸孔18穿透多晶硅膜13,可使后述的 布線電極與源極區(qū)域13a和漏極區(qū)域13b的連接良好。之后，例如采用濺射法在TFT裝置的襯底整個(gè)面上形成鋁(Aluminum)等的低電阻導(dǎo)電膜，進(jìn)行構(gòu)圖，由此，在層間絕緣膜17 上形成布線電極19。該布線電極19通過(guò)接觸孔18和金屬膜14連接到 源極區(qū)域13a或漏極區(qū)域13b。在此，在圖4中示出由圖3 (b)示出的薄膜晶體管裝置的虛線圓內(nèi) 的放大圖。如圖4所示，對(duì)于作為半導(dǎo)體層的多晶硅膜13來(lái)說(shuō)，在該 多晶硅膜13上，形成有金屬膜14的區(qū)域即源極區(qū)域13a和沒(méi)有形成金 屬膜14的區(qū)域即溝道區(qū)域13c的表面的凹凸不同。沒(méi)有形成金屬膜14 的區(qū)域即溝道區(qū)域13c的多晶硅膜13的表面的凹凸(粗糙度)比形成 有金屬膜14的區(qū)域即源極區(qū)域13a的表面小。下面，采用圖5說(shuō)明多 晶硅膜13的表面凹凸的不同。圖5是示出在多晶硅膜13上形成金屬膜14且除去該金屬膜14的 步驟的制造步驟截面圖。如圖5 (a)所示，多晶硅膜13的表面具有凹 凸。接下來(lái)，如圖5(b)所示，在多晶硅膜13上形成金屬膜14。此時(shí)， 在多晶硅膜13和金屬膜14之間，形成膜厚約1 ~ 3mm的硅化物膜30。 并且，如圖5(c)所示，例如，由濕法蝕刻將硅化物膜30和金屬膜14 除去。因?yàn)橛蓾穹ㄎg刻將形成在多晶硅膜13上的硅化物膜30和金屬膜 14除去，所以，多晶硅膜13表面的凹凸減小。由此，在圖5(c)中示 出的除去金屬膜14后的區(qū)域的多晶硅膜13的表面的凹凸比圖5 (a)中 示出的多晶硅膜13的表面減小。此時(shí)，除去金屬膜14和硅化物膜30 后的區(qū)域的多晶硅膜13的由JISB0601規(guī)定的表面粗糙度Ra,相對(duì)形成 有金屬膜14的區(qū)域的多晶硅膜13的表面粗糙度Ra,約為1/2以下。并 且，由于多晶硅膜13表面的凹凸減小，所以，可提高形成在多晶硅膜 13上的柵極絕緣膜15的柵極絕緣耐壓。在此，在通過(guò)干法蝕刻除去溝 道區(qū)域13c上的硅化物膜30和金屬膜14的情況下，可進(jìn)一步地減小除 去硅化物膜30和金屬膜14后的區(qū)域的多晶硅膜13的表面的凹凸，所 以，可以進(jìn)一步地提高柵極絕緣膜15的柵極絕緣耐壓。此外，在多晶 硅膜13的源極區(qū)域13a和漏極區(qū)域13b,當(dāng)預(yù)先將表面的凹凸形成得較 大時(shí)，通過(guò)金屬膜14,可增大源極區(qū)域13a以及漏極區(qū)域13b與布線電 才及19的"t妾觸面積。由此，可減小4妻觸電阻。在此，在圖6中示出對(duì)多晶硅膜13的溝道區(qū)域13c進(jìn)行刻蝕的情 況和未進(jìn)行刻蝕的情況下的柵極絕緣耐壓。圖6的橫軸示出柵極絕緣膜 內(nèi)部的電場(chǎng)強(qiáng)度(MV/cm),縱軸示出柵極電流(A)。如圖6所示，蝕刻后的多晶硅膜13具有比未進(jìn)行蝕刻的多晶硅膜13高的柵極絕緣耐 壓。在本實(shí)施方式中，在多晶硅膜13的源極區(qū)域13a以及漏極區(qū)域13b 上，至少在成為接觸孔18的底部的區(qū)域形成金屬膜14。并且，使金屬 膜和氧化硅膜的蝕刻速度比略小于i,進(jìn)行用于形成接觸孔18的蝕刻。 由此，在蝕刻時(shí)，可防止接觸孔18穿透多晶硅膜13。此外，可以抑制 源極區(qū)域13a或漏極區(qū)域13b與布線電極19的連接電阻的增大。并且， 蝕刻沒(méi)有形成金屬膜14的溝道區(qū)域13c的表面，將溝道區(qū)域13c的膜厚 形成得比形成有金屬膜14的源極區(qū)域13a以及漏極區(qū)域13b的膜厚薄。 由此，由于硅化物膜等被除去，所以，可防止由源極漏極間的泄漏路徑 等導(dǎo)致的晶體管特性的降低等。并且，在多晶硅膜13上形成金屬膜14, 除去溝道區(qū)域13c的金屬膜14,由此，多晶硅膜13的溝道區(qū)域13c的 表面的凹凸減小。由此，可提高柵極絕緣膜15的柵極絕緣耐壓。實(shí)施方式2參考圖7說(shuō)明根據(jù)實(shí)施方式2的顯示裝置。圖7是實(shí)施方式2的TFT 裝置的截面圖。在圖7所示的實(shí)施方式2的TFT裝置中，與在圖2和圖 3中示出的實(shí)施方式1相同的結(jié)構(gòu)要素采用相同的符號(hào)，并且省略其詳 細(xì)的i兌明。在圖7所示的TFT裝置中，與在圖2和圖3中示出的實(shí)施方式1不 同點(diǎn)是具有形成在與柵電極16相同的層上的保持電容部的上部電極 20;夾持柵極絕緣膜15在與保持電容部的上部電極20對(duì)置的下部電極 具有金屬膜14以及多晶硅膜13的層疊膜。下面，詳細(xì)說(shuō)明本實(shí)施方式的TFT裝置的制造方法。省略與實(shí)施方 式1共同的TFT裝置的詳細(xì)制造方法。首先，在將多晶硅膜13構(gòu)圖為 島狀時(shí)和形成金屬膜14時(shí)，以將多晶硅膜13和金屬膜14延伸到形成 保持電容部的下部電極的區(qū)域的方式形成。接下來(lái)，在金屬膜14上形 成柵極絕緣膜15。在此，在成為保持電容部的下部電極的多晶硅膜13 以及金屬膜14上所形成的柵極絕緣膜15成為保持電容部的電介質(zhì)膜。 即，保持電容部的電介質(zhì)膜和柵極絕緣膜15由相同的材料構(gòu)成。對(duì)形 成在柵極絕緣膜15上的金屬膜進(jìn)行構(gòu)圖，形成柵電極16以及保持電容 部的上部電極20。即，柵電極16和保護(hù)電容部的上部電極20由相同的 材料構(gòu)成。此時(shí)，在夾持成為保護(hù)電容部的電介質(zhì)膜的柵極絕緣膜15與形成在多晶硅膜13上的金屬膜14對(duì)置的位置上，形成保持電容部的 上部電極20。在此，如現(xiàn)有的技術(shù)，在僅在多晶硅膜13上形成保持電容部的下 部電極的情況下，在保持電容部的上部電極20形成之前，為了減小下 部電極的電阻率，需要在多晶硅膜13中摻雜高劑量的雜質(zhì)。在本實(shí)施 方式中，由于在多晶硅膜13上形成金屬膜14,所以，可謀求保持電容 部的下部電極的低電阻化，所以不需要這樣的摻雜步驟。在形成柵電極 16以及保持電容部的上部電極20之后，與實(shí)施方式l相同地，依次形 成層間絕緣膜17、接觸孔18和布線電極19。此外，作為形成在保持電容部的上部電才及20和下部電極之間的電 介質(zhì)膜，可采用所述的柵極絕緣膜15。這種情況下，由于采用柵極絕緣 膜15作為保持電容部的電介質(zhì)膜，所以，TFT裝置的制造工時(shí)數(shù)不增 加。此外，在本實(shí)施方式中，采用柵極絕緣膜15作為保持電容部的電 介質(zhì)膜，但是不限于此，也可以另外形成。例如，也可以另外形成氮化 硅膜等介電常數(shù)較高的絕緣膜。在這種情況下，可以使保持電容部的電 容增大。在這樣構(gòu)成的本實(shí)施方式中，以延伸到形成保持電容部的下部電極 的區(qū)域的方式形成多晶硅膜13和金屬膜14。即，在源極區(qū)域13a和漏 極區(qū)域13b上，至少在成為接觸孔18的底部的區(qū)域上形成金屬膜14。 此時(shí)，在溝道區(qū)域13c上所形成的金屬膜14以及硅化物膜30利用蝕刻 被除去。此外，在成為保持電容部的下部電極的多晶硅膜13上形成金 屬膜14。對(duì)于沒(méi)有形成金屬膜14的溝道區(qū)域13c的膜厚來(lái)說(shuō)，除去形 成在溝道區(qū)域13c上的硅化物膜等，由此，比形成有金屬膜14的區(qū)域 即源極區(qū)域13a以及漏極區(qū)域13b的膜厚形成得薄。并且，將柵極絕緣 膜15延伸到保持電容部地形成，將柵極絕緣膜15作為保持電容部的電 介質(zhì)膜。在柵極絕緣膜15上，在與柵電極16相同的層上形成保持電容 部的上部電一及20。在多晶硅膜13的源極區(qū)域13a以及漏極區(qū)域13b上，由于在成為 接觸孔18的底部的區(qū)域形成金屬膜14，所以，在蝕刻時(shí)可以防止接觸 孔18穿透多晶硅膜13。此外，除去硅化物膜等，由此，可以防止由源 極漏極間的泄漏路徑等導(dǎo)致的晶體管特性的降低。并且，由于將金屬膜 14和多晶硅膜13的層疊膜作為保持電容部的下部電極，所以不需要用于下部電極低電阻化的摻雜步驟，從而可大幅縮短TFT裝置的制造步驟 時(shí)間。此外，與保持電容部的下部電極僅是多晶硅膜13的情況相比較， 可進(jìn)一步低電阻化，可以減小與保持電容部串聯(lián)地形成的電阻成分。即， 可以使保持電容部的電容穩(wěn)定。并且，除去在多晶硅膜13的溝道區(qū)域 13c上形成的硅化物膜以及金屬膜14,由此，多晶硅膜13的溝道區(qū)域 13c的表面的凹凸減小。由此，可提高柵極絕緣膜15的柵極絕緣耐壓。 實(shí)施方式3參考圖3 (a)和圖8說(shuō)明實(shí)施方式3的TFT裝置。在圖8所示的 TFT裝置中，與在圖2和圖3中示出的實(shí)施方式1的TFT裝置不同點(diǎn)是 具有形成在層間絕緣膜17上的上部絕緣膜21;具有形成在上部絕緣膜 21上的像素電極23;具有用于連接像素電極23和金屬膜14的上部接 觸孔22。即，在圖3 (a)所示的TFT裝置中，以到達(dá)形成在源極區(qū)域13a 上的金屬膜14的方式對(duì)層間絕緣膜17以及柵極絕緣膜15進(jìn)行刻蝕， 形成接觸孔18。在層間絕緣膜17上形成通過(guò)金屬膜14與源極區(qū)域13a 或漏極區(qū)域13b連4妻的布線電才及19。上部絕緣膜21例如采用CVD法形 成氧化硅膜或氮化硅膜等?；蛘撸部梢酝糠髽?shù)脂膜等。并且，也可以 是這些膜的層疊膜。之后，以形成在漏極區(qū)域13b上的金屬膜14露出 的方式，對(duì)上部絕緣膜21、層間絕緣膜17以及柵極絕緣膜15進(jìn)行刻蝕， 形成上部接觸孔22。并且，在上部絕緣膜21上形成像素電極23,由此， 連接像素電極23和金屬膜14。例如，采用'賊射法形成ITO等的透明導(dǎo) 電材料或Al等的金屬材料，其后進(jìn)行構(gòu)圖，形成像素電極23。在對(duì)上部接觸孔22進(jìn)行開(kāi)口時(shí)被蝕刻的絕緣膜是上部絕緣膜21、 層間絕緣膜17以及柵極絕緣膜15。在實(shí)施方式1中，在漏極區(qū)域13b 上形成接觸孔18時(shí)被蝕刻的絕緣膜是層間絕緣膜17以及柵極絕緣膜 15。即，本實(shí)施方式的上部接觸孔22的被蝕刻的絕緣膜的膜厚較厚。 在被蝕刻的絕緣膜的膜厚較厚的情況下，為了擴(kuò)大接觸孔的底面的開(kāi) 口，需要長(zhǎng)時(shí)間進(jìn)行蝕刻。因此，利用蝕刻所形成的接觸孔穿透多晶硅 膜13的可能性增大。但是，由于在多晶硅膜13上形成金屬膜14,所以， 在蝕刻上部接觸孔22時(shí)，能夠除去絕緣膜而上部接觸孔22不穿透多晶 硅膜13。此外，由于像素電極23和漏極區(qū)域13b通過(guò)金屬膜14連接， 所以，以低電阻地連接，可提高顯示裝置的顯示特性。在此，在圖9中示出現(xiàn)有的形成有上部接觸孔22的TFT裝置。如 圖9所示，在現(xiàn)有技術(shù)中，像素電極23通過(guò)上部接觸孔22連接到布線 電極19。并且，布線電極19通過(guò)接觸孔18連接到金屬膜14。在本實(shí) 施方式的TFT裝置中，在像素電極23和漏極區(qū)域13b之間所形成的導(dǎo) 電層可以從布線電極19以及金屬膜14這兩種減少到金屬膜14這一種。 即，形成在像素電極23和漏極區(qū)域13b之間的導(dǎo)電層從兩種變成一種， 由此，可減小在由不同材料構(gòu)成的導(dǎo)電層間產(chǎn)生的連接電阻，所以，可 減小TFT裝置整體的連接電阻，可提高顯示裝置的顯示特性。在這樣構(gòu)成的本實(shí)施方式中，在源極區(qū)域13a上，至少在成為接觸 孔18的底部的區(qū)域形成金屬膜14。此外，在漏極區(qū)域13b,至少在成 為上部接觸孔22的底部的區(qū)域形成金屬膜14。此時(shí)，形成在溝道區(qū)域 13c上的金屬膜14以及硅化物膜30利用蝕刻等被除去。對(duì)于沒(méi)有形成 金屬膜14的溝道區(qū)域13c的膜厚來(lái)說(shuō)，除去形成在溝道區(qū)域13c上的硅 化物膜等，由此，比形成有金屬膜14的區(qū)域的源極區(qū)域13a以及漏極 區(qū)域13b的膜厚形成得薄。并且，在布線電極19上形成上部絕緣膜21。 接下來(lái)，對(duì)上部絕緣膜21、層間絕緣膜17以及柵極絕緣膜15進(jìn)行刻蝕， 由此，形成上部接觸孔22。在上部絕緣膜21上形成像素電極23。在源極區(qū)域13a和漏極區(qū)域13b上，至少在成為接觸孔18以及上 部接觸孔22的底部的區(qū)域形成金屬膜14，由此，在蝕刻時(shí)可防止接觸 孔18以及上部接觸孔22穿透多晶硅膜13。此外，形成在溝道區(qū)域13c 上的硅化物膜等浮皮除去，所以，可防止由源極漏極間的泄漏路徑等導(dǎo)致 的晶體管特性的降低等。并且，在像素電極23和多晶硅膜13的漏極區(qū) 域13b之間所形成的導(dǎo)電膜能夠僅為金屬膜14,所以，可減小TFT裝 置整體的連接電阻。由此，可提高顯示裝置的顯示特性。此外，除去在 多晶硅膜13的溝道區(qū)域13c上所形成的金屬膜14以及硅化物膜30。由 此，多晶硅膜13的溝道區(qū)域13c的表面的凹凸減小，所以，可提高柵 極絕緣膜15的柵極絕緣耐壓。實(shí)施方式4參考圖3(a)和圖10說(shuō)明實(shí)施方式4的TFT裝置。在圖IO所示的 TFT裝置中，與在圖2和圖3中示出的實(shí)施方式1的TFT裝置不同點(diǎn)是 在層間絕緣膜17上形成布線電極19;布線電極19不直接連接到金屬膜 14,而通過(guò)形成在上部絕緣膜21上的像素電極23連接到金屬膜14。即，在圖3 (a)所示的TFT裝置中，形成到層間絕緣膜17之后， 在層間絕緣膜17上，在與源極區(qū)域13a以及漏極區(qū)域13b不同的區(qū)域 上形成布線電極19。并且，在布線電極19上形成上部絕緣膜21。接下 來(lái)，以到達(dá)分別形成在源極區(qū)域13a以及漏極區(qū)域13b上的金屬膜14 的方式形成上部接觸孔22。在上部絕緣膜21上形成像素電極23,由此， 通過(guò)像素電極23連接布線電極19和金屬膜14。在一個(gè)步驟中形成分別 形成在源極區(qū)域13a和漏極區(qū)域13b上的上部接觸孔22，連接形成在上 部絕緣膜21上的像素電極23和金屬膜14,所以，可以縮短TFT裝置 的制造時(shí)間。此外，可以消減用于形成接觸孔所需要的掩膜數(shù)。在這樣構(gòu)成的本實(shí)施方式中，在源極區(qū)域13a以及漏極區(qū)域13b上， 至少在成為上部接觸孔22的底部的區(qū)域形成金屬膜14。此時(shí)，形成在 溝道區(qū)域13c上的金屬膜14以及硅化物膜30例如通過(guò)蝕刻被除去。此 外，對(duì)于沒(méi)有形成金屬膜14的溝道區(qū)域13c的膜厚來(lái)說(shuō)，除去形成在 溝道區(qū)域13c上的硅化物膜等，由此，比形成有金屬膜14的區(qū)域的源 極區(qū)域13a以及漏極區(qū)域13b的膜厚形成得薄。此外，在層間絕緣膜17 上形成布線電極19,在形成在布線電極19上的上部絕緣膜21上形成像 素電極23。通過(guò)該像素電極23,連接布線電才及19和金屬膜14。在源極 區(qū)域13a和漏極區(qū)域13b上，至少在成為上部接觸孔22的底部的區(qū)域 形成金屬膜14,在蝕刻時(shí)可以防止上部接觸孔22穿透多晶硅膜13。此 外，除去了形成在溝道區(qū)域13c上的硅化物膜等，所以，可防止由源極 漏極間的泄漏路徑等導(dǎo)致的晶體管特性的降低等。并且，可以在一個(gè)步 驟中形成分別形成在源極區(qū)域13a和漏極區(qū)域13b上的上部接觸孔22, 所以，可以進(jìn)一步縮短TFT裝置的制造時(shí)間。并且，除去形成在多晶硅 膜13的溝道區(qū)域13c上的金屬膜14和硅化物膜30,由此，多晶硅膜 13的溝道區(qū)域13c的表面的凹凸減小。由此，可提高柵極絕緣膜15的 才冊(cè)極絕緣耐壓。并且，本發(fā)明不僅限于所述實(shí)施方式，當(dāng)然在不脫離本發(fā)明主旨的 范圍內(nèi)可以進(jìn)行各種變化。
權(quán)利要求
1.一種薄膜晶體管裝置，其中，具有形成在襯底上的具有源極區(qū)域、漏極區(qū)域和溝道區(qū)域的半導(dǎo)體層；金屬膜，形成在所述半導(dǎo)體層上的預(yù)定區(qū)域；柵極絕緣膜，形成在所述金屬膜上以及所述半導(dǎo)體層上；柵電極，形成在所述柵極絕緣膜上；層間絕緣膜，形成在所述柵電極上以及所述柵極絕緣膜上；布線電極，形成在所述層間絕緣膜上，通過(guò)接觸孔連接到所述金屬膜，在所述半導(dǎo)體層的源極區(qū)域以及漏極區(qū)域，至少在成為所述接觸孔底部的區(qū)域形成所述金屬膜，沒(méi)有形成所述金屬膜的區(qū)域的所述半導(dǎo)體層的膜厚比形成有所述金屬膜的所述半導(dǎo)體層的膜厚薄。
2. —種薄膜晶體管裝置，其中，具有形成在襯底上的具有源極區(qū)域、漏極區(qū)域和溝道區(qū)域的半導(dǎo) 體層；金屬膜，形成在所述半導(dǎo)體層上的預(yù)定區(qū)域；柵極絕緣膜，形成 在所述金屬膜上以及所述半導(dǎo)體層上；柵電極，形成在所述柵極絕緣膜 上；層間絕緣膜，形成在所述柵電極上以及所述柵極絕緣膜上；布線電 極，形成在所述層間絕緣膜上，通過(guò)接觸孔與形成在所述源極區(qū)域上的 所述金屬膜連接；上部絕緣膜，形成在所述布線電極上；像素電極，在 所述上部絕緣膜上，通過(guò)上部接觸孔與形成在所述漏極區(qū)域上的所述金 屬膜連接，在所述半導(dǎo)體層的源極區(qū)域以及漏極區(qū)域，至少在成為所述接觸孔 和所述上部接觸孔的底部的區(qū)域形成所述金屬膜，沒(méi)有形成所述金屬膜 的區(qū)域的所述半導(dǎo)體層的膜厚比形成有所述金屬膜的所述半導(dǎo)體層的 膜厚薄。
3. —種薄膜晶體管裝置，其中，具有形成在襯底上的具有源極區(qū)域、漏極區(qū)域和溝道區(qū)域的半導(dǎo) 體層；金屬膜，形成在所述半導(dǎo)體層上的預(yù)定區(qū)域；柵極絕緣膜，形成 在所述金屬膜上以及所述半導(dǎo)體層上；柵電極，形成在所述柵極絕緣膜 上；層間絕緣膜，形成在所述柵電極上以及所述柵極絕緣膜上；布線電 極，形成在所述層間絕緣膜上；上部絕緣膜，形成在所述層間絕緣膜以 及所述布線電極上；像素電極，形成在所述上部絕緣膜上，通過(guò)上部接 觸孔連接所述布線電極和所述金屬膜，在所述半導(dǎo)體層的源極區(qū)域以及漏極區(qū)域，至少在成為所述上部接 觸孔的底部的區(qū)域形成所述金屬膜，沒(méi)有形成所述金屬膜的區(qū)域的所述 半導(dǎo)體層的膜厚比形成有所述金屬膜的所述半導(dǎo)體層的膜厚薄。
4. 一種薄膜晶體管裝置，其中，具有形成在襯底上的具有源極區(qū)域、漏極區(qū)域和溝道區(qū)域的半導(dǎo) 體層；金屬膜，形成在所述半導(dǎo)體層上的預(yù)定區(qū)域；柵極絕緣膜，形成 在所述金屬膜上以及所述半導(dǎo)體層上；柵電極，形成在所述柵極絕緣膜 上；層間絕緣膜，形成在所述柵電極上以及所述柵極絕緣膜上；布線電 極，形成在所述層間絕緣膜上，通過(guò)接觸孔與所述金屬膜連接，在所述半導(dǎo)體層的源極區(qū)域以及漏極區(qū)域，至少在成為所述接觸孔 的底部的區(qū)域形成所述金屬膜，沒(méi)有形成所述金屬膜的區(qū)域的所述半導(dǎo) 體層的膜厚比形成有所述金屬膜的所述半導(dǎo)體層的膜厚薄。
5. —種薄膜晶體管裝置，其中，具有形成在襯底上的具有源極區(qū)域、漏極區(qū)域和溝道區(qū)域的半導(dǎo) 體層；金屬膜，形成在所述半導(dǎo)體層上的預(yù)定區(qū)域；柵極絕緣膜，形成 在所述金屬膜上以及所述半導(dǎo)體層上；柵電極，形成在所述柵極絕緣膜 上；層間絕緣膜，形成在所述柵電極上以及所述柵極絕緣膜上；布線電 極，形成在所述層間絕緣膜上，通過(guò)接觸孔與所述金屬膜連接，在所述半導(dǎo)體層的源極區(qū)域以及漏極區(qū)域，至少在成為所述接觸孔 的底部的區(qū)域形成所述金屬膜，沒(méi)有形成所述金屬膜的區(qū)域的所述半導(dǎo) 體層的膜厚比形成有所述金屬膜的所述半導(dǎo)體層的膜厚薄，沒(méi)有形成所述金屬膜的區(qū)域的所述半導(dǎo)體層的由JISB0601規(guī)定的 表面粗糙度Ra是形成有所述金屬膜的所述半導(dǎo)體層的表面粗糙度Ra的 1/2以下。
6. 根據(jù)權(quán)利要求1的薄膜晶體管裝置，其特征在于，還具有 半導(dǎo)體層，在所述襯底上，在成為保持電容部的區(qū)域延伸地形成； 形成在所述半導(dǎo)體層上的金屬膜；柵極絕緣膜，形成在所述金屬膜上，成為所述保持電容部的電介質(zhì)膜；形成在所述柵極絕緣膜上的所述保持電容部的上部電極。
7. 根據(jù)權(quán)利要求6的薄膜晶體管裝置，其特征在于，所述柵電極和所述保持電容部的所述上部電極由相同的材料構(gòu)成。
8. 根據(jù)權(quán)利要求6的薄膜晶體管裝置，其特征在于， 所述柵極絕緣膜和成為所述保持電容部的電介質(zhì)膜的所述柵極絕緣膜由相同的材料構(gòu)成。
9. 根據(jù)權(quán)利要求1的薄膜晶體管裝置，其特征在于， 所述金屬膜由高熔點(diǎn)金屬或?qū)щ娦越饘倩衔飿?gòu)成。
10. 根據(jù)權(quán)利要求9的薄膜晶體管裝置，其特征在于， 所述高熔點(diǎn)金屬由Ti、 Ta、 W或Mo構(gòu)成，所述導(dǎo)電性金屬化合物由TiN、 TaN、 WN、 MoN、 ZrN、 VN、 NbN、 TiB2、 ZrB2、 Hffi2、 VB2、 NbB2或TaB2中的至少一個(gè)構(gòu)成。
全文摘要
提供一種用于良好的源極漏極接觸以及保持電容部的電容穩(wěn)定化、減小源極漏極間的泄漏、柵極絕緣膜的耐壓提高、接觸電阻的低電阻化的薄膜晶體管裝置及其制造方法、以及具有薄膜晶體管裝置的顯示裝置。本發(fā)明的薄膜晶體管裝置的特征在于，具有在襯底上的預(yù)定區(qū)域形成的具有源極區(qū)域、漏極區(qū)域和溝道區(qū)域的半導(dǎo)體層；形成在半導(dǎo)體層上的金屬膜；形成在金屬膜上和半導(dǎo)體層上的柵極絕緣膜；柵電極；層間絕緣膜；以及布線電極，其中，在半導(dǎo)體層的源極區(qū)域以及漏極區(qū)域上，至少在成為接觸孔底部的區(qū)域形成金屬膜，沒(méi)有形成金屬膜的區(qū)域的半導(dǎo)體層的膜厚比形成有金屬膜的半導(dǎo)體層的膜厚薄。
文檔編號(hào)G02F1/1362GK101241937SQ20081000580
公開(kāi)日2008年8月13日 申請(qǐng)日期2008年2月5日 優(yōu)先權(quán)日2007年2月8日
發(fā)明者西浦篤德 申請(qǐng)人:三菱電機(jī)株式會(huì)社