專利名稱：液晶顯示器的制作方法
技術領域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器元件結構與工藝，特別是涉及可以補償像素電極與信號線之間的寄生電容的設計。
背景技術：
一般而言，液晶面板容易因工藝偏差造成數(shù)據(jù)線與像素電極重疊偏移，使得像素電極與數(shù)據(jù)線過于接近，產(chǎn)生如圖1所示的寄生電容(parasiticcapacitance between pixel and data line，Cpd、Cpd’)，而過大的寄生電容將導致串擾(cross talk)現(xiàn)象；或由于曝光接合處產(chǎn)生的差異，亦容易造成重疊偏移而產(chǎn)生曝光接合不均(shot mura)等問題影響畫質(zhì)。這些都是影響像素電極開口率大小設計的主要因素之一。
因此，為減少寄生電容效應并達到高開口率的需求，現(xiàn)有技術利用不同的設計方式來加以解決，譬如用遮蔽電容(shielding Cs)，和在數(shù)據(jù)線與像素電極間加一層聚合物絕緣薄膜(polymer insulator film)。其中，多加一層聚合物絕緣薄膜的設計，雖可以減少寄生電容效應，并能讓像素電極跨越數(shù)據(jù)線而達到高開口率，然而，影響聚合物絕緣薄膜減少寄生電容效應的參數(shù)，主要取決于所選聚合物絕緣薄膜的介電系數(shù)，以及聚合物絕緣薄膜的膜厚大小，亦即像素電極與數(shù)據(jù)線距離的大小?？墒鞘芟抻诰酆衔锝^緣薄膜材料開發(fā)，與其介電系數(shù)值和膜厚又可能受其它工藝步驟影響而改變，故仍會影響寄生電容被減少的能力。因此，像素電極與數(shù)據(jù)線重疊部分的大小差異，還是會造成Cpd與Cpd’的不平衡，而產(chǎn)生串擾或其它缺陷。
此外，為解決寄生電容所造成的效應，目前也有利用點反轉(dot inversion)或直行反轉(column inversion)等方式驅(qū)動的液晶面板，以使相鄰數(shù)據(jù)線同時間送出的信號正負極性相反，進而讓Cpd與Cpd’相抵消。而且，若同時讓像素電極跨越左右兩邊數(shù)據(jù)線上的面積固定，更可將ΔCpd減到最小。
但是，雖然在光掩模的布局設計上，可以固定像素電極與數(shù)據(jù)線的重疊面積，如圖2所示，圖2為原始光掩模的像素電極與數(shù)據(jù)線重疊的示意圖。在原始的光掩模設計中，各像素電極20與左右兩側數(shù)據(jù)線26、28重疊的面積相等。然而在實際生產(chǎn)工藝上，原先的設計值卻可能因為黃光工藝而產(chǎn)生不同對位層的偏移，而發(fā)生如圖3所繪示的實際面板上像素電極30與左右數(shù)據(jù)線36、38的重疊面積變異的狀況，造成像素電極30與左側數(shù)據(jù)線36的重疊面積大于像素電極30與右側數(shù)據(jù)線38的重疊面積，導致寄生電容的不平衡。

發(fā)明內(nèi)容
本發(fā)明提供一種可以補償像素電極與信號線之間的寄生電容的薄膜晶體管液晶顯示器元件的結構與工藝，以解決現(xiàn)有寄生電容所造成的效應。
根據(jù)本發(fā)明的權利要求，其在原像素電極兩側各增加一補償分支電極，以補償像素電極因工藝偏移與數(shù)據(jù)線所產(chǎn)生的寄生電容，使像素電極與左右兩邊的數(shù)據(jù)線的寄生電容平衡。因此，在使用點反轉驅(qū)動或直行反轉驅(qū)動(相鄰數(shù)據(jù)線正負極性相反)的情形下，可以平衡Cpd與Cpd’的效應，并同時減低串擾或其它因曝光接合處產(chǎn)生的不均Cpd、Cpd’不平衡所造成的均Cpd、Cpd’不平衡的現(xiàn)象。
由于本發(fā)明具有補償像素電極的設計，故可有效解決因工藝偏差使數(shù)據(jù)線與像素電極重疊偏移，以及產(chǎn)生串擾或由于曝光接合處產(chǎn)生的不均等影響畫質(zhì)的問題。此外，本發(fā)明不限于直線型數(shù)據(jù)線的設計，其亦可應用于鋸齒狀數(shù)據(jù)線的設計，及以三角型(delta)排列像素設計的液晶顯示器。


圖1所繪示為液晶面板寄生電容示意圖。
圖2所繪示為現(xiàn)有原始光掩模的像素電極與數(shù)據(jù)線重疊的示意圖。
圖3所繪示為現(xiàn)有實際面板的像素電極與左右數(shù)據(jù)線的重疊面積變異的示意圖。
圖4所繪示為本發(fā)明像素電極與數(shù)據(jù)線布局設計的示意圖。
圖5所繪示為本發(fā)明像素電極往左或右偏移時的補償示意圖。
圖6所繪示為本發(fā)明像素電極與數(shù)據(jù)線布局設計的示意圖。
圖7所繪示為本發(fā)明像素電極往左或右偏移時的補償示意圖。
圖8所繪示為本發(fā)明像素電極與數(shù)據(jù)線布局設計的示意圖。
圖9所繪示為本發(fā)明像素電極往左或右偏移時的補償示意圖。
圖10所繪示為本發(fā)明像素電極與數(shù)據(jù)線布局設計的示意圖。
圖11所繪示為本發(fā)明像素電極與數(shù)據(jù)線布局設計的示意圖。
圖12所繪示為本發(fā)明像素電極往左或右偏移時的補償示意圖。
圖13所繪示為本發(fā)明像素電極與數(shù)據(jù)線布局設計的示意圖。
圖14～17所繪示為本發(fā)明應用于鋸齒狀數(shù)據(jù)線與像素電極布局設計的示意圖。
圖18、19所繪示為本發(fā)明應用于三角型排列像素的數(shù)據(jù)線與像素電極布局設計的示意圖。
簡單符號說明20、30、40、50、70、80、90、100、110、120、130、140、150像素電極；42、52、72、82、95、102、112、122、132第一分支電極；44、54、74、84、96、104、114、124、134第二分支電極；26、36、46、56、76、86、97、146、156第一數(shù)據(jù)線；28、38、48、58、78、88、98、148、158第二數(shù)據(jù)線；91第一分支數(shù)據(jù)線；92第二分支數(shù)據(jù)線；93第三分支數(shù)據(jù)線；94第四分支數(shù)據(jù)線；106、116、126、136第一鋸齒狀數(shù)據(jù)線；108、118、128、138第二鋸齒狀數(shù)據(jù)線；141、151第一子像素電極；142、152第二子像素電極；143、153第三數(shù)據(jù)線；具體實施方式
本發(fā)明利用在像素電極兩側各增加一補償分支電極，以補償像素電極因工藝偏移與數(shù)據(jù)線所產(chǎn)生的寄生電容，使像素電極與左右兩邊的數(shù)據(jù)線的寄生電容得以補償平衡，其優(yōu)選實施方式可概述如下實施例一
請參考圖4，圖4為原始光掩模的像素電極與數(shù)據(jù)線布局設計的示意圖。如圖4所示，像素電極40剛好切齊數(shù)據(jù)線46、48，亦即不與兩側的數(shù)據(jù)線46、48相重疊，而補償用的第一分支電極42及第二分支電極44分別配置在像素電極40相對于數(shù)據(jù)線46、48的另一側，且第一分支電極42及第二分支電極44與像素電極40電連接在一起。
請參考圖5，圖5為實際工藝的面板上像素電極40與左右數(shù)據(jù)線46、48的重疊面積變異的補償示意圖。如圖5所示，當因黃光工藝產(chǎn)生對位偏移等變異，而使像素電極40往左偏移時，會同時增加像素電極40與其左側的第一數(shù)據(jù)線46重疊的面積A(以下各圖中重疊部分皆以斜線表示)，以及第二分支電極44與其左側的第二數(shù)據(jù)線48重疊的面積B，而且兩者增加的面積是一樣的，亦即A＝B。反之，當像素電極40往右偏移時，則會同時增加第一分支電極42與其右側的第一數(shù)據(jù)線46重疊的面積A，以及像素電極40與其右側的第二數(shù)據(jù)線48重疊的面積B，而且兩者增加的面積亦是一樣的，亦即A＝B。因此補償偏移重疊的面積相同。
實施例二請參考圖6，圖6為原始光掩模的像素電極與數(shù)據(jù)線布局設計的示意圖。如圖6所示，像素電極50、第一分支電極52及第二分支電極54分別與數(shù)據(jù)線56、58有重疊，而且像素電極50與第一數(shù)據(jù)線56重疊的面積為A’，像素電極50與第二數(shù)據(jù)線58重疊的面積為B，第一分支電極52與第一數(shù)據(jù)線56重疊的面積為A，第二分支電極54與第二數(shù)據(jù)線58重疊的面積為B’。
請參考圖7，圖7為實際工藝的面板上像素電極50與左右數(shù)據(jù)線56、58的重疊面積變異的補償示意圖。如圖7所示，當因黃光工藝產(chǎn)生對位偏移等變異，而使像素電極50往左偏移時，會增加像素電極50與其左側的第一數(shù)據(jù)線56重疊面積A’的大小，以及第二分支電極54與其左側的第二數(shù)據(jù)線58重疊面積B’的大小，而且會同時減少第一分支電極52與其右側的第一數(shù)據(jù)線56重疊面積A的大小，以及像素電極50與其右側的第二數(shù)據(jù)線58重疊面積B的大?。环粗?，像素電極50往右偏移時，則會增加像素電極50與其右側的第二數(shù)據(jù)線58重疊面積B的大小，以及第一分支電極52與其右側的第一數(shù)據(jù)線56重疊面積A的大小，而且會同時減少第二分支電極54與其左側的第二數(shù)據(jù)線58重疊面積B’的大小，以及像素電極50與其左側的第一數(shù)據(jù)線56重疊面積A’的大小。
然而，不論像素電極50因曝光對位工藝向左或向右偏移，在本實施例中，第一分支電極52與第一數(shù)據(jù)線56重疊的面積加上像素電極50與第一數(shù)據(jù)線56重疊的面積可以等于像素電極50與第二數(shù)據(jù)線58重疊的面積加上第二分支電極54與第二數(shù)據(jù)線58重疊的面積，亦即A+A’面積可以等于B+B’，以使ΔCpd減到最小。
實施例三請參考圖8，圖8為原始光掩模的像素電極與數(shù)據(jù)線布局設計的示意圖。如圖8所示，像素電極70切齊第一數(shù)據(jù)線76的右側，而與像素電極70電連接的第二分支電極74則與第二數(shù)據(jù)線78的右側相切齊。其中，像素電極70與第二數(shù)據(jù)線78的重疊面積為C，而與像素電極70電連接的第一分支電極72與第一數(shù)據(jù)線76的重疊面積為D，且像素電極70與第二數(shù)據(jù)線78的重疊面積等于與像素電極70電連接的第一分支電極72與第一數(shù)據(jù)線76的重疊面積，即C等于D。
請參考圖9，圖9為實際工藝的面板上像素電極70與左右數(shù)據(jù)線76、78的重疊面積變異的補償示意圖。如圖9所示，當因黃光工藝產(chǎn)生對位偏移等變異，而使像素電極70往左偏移時，會使像素電極70與其左側的第一數(shù)據(jù)線76形成一重疊面積D’，以及使第二分支電極74與其左側的第二數(shù)據(jù)線78形成一重疊面積C’，而且會同時減少第一分支電極72與其右側的第一數(shù)據(jù)線76重疊面積D的大小，以及減少像素電極70與其右側的第二數(shù)據(jù)線78重疊面積C的大小，但C+C’仍等于或接近D+D’；反之，像素電極70往右偏移時，則會增加像素電極70與其右側的第二數(shù)據(jù)線78重疊面積C的大小，以及第一分支電極72與其右側的第一數(shù)據(jù)線76重疊面積D的大小，而且重疊面積C的增加大小會等于重疊面積D的增加大小。
值得注意的是，本實施例的原始光掩模所設計的重疊的區(qū)域可同時位于第一數(shù)據(jù)線76及第二數(shù)據(jù)線78的左側，如圖8所示，或同時位于第一數(shù)據(jù)線76及第二數(shù)據(jù)線78的右側，如圖10所示。當像素電極70向左或向右偏移時，數(shù)據(jù)線76、78與各電極70、72、74于左右兩側的總重疊面積都會相同。
實施例四請參考圖11，圖11為原始光掩模的像素電極與數(shù)據(jù)線布局設計的示意圖。如圖11所示，像素電極80同時與第一數(shù)據(jù)線86左側及第二數(shù)據(jù)線88右側相切齊。其中，與像素電極80電連接的第一分支電極82與第一數(shù)據(jù)線86的重疊面積為E，與像素電極80電連接的第二分支電極84與第二數(shù)據(jù)線88的重疊面積為F，且與像素電極80電連接的第一分支電極82與第一數(shù)據(jù)線86的重疊面積等于與像素電極80電連接的第二分支電極84與第二數(shù)據(jù)線88的重疊面積，即E等于F。
同樣地，如圖12所示，當因黃光工藝產(chǎn)生對位偏移等變異，而使像素電極80向左或向右偏移時，數(shù)據(jù)線86、88與各電極80、82、84于左右兩側的總重疊面積都會相同。
實施例五本發(fā)明的補償偏移所造成的Cpd設計，亦可以應用在數(shù)據(jù)線的部份分段，而這些分段可以由分支數(shù)據(jù)線來達到。如圖13所示，第一分支數(shù)據(jù)線91及第二分支數(shù)據(jù)線92電連接而成第一數(shù)據(jù)線97，第三分支數(shù)據(jù)線93及第四分支數(shù)據(jù)線94電連接而成第二數(shù)據(jù)線98。而且像素電極90同時切齊分支數(shù)據(jù)線92及分支數(shù)據(jù)線93，第一分支電極95切齊分支數(shù)據(jù)線92，第二分支電極96切齊分支數(shù)據(jù)線93。當像素電極90向左或向右偏移時，分支數(shù)據(jù)線92、93與各電極90、92、94于左右兩側的總重疊面積都會相同。此外，其它分支數(shù)據(jù)線與像素電極及分支電極的重疊情況類似實施例一至四，在此不多加贅述。本發(fā)明補償偏移所造成的Cpd設計不限于直線型數(shù)據(jù)線的設計，亦可應用于鋸齒狀(zigzag)數(shù)據(jù)線的設計，實施方式如下所述。
實施例六如圖14所示，像素電極100部份切齊第一鋸齒狀數(shù)據(jù)線106及第二鋸齒狀數(shù)據(jù)線108，與像素電極100電連接的第一分支電極102切齊第一數(shù)據(jù)線106，而與像素電極100電連接的第二分支電極104切齊第二數(shù)據(jù)線108。當因黃光工藝產(chǎn)生對位偏移等變異，而使當像素電極100向左或向右偏移時，數(shù)據(jù)線106、108與各電極100、102、104于左右兩側的總重疊面積都會相同。實施例七圖15所示為鋸齒狀數(shù)據(jù)線的另一補償偏移所造成的Cpd設計。像素電極110與第一鋸齒狀數(shù)據(jù)線116的重疊面積為G’，像素電極110與第二鋸齒狀數(shù)據(jù)線118的重疊面積為H，與像素電極110電連接的第一分支電極112與第一鋸齒狀數(shù)據(jù)線116的重疊面積為G，與像素電極110電連接的第二分支電極114與第二鋸齒狀數(shù)據(jù)線118的重疊面積為H’，且與像素電極110電連接的第一分支電極112與第一鋸齒狀數(shù)據(jù)線116的重疊面積加上像素電極110與第一鋸齒狀數(shù)據(jù)線116的重疊面積等于像素電極110與第二鋸齒狀數(shù)據(jù)線118的重疊面積加上與像素電極110電連接的第二分支電極114與第二鋸齒狀數(shù)據(jù)線118的重疊面積，亦即G+G’等于H+H’。當因黃光工藝產(chǎn)生對位偏移等變異，而使當像素電極110向左或向右偏移時，數(shù)據(jù)線116、118與各電極110、112、114于左右兩側的總重疊面積都會相同。
實施例八圖16所示為鋸齒狀數(shù)據(jù)線的另一補償偏移所造成的Cpd設計。像素電極120與第一鋸齒狀數(shù)據(jù)線126切齊，與像素電極120電連接的第二分支電極124與第二鋸齒狀數(shù)據(jù)線128切齊。其中，像素電極120與第二鋸齒狀數(shù)據(jù)線128的重疊面積為C’，與像素電極120電連接的第一分支電極122與第一鋸齒狀數(shù)據(jù)線126的重疊面積為D’，且像素電極120與第二鋸齒狀數(shù)據(jù)線128的重疊面積等于與像素電極120電連接的第一分支電極122與第一鋸齒狀數(shù)據(jù)線126的重疊面積，即C’等于D’。此外，本實施例所設計的重疊的區(qū)域亦可同時位于第一鋸齒狀數(shù)據(jù)線126及第二鋸齒狀數(shù)據(jù)線128的左側，或同時位于第一鋸齒狀數(shù)據(jù)線126及第二鋸齒狀數(shù)據(jù)線128的右側。當因黃光工藝產(chǎn)生對位偏移等變異，而使當像素電極120向左或向右偏移時，數(shù)據(jù)線126、128與各電極120、122、124于左右兩側的總重疊面積會相同。
實施例九圖17所示為鋸齒狀數(shù)據(jù)線的另一補償偏移所造成的Cpd設計。像素電極130同時與第一鋸齒狀數(shù)據(jù)線136及第二鋸齒狀數(shù)據(jù)線138部份切齊。其中，與像素電極電連接的第一分支電極132與第一鋸齒狀數(shù)據(jù)線136的重疊面積為E’，與像素電極130電連接的第二分支電極134與第二鋸齒狀數(shù)據(jù)線138的重疊面積為F’，且與像素電極130電連接的第一分支電極132與第一鋸齒狀數(shù)據(jù)線136的重疊面積等于與像素電極130電連接的第二分支電極134與第二鋸齒狀數(shù)據(jù)線138的重疊面積，即E’等于F’。當因黃光工藝產(chǎn)生對位偏移等變異，而使當像素電極130向左或向右偏移時，數(shù)據(jù)線136、138與各電極130、132、134于左右兩側的總重疊面積都會相同。
與上述應用于一般像素排列設計的補償方式比較，本發(fā)明補償偏移所造成的Cpd設計，亦可應用于以三角型排列像素的設計，而不限于一般陣列式像素排列設計的補償方式，實施方式如下所述。
實施例十如圖18所示。像素電極140由彼此電連接的第一子像素電極141及第二子像素電極142組成。其中，第一子像素電極141與第一數(shù)據(jù)線146重疊的面積為M，第一子像素電極141與第二數(shù)據(jù)線148重疊的面積為N，第二子像素電極142與第二數(shù)據(jù)線148重疊的面積為O，第二子像素電極142與第三數(shù)據(jù)線143重疊的面積為P，而且第一子像素電極141與第一數(shù)據(jù)線146重疊的面積加上第二子像素電極142與第三數(shù)據(jù)線143重疊的面積等于第一子像素電極141與第二數(shù)據(jù)線148重疊的面積加上第二子像素電極142與第二數(shù)據(jù)線148重疊的面積，即M+P等于N+O時可以使ΔCpd減到最小。當因黃光工藝產(chǎn)生對位偏移等變異，而使當像素電極140向左或向右偏移時，數(shù)據(jù)線146、148、143與各電極141、142于左右兩側的總重疊面積會相同。
實施例十一圖19所示為以三角型排列像素的補償另一種方式。像素電極150由彼此電連接的第一子像素電極151及第二子像素電極152組成。其中，第一子像素電極151與第一數(shù)據(jù)線156重疊的面積為M’，第一子像素電極151與第二數(shù)據(jù)線158重疊的面積為N’，第二子像素電極152與第二數(shù)據(jù)線158重疊的面積為O’，第二子像素電極152與第三數(shù)據(jù)線153重疊的面積為P’，而且第一子像素電極151與第二數(shù)據(jù)線158重疊的面積加上第二子像素電極152與第二數(shù)據(jù)線158重疊的面積等于像素電極150與第二數(shù)據(jù)線158重疊的面積且等于第一子像素電極151與第一數(shù)據(jù)線156重疊的面積加上第二子像素電極152與第三數(shù)據(jù)線153重疊的面積，即N’+O’等于像素電極150與第二數(shù)據(jù)線158重疊的面積且等于M’+P’時，可以使ΔCpd減到最小。當像素電極150向左或向右偏移，數(shù)據(jù)線156、158、153與各電極151、152于左右兩側的總重疊面積都會相同。
以上所述皆為本發(fā)明利用補償分支電極的設計，以補償像素電極因工藝偏移與數(shù)據(jù)線所產(chǎn)生的寄生電容，使像素電極與左右兩邊的數(shù)據(jù)線的寄生電容平衡。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種液晶顯示器，包括基板；多個像素電極，位于所述基板上，以像素矩陣陣列排列方式形成；第一數(shù)據(jù)線及第二數(shù)據(jù)線，形成于所述基板上；多條掃描線形成于所述基板上，所述些掃描線與所述第一數(shù)據(jù)線及所述第二數(shù)據(jù)線彼此交錯；第一分支電極，所述第一分支電極與所述第一數(shù)據(jù)線至少部份重疊，且所述第一分支電極電連接像素電極；以及第二分支電極，所述第二分支電極與所述第二數(shù)據(jù)線至少部份重疊，且所述第二分支電極電連接所述像素電極，其中所述第一分支電極及所述第二分支電極位于所述像素電極的相對側。
2.如權利要求1所述的液晶顯示器，其中所述像素電極與所述第一數(shù)據(jù)線的重疊面積為A’；所述像素電極與所述第二數(shù)據(jù)線的重疊面積為B；與所述像素電極電連接的所述第一分支電極與所述第一數(shù)據(jù)線的重疊面積為A；以及與所述像素電極電連接的所述第二分支電極與所述第二數(shù)據(jù)線的重疊面積為B’，且A+A’等于B+B’。
3.如權利要求1所述的液晶顯示器，其中所述第一數(shù)據(jù)線及所述第二數(shù)據(jù)線為鋸齒狀。
4.如權利要求3所述的液晶顯示器，其中所述第一分支電極位于所述像素電極一側的上方，以及所述第二分支電極位于所述像素電極相對側的下方。
5.如權利要求3所述的液晶顯示器，其中所述第一分支電極位于所述像素電極一側的上方，以及所述第二分支電極位于所述像素電極相對側的上方。
6.如權利要求1所述的液晶顯示器，其中所述第一數(shù)據(jù)線是由第一分支數(shù)據(jù)線及第二分支數(shù)據(jù)線電連接而成，且所述第二分支數(shù)據(jù)線介于所述第一分支數(shù)據(jù)線及所述像素電極之間；以及所述第二數(shù)據(jù)線是由第三分支數(shù)據(jù)線及第四分支數(shù)據(jù)線電連接而成，且所述第三分支數(shù)據(jù)線介于所述第四分支數(shù)據(jù)線及所述像素電極之間。
7.如權利要求6所述的液晶顯示器，其中所述像素電極與所述第二分支數(shù)據(jù)線至少部份重疊；以及所述像素電極與所述第三分支數(shù)據(jù)線至少部份重疊。
8.如權利要求6所述的液晶顯示器，其中所述像素電極與所述第一分支數(shù)據(jù)線及所述第二分支數(shù)據(jù)線至少部份重疊；以及所述像素電極與所述第三分支數(shù)據(jù)線及所述第四分支數(shù)據(jù)線至少部份重疊。
9.一種液晶顯示器，包括基板；多個像素電極，位于所述基板上，以像素矩陣陣列排列方式形成；第一數(shù)據(jù)線、第二數(shù)據(jù)線及第三數(shù)據(jù)線，分別形成于所述基板上；以及多條掃描線，形成于所述基板上，所述些掃描線與所述第一數(shù)據(jù)線、所述第二數(shù)據(jù)線及所述第三數(shù)據(jù)線彼此交錯；其中至少一像素電極，具有第一子像素電極及第二子像素電極，且所述第一子像素電極及所述第二子像素電極彼此電連接。
10.如權利要求6所述的有源式矩陣液晶顯示器，其中所述第一子像素電極與所述第一數(shù)據(jù)線的重疊面積為M；所述第一子像素電極與所述第二數(shù)據(jù)線的重疊面積為N；所述第二子像素電極與所述第二數(shù)據(jù)線的重疊面積為O；以及所述第二子像素電極與所述第三數(shù)據(jù)線的重疊面積為P，且M+P等于N+O。
全文摘要
本發(fā)明在有源式矩陣液晶顯示器的像素電極兩側各增加一補償分支電極，由此補償像素電極因工藝偏移與數(shù)據(jù)線所產(chǎn)生的寄生電容，使像素電極與左右兩邊的數(shù)據(jù)線的寄生電容平衡。而在使用點反轉驅(qū)動或直行反轉驅(qū)動的情形下，又能平衡寄生電容的效應，同時減低串擾或其它因曝光接合處產(chǎn)生的不均所造成的寄生電容不平衡。
文檔編號G02F1/133GK1834761SQ20061007466
公開日2006年9月20日 申請日期2006年4月21日 優(yōu)先權日2006年4月21日
發(fā)明者林祥麟 申請人:友達光電股份有限公司