專利名稱：一種在cob－dram制造中提高sac刻蝕制程容許度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制程，特別是涉及位線上電容-動態(tài)隨機(jī)存儲器(Capacitor Over Bit line-Dynamic Random Access Memory，COB-DRAM)制造中提高自對準(zhǔn)接觸(Self-Aligned Contact，SAC)刻蝕的工藝容許度的方法。
背景技術(shù)：
在目前的位線上電容型動態(tài)隨機(jī)存儲器(COB-DRAM)的制作過程中，由于較小的器件設(shè)計規(guī)則，位線和位線之間的較小間隔的結(jié)合以及光刻過程的疊層偏移，因此應(yīng)用一種自對準(zhǔn)接觸刻蝕方法以制作SAC接觸孔。但是，在目前的自對準(zhǔn)接觸(SAC)技術(shù)的應(yīng)用中，存在自對準(zhǔn)接觸(SAC)技術(shù)應(yīng)用的制程容許度過小的問題。隨著器件尺寸越來越小，自對準(zhǔn)接觸(SAC)技術(shù)應(yīng)用的制程容許度會越來越小。
在位線上電容型動態(tài)隨機(jī)存儲器(COB-DRAM)的制作過程中，完成自對準(zhǔn)接觸(SAC)刻蝕以及后續(xù)的將導(dǎo)體材料淀積填充到自對準(zhǔn)接觸SAC孔中的過程以后，容易導(dǎo)致位線與自對準(zhǔn)接觸(SAC)孔中的導(dǎo)體橋接。這種橋接問題的產(chǎn)生將導(dǎo)致產(chǎn)品的低合格率，因此，這種較小的自對準(zhǔn)接觸(SAC)應(yīng)用的制程容許度容易導(dǎo)致產(chǎn)品的低合格率。
一方面，圖1A和1B是表示現(xiàn)有技術(shù)的應(yīng)用自對準(zhǔn)接觸(SAC)孔的制作過程中存在的問題的示意圖，其中各部分如附圖標(biāo)記說明中所述。已知在應(yīng)用自對準(zhǔn)接觸(SAC)技術(shù)中，存在肩部氮化硅(Si3N4)108殘留和底部關(guān)鍵尺寸109之間平衡的問題?？墒牵S著器件尺寸的持續(xù)下降，要同時在較大的底部關(guān)鍵尺寸109和較高的肩部氮化硅(Si3N4)108殘留之間進(jìn)行平衡很困難。
另一方面，在目前的自對準(zhǔn)接觸(SAC)技術(shù)應(yīng)用中，由于與其他淀積膜相比，高密度等離子(HDP)氧化物淀積膜具有最好的溝道填充能力，所以常常用高密度等離子(HDP)氧化物膜作為內(nèi)層電介質(zhì)(ILD)層。
在同樣的自對準(zhǔn)接觸(SAC)技術(shù)應(yīng)用的刻蝕過程中，在一般的氧化物膜中硼磷硅玻璃(BPSG)具有最快的刻蝕速率。即在同樣的自對準(zhǔn)接觸(SAC)刻蝕過程中氧化物刻蝕速率順序是BPSG＞TEOS＞HDP因此，在同樣的SAC刻蝕過程中，BPSG對(Si3N4)的選擇性高于HDP對(Si3N4)的選擇性。當(dāng)用BPSG替代HDP作為ILD膜時，容易同時得到較大的底部關(guān)鍵尺寸和較大的肩部氮化硅殘留，因此可以提高SAC刻蝕工藝的容許度。
但是如果為了提高SAC刻蝕的制程容許度，用BPSG替代HDP，也存在缺點和熱預(yù)算的問題。
BPSG的淀積能力不夠好，因此填充溝道能力不理想。淀積BPSG作為ILD膜204后在位線202和位線202之間存在空洞問題，因此，需要增加一回流(Reflow)工藝以消除空洞問題，如圖2A和2B所示。
而這種回流工藝導(dǎo)致額外的熱預(yù)算。這種熱預(yù)算會產(chǎn)生一些難以預(yù)料的缺點，如加速不期望的雜質(zhì)擴(kuò)散和產(chǎn)生不期望的應(yīng)力等問題。
隨著在下一代器件尺寸越來越小，這種問題會越來越嚴(yán)重，必須提高自對準(zhǔn)接觸(SAC)應(yīng)用的工藝容許度。因此，需要一種在COB-DRAM制作過程中有效提高自對準(zhǔn)接觸(SAC)刻蝕容許度的方法。

發(fā)明內(nèi)容
為了解決上述問題，實現(xiàn)在自對準(zhǔn)接觸(SAC)孔底部關(guān)鍵尺寸和氮化硅間隔層肩部之間的平衡，進(jìn)而提高自對準(zhǔn)接觸(SAC)的工藝容許度，而提出本發(fā)明。
本發(fā)明的目的在于提供一種在COB-DRAM制作過程中有效提高自對準(zhǔn)接觸(SAC)刻蝕容許度的方法。
本發(fā)明的提高自對準(zhǔn)接觸(SAC)刻蝕容許度的方法，包括如下步驟a)形成COB結(jié)構(gòu)的位線以及其間隔層以后，在淀積內(nèi)層電介質(zhì)層(ILD)之前，淀積一多晶硅層以覆蓋和保護(hù)所述間隔層；以回蝕(Etching Back)，去除存在于位線頂部與位線及位線之間底部的多晶硅；此時多晶硅只覆蓋于間隔層(Si3N4)；在硅片上覆蓋第一光刻膠層，光刻、顯影形成第一光刻膠圖案，所述光刻膠只覆蓋欲形成SAC接觸孔的區(qū)域；b)刻蝕掉沒有光刻膠保護(hù)的區(qū)域的多晶硅，去除光刻膠、清洗，此時多晶硅只覆蓋于欲形成SAC接觸孔區(qū)域的氮化硅間隔層的二側(cè)；c)淀積內(nèi)層電介質(zhì)層(ILD)；d)覆蓋第二光刻膠層，光刻、顯影定義SAC孔圖案；e)刻蝕所述內(nèi)層電介質(zhì)層(ILD)層形成所述SAC孔，去除光刻膠；f)清洗；g)進(jìn)行淀積導(dǎo)體材料等其他后續(xù)制程。
已知為了在SAC刻蝕過程中獲得高的氧化物對氮化硅(Si3N4)的選擇性以保留更多的氮化硅(Si3N4)，目前的SAC刻蝕配方主體包括C4F8/Ar/O2/CH2F2或C5F8/Ar/O2/CH2F2。
我們已知刻蝕多晶硅的主要氣體組合物為Cl2/BCl3/He-O2。在多晶硅刻蝕的主要氣體組合物Cl2/BCl3/He-O2相比之下，其多晶硅在SAC刻蝕配方主體(C4F8/Ar/O2/CH2F2或C5F8/Ar/O2/CH2F2)的刻蝕速率較慢；且多晶硅與氮化硅在相同的 SAC刻蝕配方主體(C4F8/Ar/O2/CH2F2或C5F8/Ar/O2/CH2F2)之下，其多晶硅的刻蝕速率比氮化硅的刻蝕速率較慢。
因此可以在同樣的刻蝕方法中、用相同的氣體組合物(C4F8/Ar/O2/CH2F2或C5F8/Ar/O2/CH2F2)，獲得比氧化物對氮化硅(Si3N4)的選擇性為高的氧化物對多晶硅的刻蝕選擇性。
因此，由于間隔層氮化硅(Si3N4)有多晶硅覆蓋和保護(hù)，在完成刻蝕后，使間隔層氮化硅(Si3N4)的損失最小化。SAC刻蝕工藝的容許度得到提高。
應(yīng)用本發(fā)明的方法完成SAC刻蝕，可以獲得具有更大工藝容許度的SAC應(yīng)用結(jié)果。即可以同時獲得較高的肩部氮化硅(Si3N4)殘留和較大的底部刻蝕后檢測關(guān)鍵尺寸。除此，在完成后續(xù)的導(dǎo)體的淀積以后不會有位線與淀積到SAC中的導(dǎo)體容易橋接的問題。


下面結(jié)合附圖詳細(xì)介紹本發(fā)明。然而需要注意的是，這些附圖只是用來說明本發(fā)明的典型實施例，而不構(gòu)成為對本發(fā)明的任何限制，在不背離本發(fā)明構(gòu)思的情況下，可以具有其他更多等效實施例。而本發(fā)明的保護(hù)范圍由權(quán)利要求書決定。
圖1A是現(xiàn)有技術(shù)的SAC方法中形成SAC孔的光刻膠圖案后的垂直截面示意圖。
圖1B是現(xiàn)有技術(shù)的SAC刻蝕形成SAC孔后的垂直截面示意圖。
圖2A～2B是現(xiàn)有技術(shù)的方法中，以BPSG為ILD時的截面示意圖。
圖3A是本發(fā)明的過程中，形成COB結(jié)構(gòu)的位線以及其間隔層以后，在淀積ILD之前，淀積一多晶硅層后的截面示意圖。
圖3B是本發(fā)明的過程中，以回蝕(Etching Back)，刻蝕去除位線頂部和位線及位線之間底部的多晶硅的橫截面頂視圖。
圖3C是圖3B中，沿A-A的垂直截面示意圖。
圖3D是本發(fā)明的過程中，形成第一光刻膠圖案后的橫截面頂視示意圖。
圖3E是圖3D中，沿A-A的垂直截面示意圖。
圖3F是本發(fā)明的過程中，多余的多晶硅刻蝕掉，以及去除光刻膠后的橫截面頂視圖。
圖3G是本發(fā)明的過程中，淀積ILD內(nèi)層電介質(zhì)層后的垂直截面示意圖。
圖3H是本發(fā)明的過程中，形成第二光刻膠圖案(定義SAC孔圖案)后的垂直截面示意圖。
圖3I是本發(fā)明的過程中，進(jìn)行SAC刻蝕后的橫截面頂視圖。
圖3J是圖3I中，沿A-A的垂直截面示意圖。
附圖標(biāo)記說明101 前置層102 位線103 氮化硅間隔層104 內(nèi)層電介質(zhì)層(ILD)
105 光刻膠層106 SAC孔107 SAC孔底部108 肩部氮化硅109 SAC底部關(guān)鍵尺寸110 氮化硅硬掩模層201 前置層202 位線203 氮化硅間隔層204 BPSG層205 氮化硅硬掩模層301 前置層302 位線303 氮化硅間隔層304 多晶硅層305 位線與位線的間隙306 305的底部307 第一光刻膠層308 內(nèi)層電介質(zhì)層(ILD)309 第二光刻膠層310 SAC孔311 SAC孔底部312 氮化硅間隔層肩部313 氮化硅硬掩模層具體實施方式
下面結(jié)合附圖和實施例對本發(fā)明進(jìn)行詳細(xì)說明。
優(yōu)選一硅襯底，形成多晶硅柵，形成源漏區(qū)域及其保護(hù)層，在這里稱為前置層301，然后，再形成位線和位線保護(hù)層。因為前置層的制作步驟均為已知技術(shù)，所以在此不進(jìn)行詳細(xì)描述。
參考圖3A，按照常規(guī)技術(shù)在前置層301上形成位線302、位線的氮化硅硬掩模313及氮化硅間隔層303以后，在整個表面均勻淀積一薄層多晶硅層304。在本實施方式中，采用低壓化學(xué)氣相淀積(LPCVD)方法，淀積厚度為150～250。
參考圖3B和圖3C，采用常規(guī)的回蝕(Etching Back)方法進(jìn)行刻蝕去除位線302頂部和位線及位線之間底部的多晶硅，露出位線及位線之間的底部306。
參考圖3D和3E，在形成位線接觸孔的區(qū)域涂敷第一光刻膠307。
以光刻膠保護(hù)欲形成SAC接觸孔的區(qū)域的多晶硅，刻蝕掉其他沒有光刻膠保護(hù)的區(qū)域的多晶硅，形成如圖3F所示的結(jié)構(gòu)，多晶硅只覆蓋于欲形成SAC接觸孔區(qū)域的氮化硅間隔層的二側(cè)。多晶硅層作為氮化硅間隔層的保護(hù)層用于在SAC刻蝕中保護(hù)氮化硅間隔層。
以常規(guī)技術(shù)淀積內(nèi)層電介質(zhì)層(ILD)308，在本實施方式中，采用低壓化學(xué)氣相淀積方法淀積高密度等離子氧化物(HDP)，如圖3G所示。
參考圖3H，以常規(guī)技術(shù)覆蓋第二光刻膠層309，并經(jīng)過光刻、顯影定義SAC孔圖案。
參考圖3I和3J，以常規(guī)技術(shù)刻蝕方法，刻蝕ILD層以形成用于填充導(dǎo)電材料的SAC孔，去除光刻膠，在本實施方式中，采用反應(yīng)性離子刻蝕(RIE)方法。
然后，在SAC孔中填入導(dǎo)電材料，如多晶硅，并進(jìn)行后續(xù)制程。
根據(jù)本發(fā)明的方法，可以通過在原氮化硅間隔層上增加一多晶硅層，覆蓋和保護(hù)該氮化硅間隔層，以避免或降低該氮化硅間隔層在刻蝕作為SAC氧化物的內(nèi)層電介質(zhì)層(ILD)中的損失。
為了在SAC刻蝕中保留更多的氮化硅，現(xiàn)有技術(shù)SAC刻蝕方法中，其刻蝕氣體組合包括C4F8/Ar/O2/CH2F2或C5F8/Ar/O2/CH2F2，在本發(fā)明中可以在同樣的刻蝕方法中、用該相同的氣體組合物(C4F8/Ar/O2/CH2F2或C5F8/Ar/O2/CH2F2)，獲得比氧化物對氮化硅選擇性為高的氧化物對多晶硅的刻蝕選擇性。
因此，在完成SAC刻蝕后氮化硅間隔層的損失最小化。從而使SAC應(yīng)用的制程容許度得到提高。
用本發(fā)明的方法，可以獲得更大的SAC應(yīng)用的制程容許度，也就是可以同時獲得較大的氮化硅肩部殘留和較大的底部刻蝕后檢測關(guān)鍵尺寸。
進(jìn)一步，在完成后續(xù)的導(dǎo)體材料淀積以后，不會出現(xiàn)淀積到SAC孔中的導(dǎo)體與位線橋接的問題。
以上是針對本發(fā)明的一實施例進(jìn)行的詳細(xì)說明，但本發(fā)明的其它及進(jìn)一步的實施例可以在不背離本發(fā)明的基本構(gòu)思范圍之下設(shè)計出，而其保護(hù)范圍是由權(quán)利要求書的范圍決定。
權(quán)利要求
1.一種COB-DRAM制造中提高SAC刻蝕容許度的方法，包括如下步驟a)形成COB結(jié)構(gòu)的位線以及其間隔層以后，在淀積內(nèi)層電介質(zhì)層(ILD)之前，淀積一多晶硅層以覆蓋和保護(hù)所述間隔層；以回蝕(Etching Back)，去除存在于位線頂部與位線及位線之間底部的多晶硅，此時多晶硅只覆蓋于間隔層；在硅片上覆蓋第一光刻膠層，光刻、顯影形成第一光刻膠圖案，所述第一光刻膠只覆蓋欲形成SAC接觸孔的區(qū)域；b)刻蝕掉沒有光刻膠保護(hù)區(qū)域的多晶硅，去除光刻膠、清洗，此時多晶硅只覆蓋于欲形成SAC接觸孔區(qū)域的氮化硅間隔層的二側(cè)；c)淀積內(nèi)層電介質(zhì)層(ILD)；d)覆蓋第二光刻膠層，光刻、顯影定義SAC接觸孔圖案；e)刻蝕所述內(nèi)層電介質(zhì)層(ILD)層，形成所述SAC接觸孔，去除光刻膠；f)清洗；g)進(jìn)行淀積導(dǎo)體材料等其他后續(xù)制程。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述的多晶硅層采用低壓化學(xué)淀積(LPCVD)方法淀積。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述的多晶硅層厚度為150～250。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述的間隔層為氮化硅(Si3N4)。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述的內(nèi)層電介質(zhì)層是高密度等離子(HDP)氧化物或硼磷硅玻璃(BPSG)。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述的SAC刻蝕方法是反應(yīng)性離子刻蝕(RIE)。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述的SAC刻蝕方法中，其反應(yīng)氣體組合包括C4F8/Ar/O2/CH2F2或C5F8/Ar/O2/CH2F2。
全文摘要
本發(fā)明涉及提高自對準(zhǔn)接觸(SAC)刻蝕容許度的COB－DARM的制作方法。該方法通過氮化硅間隔層形成以后，在該間隔層上形成一多晶硅保護(hù)層，使其在SAC刻蝕中保護(hù)氮化硅間隔層，減少肩部氮化硅的損失，因而提高SAC刻蝕的制程容許度，避免了完成后續(xù)制程后常出現(xiàn)的SAC孔中的導(dǎo)體與位線間的橋接問題。
文檔編號G03F7/26GK101075092SQ20061002658
公開日2007年11月21日 申請日期2006年5月16日 優(yōu)先權(quán)日2006年5月16日
發(fā)明者顏進(jìn)甫, 肖德元 申請人:中芯國際集成電路制造(上海)有限公司