專利名稱：圖形生成方法、半導體器件及其制造方法和控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件的制造所使用的光掩模的圖形生成方法、半導體器件的制造方法、半導體器件和實施圖形生成的程序。
背景技術(shù)：
隨著大規(guī)模集成電路(LSI)等的半導體器件的高速化，不斷推進半導體器件所使用的晶體管等的元件的精細化和高集成化。在這樣的半導體器件中，利用埋入設(shè)置在晶片上的層間絕緣膜的導電性通孔(過孔)或接觸等連接元件或多層布線。與半導體器件的精細化和高集成化對應(yīng)地在多層布線層中縮小了布線的寬度或周期，從而布線密度增大了。其結(jié)果，在同一布線層等級的布線間的布線電容以及在不同的布線層間的布線電容都要增加。因此由于布線電容的增加而產(chǎn)生的布線延遲會阻礙半導體器件的高速化。
在同一布線層內(nèi)，當在接近與連接布線層間的導電性通孔或接觸連接的布線而配置了其它的布線時，將產(chǎn)生布線的疏密不同。因此已經(jīng)提出了如下的技術(shù)，即通過將與導電性通孔或接觸連接的布線與其它布線的間隔設(shè)置成比導電性通孔或接觸與其它布線之間的距離大的“コ字形”的布線部，而使布線密度均勻化來減小布線電容(參見國際公開第01/6355498號小冊子)。此外，為了減小布線層間的布線電容，作為層間絕緣膜也可以使用低介電常數(shù)(low-k)絕緣膜。
例如，在計算機輔助設(shè)計(CAD)等中，對配置在圖形處理區(qū)域的布線圖形的布局以圖形覆蓋率超過所期望的基準值的方式進行生成虛設(shè)圖形的圖形處理。但是，如果圖形處理區(qū)域全體的圖形覆蓋率變?yōu)榛鶞手祷蚧鶞手狄陨?，則無法進行虛設(shè)圖形的生成。此外，即使圖形覆蓋率小于等于基準值，當包含在圖形處理區(qū)域內(nèi)的密集圖形多時，則能夠生成的虛設(shè)圖形，就無法使孤立圖形周邊的處理區(qū)域的圖形覆蓋率相對于基準值充分地增加。其結(jié)果，即使在圖形處理區(qū)域全體中超過所期望的圖形覆蓋率，但在孤立圖形周邊的處理區(qū)域中，圖形覆蓋率也低于基準值。如上所述，在包含孤立圖形和密集圖形的圖形處理區(qū)域中，就難以按照使孤立圖形周邊的處理區(qū)域的圖形覆蓋率增加的方式生成虛設(shè)圖形等的追加圖形。

發(fā)明內(nèi)容
本發(fā)明的第1方面，是一種圖形生成方法，包括讀出規(guī)定布線圖形的布線布局的數(shù)據(jù)和規(guī)定能夠與上述布線圖形連接的孔圖形的孔布局的數(shù)據(jù)；在同一布線層等級內(nèi)提取與圖形處理區(qū)域的上述布線圖形連接的孔圖形；提取包括上述孔圖形的第1處理區(qū)域；計算上述第1處理區(qū)域包含的上述布線圖形的第1圖形覆蓋率；以及根據(jù)上述第1圖形覆蓋率在上述第1處理區(qū)域生成第1追加圖形。
本發(fā)明的第2方面，是一種半導體器件的制造方法，包括在同一布線層等級內(nèi)提取與圖形處理區(qū)域中的布線圖形連接的孔圖形，以包括上述孔圖形的方式提取第1處理區(qū)域，計算上述第1處理區(qū)域包含的上述布線圖形的第1圖形覆蓋率，生成將在上述第1處理區(qū)域根據(jù)上述第1圖形覆蓋率生成的第1追加圖形配置在上述布線圖形上的布線布局的數(shù)據(jù)，使用上述布線布局的數(shù)據(jù)制作半導體器件的制造所使用的光掩模。
本發(fā)明的第3方面，是一種半導體器件，包括設(shè)置在絕緣膜表面的布線區(qū)域的布線；在包括在上述布線區(qū)域內(nèi)與上述布線的下面連接的插塞的第1區(qū)域上，以第1周期、第1尺寸和表示上述第1周期內(nèi)的圖形覆蓋率的第1局部的圖形覆蓋率配置的第1虛設(shè)布線；以及在上述布線區(qū)域內(nèi)在除了上述第1區(qū)域的第2區(qū)域上，以第2周期、第2尺寸和表示上述第2周期內(nèi)的圖形覆蓋率的第2局部的圖形覆蓋率配置的上述第2周期、上述第2尺寸和上述第2局部的圖形覆蓋率中的至少一者與上述第1周期、上述第1尺寸和上述第1局部的圖形覆蓋率不同的第2虛設(shè)布線。
本發(fā)明的第4方面，是一種構(gòu)成為由計算機執(zhí)行的控制方法，包括讀出規(guī)定布線圖形的布線布局的數(shù)據(jù)和規(guī)定能夠與上述布線圖形連接的孔圖形的孔布局的數(shù)據(jù)的命令；在同一布線層等級內(nèi)提取與圖形處理區(qū)域的上述布線圖形連接的孔圖形的命令；提取包括上述孔圖形的第1處理區(qū)域的命令；計算上述第1處理區(qū)域包含的上述布線圖形的圖形覆蓋率的命令；以及根據(jù)上述圖形覆蓋率在上述第1處理區(qū)域生成圖形的命令。


圖1是表示本發(fā)明的實施例的圖形生成系統(tǒng)的一例的概要圖。
圖2是表示在本發(fā)明的實施例的說明中使用的布線布局的一例的圖。
圖3是表示在本發(fā)明的實施例的說明中使用的孔布局的一例的圖。
圖4是將在本發(fā)明的實施例的說明中使用的布線布局和孔布局重疊的圖。
圖5是表示與圖4的V-V線對應(yīng)的布線層的一例的剖面圖。
圖6是表示本發(fā)明的實施例的禁止區(qū)域的一例的圖。
圖7是表示本發(fā)明的實施例的第1處理區(qū)域的一例的圖。
圖8是表示本發(fā)明的實施例的第2處理區(qū)域的一例的圖。
圖9是表示本發(fā)明的實施例的第1處理區(qū)域的虛設(shè)圖形的生成的一例的圖。
圖10是表示本發(fā)明的實施例的第2區(qū)域的虛設(shè)圖形的生成的一例的圖。
圖11是表示本發(fā)明的實施例的配置在圖形處理區(qū)域的虛設(shè)圖形的一例的圖。
圖12是表示利用本發(fā)明的實施例的圖形生成方法生成的布線布局的一例的圖。
圖13是表示利用本發(fā)明的實施例的圖形生成方法生成的孔布局的一例的圖。
圖14是表示以由本發(fā)明的實施例的圖形生成方法生成的布局圖形為基礎(chǔ)制作的布線層的一例的剖面圖。
圖15是表示在局部的圖形覆蓋率的說明中使用的虛設(shè)圖形的一例的圖。
圖16是表示本發(fā)明的實施例的第1和第2區(qū)域的虛設(shè)圖形的生成的另一例的圖。
圖17是表示本發(fā)明的實施例的圖形生成方法的一例的流程圖。
圖18～22是表示本發(fā)明的實施例的半導體器件的制造方法的一例的工序剖面圖。
圖23是表示本發(fā)明的實施例的半導體器件的一例的圖。
圖24是表示插塞電阻與虛設(shè)圖形的周期的關(guān)系的一例的圖。
圖25是表示插塞電阻與虛設(shè)圖形的尺寸的關(guān)系的一例的圖。
圖26是表示插塞電阻與從插塞到虛設(shè)圖形的距離的關(guān)系的一例的圖。
圖27～29是表示本發(fā)明的實施例的變形例的圖形處理區(qū)域的虛設(shè)圖形的生成的一例的圖。
圖30～32是表示本發(fā)明的實施例的變形例的第1處理區(qū)域的虛設(shè)圖形的生成的一例的圖。
圖33是表示本發(fā)明的實施例的配置在圖形處理區(qū)域的虛設(shè)圖形的一例的圖。
圖34是表示本發(fā)明的實施例的變形例的圖形生成方法的一例的流程圖。
圖35是表示在本發(fā)明的其它實施例的說明中使用的布線布局和孔布局重疊的一例的圖。
圖36是表示本發(fā)明的其它的實施例的第1處理區(qū)域的虛設(shè)圖形的生成的一例的圖。
圖37是表示在本發(fā)明的其它的實施例的說明中使用的布線布局與孔布局重疊的另一例的圖。
圖38是表示本發(fā)明的其它實施例的第1處理區(qū)域的虛設(shè)圖形的生成的另一例的圖。
圖39是表示利用本發(fā)明的其它實施例的圖形生成方法生成的布線布局的一例的圖。
圖40是表示利用本發(fā)明的其它實施例的圖形生成方法生成的孔布局的一例的圖。
圖41是表示以利用本發(fā)明的其它實施例的圖形生成方法得到的布局圖形為基礎(chǔ)制作的布線層的一例的剖面圖。
圖42是表示本發(fā)明的其它實施例的第1處理區(qū)域的小區(qū)域的一例的圖。
圖43是表示本發(fā)明的其它實施例的第1處理區(qū)域的小區(qū)域的虛設(shè)圖形的生成的一例的圖。
具體實施例方式
下面，參照附圖對本發(fā)明的各種實施例進行說明。請注意在所有附圖中對于那些相同或相似的部件或元件附加相同的標記并省略或簡化其說明。
如圖1所示，本發(fā)明的實施例的圖形生成系統(tǒng)，具備圖形生成單元10、輸入裝置12、輸出裝置14、外部存儲裝置16、以及描繪系統(tǒng)18等。此外，圖形生成單元10，具備輸入部30、區(qū)域設(shè)定部32、圖形提取部34、區(qū)域提取部36、覆蓋率計算部38、圖形處理部40、輸出部42、以及內(nèi)部存儲器44等。
圖形生成單元10，從存儲有設(shè)計信息的文件中讀出規(guī)定布線圖形的布線布局的數(shù)據(jù)、以及規(guī)定能夠與布線圖形連接的孔圖形的孔布局的數(shù)據(jù)。提取在同一布線等級內(nèi)與圖形處理區(qū)域的布線圖形連接的孔圖形，并提取將孔圖形包圍的第1處理區(qū)域。計算出包含在第1處理區(qū)域內(nèi)的布線圖形的圖形覆蓋率，并根據(jù)圖形覆蓋率在第1處理區(qū)域內(nèi)生成追加圖形。
圖形生成單元10只要作為通常的計算機系統(tǒng)的中央處理裝置(CPU)的一部構(gòu)成即可。輸入部30、區(qū)域設(shè)定部32、圖形提取部34、區(qū)域提取部36、覆蓋率計算部38、圖形處理部40和輸出部42可以分別用專用的硬件構(gòu)成，也可以使用通常的計算機系統(tǒng)的CPU以軟件具有實質(zhì)上等效的功能。
與圖形生成單元10連接的外部存儲裝置16具備設(shè)計信息文件20、制造信息文件22和描繪數(shù)據(jù)文件24等。設(shè)計信息文件20存儲有包括半導體器件的電路的規(guī)格和電路的布局等的光掩模的設(shè)計信息。制造信息文件22存儲有半導體器件的制造規(guī)格、制造條件等。描繪數(shù)據(jù)文件24存儲有用于光掩模的制作的掩模圖形的描繪數(shù)據(jù)。此外，外部存儲裝置16存儲有由圖形生成單元10執(zhí)行的各個處理的程序命令。程序命令根據(jù)需要被讀入圖形生成單元10中而執(zhí)行運算處理。外部存儲裝置16，可以分別由半導體ROM和半導體RAM等的半導體存儲裝置、磁盤裝置、磁鼓裝置、磁帶裝置等輔助存儲裝置構(gòu)成，也可以由計算機的CPU的主存儲裝置構(gòu)成。
描繪系統(tǒng)18具備省略了圖示的描繪控制單元和描繪裝置等。描繪控制單元從描繪數(shù)據(jù)文件24或圖形生成單元10中取得掩模圖形的描繪數(shù)據(jù)。描繪裝置使用由描繪控制單元所取得的描繪數(shù)據(jù)實施光掩模的制作。
圖形生成單元10的輸入部30，讀出并取得存儲在設(shè)計信息文件20中的布線圖形和孔圖形的布局。例如，如圖2所示，布線布局60包括布線圖形62a、62b和62c。如圖3所示，孔布局64包括孔圖形66。其中，布線圖形62a是周邊區(qū)域的圖形覆蓋率小于等于20％的孤立圖形。在省略了圖示的區(qū)域配置了密集圖形。
圖2和圖3所示的布線布局60和孔布局64，是分別規(guī)定同一布線層等級內(nèi)的布線圖形62a、62b、62c和孔圖形66的布局，如圖4所示，它們被配置為使孔圖形66與布線圖形62a的一端部重疊。例如，使用以布線布局60和孔布局64為基礎(chǔ)制作的光掩模進行雙鑲結(jié)構(gòu)的槽加工。如圖5所示，作為下層布線在第1層間絕緣膜70上形成阻擋層271和導電膜71。在下層布線和第1層間絕緣膜70上形成防擴散膜170。在防擴散膜170的表面上形成孔層絕緣膜72a、布線層絕緣膜72b、以及間隔絕緣膜72c，而形成第2層間絕緣膜74。與布線圖形62a和孔圖形66對應(yīng)地分別地在布線層絕緣膜72b上形成布線槽76，在孔層絕緣膜72a上形成通孔78。向所形成的布線槽76和通孔78內(nèi)填充金屬而形成雙鑲結(jié)構(gòu)的布線層。
如圖6所示，區(qū)域設(shè)定部32將布線圖形62a、62b、62c配置到圖形處理區(qū)域80上。然后，相對于布線圖形62a、62b、62c，根據(jù)預先確定的設(shè)計規(guī)則在布線圖形62a、62b、62c的各自的周圍設(shè)定禁止區(qū)域82a、82b、82c。其中，所謂“禁止區(qū)域”是根據(jù)由布線間和布線層間的電容降低、光鄰近效應(yīng)修正(OPC)的圖形接近或重疊生成的限制以及上下布線層的焊盤或電源線等的圖形配置的制約等規(guī)定的設(shè)計規(guī)則，禁止新的圖形的生成的區(qū)域。另外，在實施例中，作為圖形處理區(qū)域80，使用例如將布線布局60、或孔布局64的面分割成約200μm見方的區(qū)域。
如圖7所示，圖形提取部34將孔布局64配置在圖形處理區(qū)域80內(nèi)。例如，從孔布局64中提取與布線圖形62a重疊的孔圖形66。另外，為了簡單起見，在圖7中省略了布線圖形62a、62b、62c和禁止區(qū)域82a、82b、82c的圖示。
如圖7所示，區(qū)域提取部36在將孔圖形66包圍的周邊區(qū)域提取第1處理區(qū)域86。此外，如圖8所示，提取除了禁止區(qū)域82a、82b、82c和第1處理區(qū)域86之外的第2處理區(qū)域88。在實施例中，作為第1處理區(qū)域86使用例如約20μm見方的區(qū)域。
覆蓋率計算部38在第1和第2處理區(qū)域86、88的每個區(qū)域中計算布線圖形的圖形覆蓋率。其中，圖形覆蓋率是配置在處理區(qū)域內(nèi)的布線圖形的面積對于處理區(qū)域的面積的比。
圖形處理部40根據(jù)所計算的第1和第2處理區(qū)域86、88的各自的圖形覆蓋率在第1和第2處理區(qū)域86、88內(nèi)生成追加圖形。具體地說，對于第1和第2處理區(qū)域86、88中的每個區(qū)域預先確定圖形覆蓋率的基準值。在實施例中，第1和第2處理區(qū)域86、88各自的圖形覆蓋率的基準值，例如都被定為20％。
如圖9所示，按照使在第1處理區(qū)域86中所計算出的圖形覆蓋率比基準值大的方式在第1處理區(qū)域86中作為第1追加圖形生成以第1周期PA排列的虛設(shè)圖形90a、90b、…、90i、90j、90k、…。此外，如圖10所示，按照使在第2處理區(qū)域88中所計算出的圖形覆蓋率比基準值大的方式在第2處理區(qū)域88中作為第2追加圖形生成以第2周期PB排列的虛設(shè)圖形92a、92b、…、92i、92j、…。其結(jié)果，如圖11所示，在圖形處理區(qū)域80中生成了虛設(shè)圖形90a～90k、…、92a～92j、…。
包含在第1處理區(qū)域86內(nèi)的布線圖形62a是孤立圖形，在第2處理區(qū)域88包含密集圖形。此外，虛設(shè)圖形90a～90k、…、92a～92j、…的尺寸是大致相同的。因此，在第1處理區(qū)域86排列的虛設(shè)圖形90a～90k、…、的第1周起PA比在第2處理區(qū)域88排列的虛設(shè)圖形92a～92j、…的第2周期小。
此外，圖形處理部40將所生成的虛設(shè)圖形90a～90k、…、92a～92j、…追加到布線布局60中。其結(jié)果，如圖12和圖13所示，分別生成將虛設(shè)圖形90a～90k、…、92a～92j、…追加到布線圖形62a～62c上的布線布局60a和具有孔圖形66的孔布局64。
輸出部42將所生成的布線布局60a和孔布局64作為描繪數(shù)據(jù)存儲在外部存儲裝置16的描繪數(shù)據(jù)文件24內(nèi)?；蛘?，輸出部42也可以向直接描繪系統(tǒng)18傳送布線布局60a和孔布局64。
內(nèi)部存儲器44，存儲由輸入部30所取得的布局、由區(qū)域設(shè)定部32所設(shè)定的圖形處理區(qū)域和禁止區(qū)域、由圖形提取部34所提取的孔圖形、由區(qū)域提取部36所提取的第1和第2處理區(qū)域、由覆蓋率計算部38計算出的圖形覆蓋率、以及由圖形處理部40生成的追加圖形和布局等。
輸入裝置12指的是鍵盤、鼠標等的設(shè)備。當由輸入裝置12進行輸入操作時，則向圖形生成單元10傳送對應(yīng)的鍵信息。輸出裝置14指的是監(jiān)視器等的畫面，可以使用陰極射線管、液晶顯示裝置(LCD)、發(fā)光二極管(LED)面板、電致發(fā)光(EL)面板等。輸出裝置14顯示由圖形生成單元10處理的圖形處理區(qū)域或所得到的布局等。外部存儲裝置16存儲有用于使圖形生成單元10執(zhí)行所取得的布局的圖形提取、區(qū)域設(shè)定、區(qū)域提取、圖形覆蓋率的計算、圖形生成、或圖形處理等的程序。此外，圖形生成單元10的內(nèi)部存儲器44或外部存儲裝置16，在圖形生成單元10的運算或圖形處理中暫時地存儲計算中或處理中的數(shù)據(jù)。
如上所述，在本發(fā)明的實施例的圖形生成系統(tǒng)中，如圖7所示，提取與布線圖形62a重疊的孔圖形66，在孔圖形66的周邊區(qū)域提取第1處理區(qū)域86。根據(jù)第1處理區(qū)域86內(nèi)的布線圖形的圖形覆蓋率，如圖9所示，生成虛設(shè)圖形90a～90k、…。這樣，就能夠計算出第1處理區(qū)域86的圖形覆蓋率而不依賴于包括第1處理區(qū)域86的圖形處理區(qū)域80的圖形覆蓋率。因此，能夠按照增加配置在含有密集圖形的圖形處理區(qū)域上的孤立圖形周邊的處理區(qū)域的圖形覆蓋率的方式，生成虛設(shè)圖形等的追加圖形。
例如，在利用化學機械研磨(CMP)法進行平坦化后的布線部的表面上，按照由層間絕緣膜覆蓋的布線等的圖形覆蓋率制成凹陷(Dishing)。為了確保平坦性，優(yōu)選地在疏布線區(qū)域追加虛設(shè)圖形等以使圖形覆蓋率的分布變?yōu)橄嗤?。但是，為了降低布線間和布線層間的布線電容，實際上不期望追加不需要的虛設(shè)圖形等。由于這樣的折衷關(guān)系，往往出現(xiàn)無法確保所期望的圖形覆蓋率而殘存疏布線處的情況。
為了降低介電系數(shù)，層間絕緣膜使用了多孔質(zhì)膜等的low-k絕緣膜。Low-k絕緣膜機械強度小。為此，為了對在制造工序中的機械損傷進行保護，在low-k絕緣膜等的表面上設(shè)置了致密的二氧化硅(Si2O)或氮化硅(Si3N4)等的間隔絕緣膜。Low-k絕緣膜等形成的層間絕緣膜，容易受到反應(yīng)性離子蝕刻(RIE)引起的損傷，并容易吸附水分或殘留氣體成分等。層間絕緣膜包含的水分或殘留氣體等難以透過間隔絕緣膜被封閉在層間絕緣膜中。
例如，在挖進層間絕緣膜的通孔和接觸孔等的孔或布線槽等內(nèi)埋入金屬的成膜工序中，在金屬淀積之前進行脫氣。在復制了布線等的圖形覆蓋率被確保為大于等于恒定值的密集布線圖形的區(qū)域的層間絕緣膜中，從除去了間隔絕緣膜的孔部或布線槽部進行脫氣。但是，在孤立布線圖形的區(qū)域中，在脫氣中層間絕緣膜中的水分和殘留氣體等沒有被充分地除盡而殘留下來。在疏布線圖形區(qū)域中，在阻擋層或埋入金屬的成膜工序中或成膜后，由于層間絕緣膜中的水分或殘留氣體而導致阻擋層氧化或變質(zhì)。其結(jié)果，產(chǎn)生阻擋層與埋入孔內(nèi)的通孔插塞或接觸等的金屬和層間絕緣膜的貼緊性不良，從而引起應(yīng)力誘發(fā)空隙形成(SIV)。由于SIV將產(chǎn)生布線層間的高電阻化或斷線等的布線不良。
在實施例中，例如以圖12和圖13所示的布線布局60a和孔布局64的描繪數(shù)據(jù)為基礎(chǔ)制作光掩模。當使用所制作的光掩模形成布線槽76和通孔78后，如圖14所示，則形成與虛設(shè)圖形90i～90k對應(yīng)的虛設(shè)槽77i、77j、77k。
作為用于形成第2層間絕緣膜74的孔層絕緣膜72a、布線層絕緣膜72b的low-k絕緣膜的材料，可以使用摻碳氧化硅(SiOC)、無機旋涂玻璃(SOG)等的無機材料、或有機SOG等的有機材料。此外，作為low-k絕緣膜，也可以使用無機材料和有機材料膜等的疊層膜。此外，作為孔層絕緣膜72a、布線層絕緣膜72b使用多孔質(zhì)的low-k絕緣膜，這在實現(xiàn)層間、布線間電容的降低方面是特別理想的。作為間隔絕緣膜72c，為了保護機械強度弱的low-k絕緣膜可以使用Si2O或Si3N4等的氣體透過率小的絕緣膜。另外，孔層絕緣膜72a和布線層絕緣膜72b雖然使用不同的絕緣膜，但也可以使用單一的low-k絕緣膜形成。
在孔層絕緣膜72a中含有水分或殘留氣體。例如，在接下來實施的金屬埋入工序之前進行孔層絕緣膜72a的脫氣。在實施例中，由于在布線槽76和通孔78的周邊形成有除去了布線層絕緣膜72b、以及氣體透過率小的間隔絕緣膜72c的虛設(shè)槽77i、77j、77k，所以能夠效率良好地實施孔層絕緣膜72a的脫氣。
另外，在實施例的說明中，作為圖形處理區(qū)域80，使用的是將布線布局60或孔布局64的面分割成約200μm見方的區(qū)域。但是，圖形處理區(qū)域80并不限于約200μm見方。例如，作為圖形處理區(qū)域80可以采用細分割成小于等于200μm見方的區(qū)域，或者不進行分割而將布局整個面作為圖形處理區(qū)域。在實際運用時，只要考慮到在微小的圖形處理區(qū)域中增加處理量而處理時間變長、以及在大的圖形處理區(qū)域中圖形處理的精度會劣化等的情況來適當?shù)卮_定圖形處理區(qū)域即可。
此外，作為第1處理區(qū)域86提取了約20μm見方的區(qū)域。但是，第1處理區(qū)域86的大小并不受限制。第1處理區(qū)域86的大小只要根據(jù)圖14所示的孔層絕緣膜72a的膜特性來確定即可。如果孔層絕緣膜72a所使用的low-k絕緣膜是更為多孔質(zhì)而且脫氣的材料，在優(yōu)選地適當減小第1處理區(qū)域。
此外，第1處理區(qū)域86以使孔圖形66位于大致中央的方式提取。這在連接孔圖形66的布線圖形62a是周邊區(qū)域的圖形覆蓋率大致相同的孤立圖形的情況下是有效的。但是，也可以提取孔圖形66從中央偏離的任意的位置的第1處理區(qū)域。例如，在連接孔圖形的布線圖形的周邊區(qū)域中，在圖形覆蓋率具有疏密分布的情況下，也可以使孔圖形66位于第1處理區(qū)域的端部或者角部，而按照配置在圖形覆蓋率疏的周邊區(qū)域的方式提取第1處理區(qū)域。
此外，如圖7所示，第1處理區(qū)域86包括在圖形處理區(qū)域80內(nèi)。但是，提取的第1處理區(qū)域86并不限定于圖形處理區(qū)域80內(nèi)。例如，在所提取的孔圖形66位于圖形處理區(qū)域80的端部或角部的情況下，也可以超出圖形處理區(qū)域80的邊界而提取第1處理區(qū)域86。
此外，將第1和第2處理區(qū)域86、88的圖形覆蓋率的基準值都采用20％。但是，圖形覆蓋率的基準值并不限于20％。特別優(yōu)選地使第1處理區(qū)域的圖形覆蓋率的基準值比第2處理區(qū)域大。即，如果孔層絕緣膜72a所使用的low-k絕緣膜是更為多孔質(zhì)且脫氣多的材料，則通過適當增大第1處理區(qū)域的圖形覆蓋率的基準值能夠效率良好地實施脫氣。
此外，如圖9和圖10所示，在第1和第2處理區(qū)域86、88中生成了相同尺寸的追加圖形。但是，追加圖形的尺寸在第1和第2處理區(qū)域86、88中也可以不同，只要根據(jù)在各個處理區(qū)域中所期望的圖形覆蓋率以每個區(qū)域的方式設(shè)定追加圖形的尺寸和周期即可。特別優(yōu)選地使第1處理區(qū)域86的第1追加圖形的尺寸和周期比第2處理區(qū)域88的第2追加圖形小。如果第1處理區(qū)域86的第1追加圖形的局部的圖形覆蓋率是相同的，則當減小追加圖形的尺寸時，則周期也變小。其中，所謂局部的圖形覆蓋率是在周期性排列的圖形的1個周期中的圖形覆蓋率。例如，如圖15所示，沿著正交軸的各個軸以周期P和寬度S排列的圖形990的局部的圖形覆蓋率為(S2/P2)。
例如，如圖16所示，在第1處理區(qū)域86中生成的虛設(shè)圖形94a、94b、…、94i、94j、94k、…的第1寬度SA，比第2處理區(qū)域88的虛設(shè)圖形92a～92j、…的第2寬度SB小。此外，虛設(shè)圖形94a～94k、…的第1周期PA的值，比虛設(shè)圖形92a～92j、…的第2周期PB和圖9所示的虛設(shè)圖形90a～90k、…的第1周期PA的值小。因此，在禁止區(qū)域82a、82b、82c的周圍，能夠使虛設(shè)圖形94a～94k、…的第1局部的圖形覆蓋率的分布均勻。此外，為了效率良好地從孔圖形66的周圍的孔層絕緣膜72a進行脫氣，優(yōu)選地使虛設(shè)圖形92a～92j、…的第1局部的圖形覆蓋率比第2局部的圖形覆蓋率大。
此外，如圖11所示，作為第1和第2追加圖形，使用了矩形的虛設(shè)圖形90a～90k、…、92a～92j、…。但是，并不限制虛設(shè)圖形90a～90k、…、92a～92j、…的形狀，也可以是任意的形狀。此外，作為追加圖形，不僅是虛設(shè)圖形，也可以追加布線圖形。
下面，使用圖17所示的流程圖說明本發(fā)明的實施例的圖形生成方法。另外，在外部存儲裝置16的設(shè)計信息文件20中存儲有半導體器件的電路的布局。
(1)在步驟S100中，由圖1所示的圖形生成單元10的輸入部30從設(shè)計信息文件20中取得圖2和圖3所示的布線布局60和孔布局64。布線布局60包括布線圖形62a、62b、62c。孔布局64包括孔圖形66。
(2)在步驟S101中，由區(qū)域設(shè)定部32設(shè)定圖6所示的圖形處理區(qū)域80，并在圖形處理區(qū)域80配置布線圖形62a、62b、62c。然后，相對于布線圖形62a、62b、62c，根據(jù)預先確定的設(shè)計規(guī)則在布線圖形62a、62b、62c的各自的周圍設(shè)定禁止區(qū)域82a、82b、82c。
(3)在步驟S102中，由圖形提取部34，從配置在圖形處理區(qū)域80內(nèi)的孔布局64中提取與布線圖形62a重疊的孔圖形66。在步驟S104中，由區(qū)域提取部36，在將孔圖形66包圍的周邊區(qū)域內(nèi)提取圖7所示的第1處理區(qū)域86。此外，除了禁止區(qū)域82a、82b、82c和第1處理區(qū)域86之外提取圖8所示的第2處理區(qū)域88。
(4)在步驟S105中，由覆蓋率計算部38，在第1和第2處理區(qū)域86、88的每個區(qū)域中計算布線圖形的圖形覆蓋率。在步驟S106中，由圖形處理部40，根據(jù)所計算出的第1和第2區(qū)域86、88的各自的圖形覆蓋率，在第1和第2處理區(qū)域86、88中作為第1和第2追加圖形生成虛設(shè)圖形90a～90k、…、以及92a～92j、…。并對于圖2所示的布線布局60追加虛設(shè)圖形90a～90k、…、和92a～92j、…而生成圖12所示的布線布局60a。
(5)在步驟S107中，由輸出部42將所生成的布線布局60a和孔布局64作為描繪數(shù)據(jù)存儲在外部存儲裝置16的描繪數(shù)據(jù)文件24中。在步驟S108中，由描繪系統(tǒng)18以布線布局60a和孔布局64的描繪數(shù)據(jù)為基礎(chǔ)制作光掩模。在步驟S109中，由光刻裝置將所制作的光掩模的圖形復制到利用涂敷裝置涂敷到半導體襯底上的層間絕緣膜上的光刻膠膜上。并將所復制的光刻膠圖形作為掩模，利用蝕刻裝置進行選擇蝕刻在層間絕緣膜上形成布線槽，從而實施半導體器件的布線層的制造工序。
按照實施例的圖形生成方法，則能夠以增加孤立圖形周邊的處理區(qū)域的圖形覆蓋率的方式，生成虛設(shè)圖形等的追加圖形。
下面，作為在步驟S109中實施的半導體器件的制造方法，使用圖18～圖22所示的剖面圖說明布線層的制造工序。在省略了圖示的半導體襯底上形成有半導體器件的晶體管等的元件。在半導體襯底之上形成了多層的布線層。布線層的布線和與該布線的下面連接的插塞由雙鑲工序形成。在說明中，雖然在通孔形成后形成布線槽，但也可以在形成布線槽后形成通孔。
(1)如圖18所示，作為對象布線層的下層布線，在具有阻擋層271和導電膜71的第1層間絕緣膜70上淀積防擴散膜170。在防擴散膜170上，作為第2層間絕緣膜74，形成孔層絕緣膜72a和間隔絕緣膜72c。例如，阻擋層271，是鉭(Ta)、鈮(Nb)、鈦(Ti)、鎢(W)和釩(V)等的高熔點金屬膜、高熔點金屬的氮化膜、或高熔點金屬和高熔點金屬的氮化物等的疊層膜。導電膜71，是以銅(Cu)為主要成分的金屬等。第1層間絕緣膜70，是low-k絕緣膜、SiO2膜、或low-k膜和SiO2膜等的疊層膜。防擴散膜170，是Si3N4膜、炭化硅(SiC)膜、摻氮炭化硅(SiCN)膜等?？讓咏^緣膜72a是low-k絕緣膜等，間隔絕緣膜72c是SiO2膜、Si3N4膜等。另外，雖然在此表示的是用單一low-k絕緣膜形成第2層間絕緣膜74的情況，但如圖5、圖14所示，也可以使用與孔層絕緣膜72a不同的絕緣膜形成布線層絕緣膜。
(2)使用描繪了圖13所示的孔布局64的光掩模，利用光刻和RIE等有選擇地除去第2層間絕緣膜74。如圖19所示，以使導電膜71的表面露出的方式形成通孔78。
(3)使用描繪了圖12所示的布線布局60a的光掩模，利用光刻和RIE等有選擇地除去第2層間絕緣膜74。如圖20所示，在通孔78的上部在布線槽76和布線槽76的周邊形成虛設(shè)槽77i、77j、77k。
(4)在例如濺射裝置等上裝設(shè)在第2層間絕緣膜74上形成了布線槽76、通孔78、以及虛設(shè)槽77i～77k等的半導體襯底。加熱第2層間絕緣膜74而實施孔層絕緣膜72a的脫氣。然后，利用濺射法淀積阻擋層275、以及籽晶(seed)膜。進而，利用電解電鍍法、濺射法、CVD法等形成填充膜。如圖21所示，形成導電膜75而將第2層間絕緣膜74覆蓋。分別用導電膜75填充布線槽76、通孔78和虛設(shè)槽77i～77k。例如，作為阻擋層275，使用Ta、Nb、Ti、W、V等的高熔點金屬膜、高熔點金屬的氮化膜、或高熔點金屬與高熔點金屬的氮化物等的疊層膜等。作為籽晶膜和填充膜，使用以Cu為主要成分的金屬。
(5)利用CMP等使導電膜75和阻擋層275平坦化以使第2層間絕緣膜74的間隔絕緣膜72c的表面露出。如圖22所示，在平坦化后的表面上淀積防擴散膜180。這樣，就形成了布線176a、連接布線176a與導電膜71的插塞178、以及虛設(shè)布線177i、177j、177k。
如圖23所示，在布線區(qū)域260上設(shè)置埋入到在第2層間絕緣膜74的表面形成的布線槽內(nèi)的布線176a、176b、176c。在包括在布線區(qū)域260內(nèi)與布線176a的下面連接的插塞178的第1區(qū)域286上，以第1周期Pa配置具有第1寬度Sa的虛設(shè)布線177a、177b、…、177i、177j、177k、…(第1虛設(shè)布線)。此外，在布線區(qū)域260內(nèi)在除了第1區(qū)域286的第2區(qū)域288上以與第1周期Pa不同的第2周期Pb配置具有第2寬度Sb的虛設(shè)布線179a、179b、…、179i、179j、…(第2虛設(shè)布線)。另外，在圖23所示的例子中，雖然使第1和第2寬度Sa、Sb大致相同，但也可以不同。從效率良好地實施配置插塞178的第1區(qū)域286的脫氣的觀點看，優(yōu)選地使第1寬度Sa比第2寬度Sb小。
按照實施例的半導體器件的制造方法，由于在布線槽76和通孔78的周邊形成有除去了氣體透過率小的間隔絕緣膜72c的虛設(shè)槽77i、77j、77k，所以能夠效率良好地實施孔層絕緣膜72a的脫氣。其結(jié)果，能夠抑制布線176和插塞178的阻擋層277表面氧化或變質(zhì)，從而能夠減少布線層間的高電阻化或斷線等的布線不良的生成。
其次，使由追加圖形的周期和尺寸決定的虛設(shè)圖形的局部的圖形覆蓋率變化，對在第2層間絕緣膜74上形成的插塞178的電阻的局部的圖形覆蓋率依賴性進行評價。例如，作為插塞178的電阻臨界值，求出與設(shè)計規(guī)格值相比100％增加的測定電阻值對應(yīng)的周期和尺寸。作為孔層絕緣膜72a，使用相對介電系數(shù)為約2.2～約2.6(以下稱為絕緣膜A)和約2.4～約2.8(以下稱為絕緣膜B)的low-k絕緣膜。作為阻擋層277使用Ta和Ti。另外，作為追加圖形的尺寸使用追加圖形的寬度。此外，作為孔層絕緣膜72a和阻擋層277，例如，在絕緣膜A和Ta的組合的情況下，記為“絕緣膜A-Ta”。
如圖24所示，作為插塞電阻成為臨界值的條件，當使第2周期Pb減小時，則第1周期Pa增加。此外，如圖25所示，作為插塞電阻成為臨界值的條件，當使第2寬度Sb減小時，則第1寬度Sa增加。另外，圖24和圖25所示的實線是測定值的配合曲線，虛線是第1和第2周期Pa、Pb以及第1和第2寬度Sa、Sb分別相等時的直線。
為了使插塞電阻小于等于臨界值，應(yīng)用配合曲線或配合曲線以下的第1和第2周期Pa、Pb。此外，優(yōu)選地使配置插塞的第1布線區(qū)域比第2布線區(qū)域具有高的局部的圖形覆蓋率。例如，對于絕緣膜A-Ta、絕緣膜A-Ti、以及絕緣膜B-Ta的各種情況，為了使插塞電阻小于等于臨界值的第1和第2周期Pa、Pb的關(guān)系，如以下所示。
Pa＜1.6×(Pb-1.5)2+0.3，Pa＜Pb (1)Pa＜2.1×(Pb-1.7)2+0.7，Pa＜Pb (2)Pa＜1.6×(Pb-1.95)2+0.7，Pa＜Pb(3)此外，第1和第2寬度Sa、Sb的關(guān)系，如以下所示。
Sa＜3.7×(Sb-1)2+0.18，Pa＜Pb (4)Sa＜7.5×(Sb-1.1)2+0.48，Pa＜Pb(5)Sa＜6.5×(Sb-1.25)2+0.5，Pa＜Pb(6)此外，如圖24和圖25所示，插塞電阻的臨界值依賴于孔層絕緣膜和阻擋層的材料。為了使插塞電阻小于等于臨界值，與絕緣膜B相比，在絕緣膜A中需要使周期和尺寸減小，此外，與Ti相比，在Ta中需要使周期和尺寸減小。即，由于絕緣膜A的相對介電系數(shù)比絕緣膜B小，為多孔質(zhì)的膜，所以容易吸附水分或殘留氣體成分等。此外，Ta與Ti相比表面容易氧化或變質(zhì)。
如上所述，只要按照使插塞電阻小于等于臨界值的方式選擇第1和第2周期Pa、Pb以及第1和第2寬度Sa、Sb即可。此外，只要在與第1和第2布線區(qū)域?qū)?yīng)的第1和第2處理區(qū)域生成具有與第1和第2周期Pa、Pb以及第1和第2寬度Sa、Sb對應(yīng)的周期和尺寸的虛設(shè)圖形即可。另外，在上述說明中，作為臨界值使用設(shè)計規(guī)格值的100％的電阻值。但是，臨界值可以是任意的值，例如，只要是根據(jù)半導體器件所要求的性能確定的電阻值即可。
此外，如圖26所示，插塞電阻的測定值依賴于插塞與相鄰的虛設(shè)圖形間的距離。具體地說，相對于具有約75nm的直徑的插塞，在虛設(shè)圖形的局部的圖形覆蓋率為14％、25％、以及30％中的任意一種情況下，當插塞與虛設(shè)圖形間的距離小于等于約1μm時，則插塞電阻大致是恒定的。當插塞與虛設(shè)圖形間的距離超過約1μm時，則插塞電阻將增大。因此，在具有約75nm的直徑的插塞中，只要插塞與虛設(shè)圖形間的距離小于等于約1μm，就能夠抑制插塞電阻的增大。當插塞的直徑變大時，雖然插塞電阻成為大致恒定的上限的插塞與虛設(shè)圖形間的距離也變大，但插塞的直徑與插塞和虛設(shè)圖形間的距離的上限值的關(guān)系卻成為大致相同。即，只要插塞與虛設(shè)圖形間的距離小于等于插塞的直徑的約13倍，就能夠抑制插塞電阻的增大。
在插塞的周圍，與根據(jù)設(shè)計規(guī)則設(shè)定的禁止區(qū)域?qū)?yīng)地沒有配置追加圖形。例如，往往有時禁止區(qū)域的范圍很大，而從插塞到相鄰的虛設(shè)圖形的距離變得比插塞的直徑的約13倍大。為了實現(xiàn)半導體器件的性能，如果需要抑制插塞電阻的增大，則優(yōu)選地作為禁止區(qū)域的上限應(yīng)用插塞的直徑的約13倍的距離。
另外，圖17所示的一連串的圖形生成處理，能夠利用與圖17等價的算法的程序控制圖1所示的圖形生成系統(tǒng)來執(zhí)行。程序只要存儲在該圖形生成系統(tǒng)所使用的計算機系統(tǒng)的程序存儲裝置(省略圖示)內(nèi)即可。此外，程序還可以存儲在計算機能夠讀取的存儲媒體內(nèi)，并通過將存儲媒體讀入到圖形生成系統(tǒng)的程序存儲裝置內(nèi)而執(zhí)行一連串的圖形生成處理。
其中，所謂“計算機能夠讀取的存儲媒體”，例如，指計算機的外部存儲裝置、半導體存儲器、磁盤、光盤、光磁盤、磁帶等的能夠存儲程序的媒體等。具體地說，在“計算機能夠讀取的存儲媒體”中包括軟盤、CD-ROM、MO盤等。
例如，圖形生成系統(tǒng)本體，能夠構(gòu)成為內(nèi)置或外部連接軟盤裝置(軟盤驅(qū)動器)和光盤裝置(光盤驅(qū)動器)。通過對于軟盤驅(qū)動器從其插入口插入軟盤，而對于光盤驅(qū)動器從其插入口插入CD-ROM，并進行指定的讀出操作，就能夠?qū)⒋鎯υ谶@些存儲媒體中的程序裝入到圖形生成系統(tǒng)所使用的程序存儲裝置內(nèi)。此外，通過連接指定的驅(qū)動器裝置，也能夠使用例如游戲盒等所利用的作為存儲器裝置的ROM、或作為磁帶裝置的盒式磁帶。進而，通過因特網(wǎng)等的信息處理網(wǎng)絡(luò)能夠?qū)⒊绦虼鎯υ诔绦虼鎯ρb置內(nèi)。
(變形例)在本發(fā)明的實施例的變形例的圖形生成方法中，對于圖2所示的配置布線布局60的圖形處理區(qū)域80a的整個面計算布線圖形62a～62c的圖形覆蓋率。如圖27所示，根據(jù)計算出的圖形覆蓋率在圖形處理區(qū)域80a的整個面上生成虛設(shè)圖形92。
如圖28所示，在圖形處理區(qū)域80a上設(shè)定圖6所示的禁止區(qū)域82a～82c。刪除與設(shè)定的禁止區(qū)域82a～82c重疊的虛設(shè)圖形92，如圖29所示，生成虛設(shè)圖形92a～92j、…。
其次，與實施例同樣地在圖形處理區(qū)域80上設(shè)定第1處理區(qū)域86，并計算第1處理區(qū)域86內(nèi)的布線圖形62a～62c的圖形覆蓋率。根據(jù)所計算出的圖形覆蓋率，如圖30所示，在第1處理區(qū)域86的整個面上生成虛設(shè)圖形90。如圖31所示，使在圖形處理區(qū)域80a中生成的禁止區(qū)域82a～82c和虛設(shè)圖形92a～92j、…重疊到圖形處理區(qū)域80上。如圖32所示，刪除與禁止區(qū)域82a～82c重疊的虛設(shè)圖形90，生成虛設(shè)圖形90a～90k、…。其結(jié)果，如圖33所示，實施例的變形例也與實施例同樣地在圖形處理區(qū)域80上生成虛設(shè)圖形90a～90k、…、92a～92j、…。
在實施例的變形例的圖形生成方法中，在圖形處理區(qū)域80a生成虛設(shè)圖形92并刪除與禁止區(qū)域82a～82c重疊的虛設(shè)圖形92，在第1處理區(qū)域86生成虛設(shè)圖形90并刪除與禁止區(qū)域82a～82c重疊的虛設(shè)圖形90這一點與實施例不同。其它的構(gòu)成與實施例是同樣的，所以省略重復的說明。
下面，使用圖34所示的流程圖說明本發(fā)明的實施例的變形例的圖形生成方法。另外，在圖1所示的外部存儲裝置16的設(shè)計信息文件20內(nèi)存儲有半導體器件的電路布局。
(1)在步驟S120中，由圖1所示的圖形生成單元10的輸入部30從設(shè)計信息文件20內(nèi)取得圖2和圖3所示的布線布局60和孔布局64。
(2)在步驟S121中，由區(qū)域設(shè)定部32根據(jù)預先確定的設(shè)計規(guī)則，在布線圖形62a、62b、62c各自的周圍設(shè)定圖6所示的禁止區(qū)域82a、82b、82c。
(3)在步驟S122中，由覆蓋率計算部38在圖27所示的圖形處理區(qū)域80a中計算布線圖形62a～62c的圖形覆蓋率。在步驟S123中，由圖形處理部40根據(jù)所計算出的圖形覆蓋率生成虛設(shè)圖形92。在步驟S124中，由圖形處理部40刪除在圖形處理區(qū)域80a中所設(shè)定的與禁止區(qū)域82a～82c重疊的虛設(shè)圖形92。
(4)在步驟S125中，由圖形提取部34從配置在圖形處理區(qū)域80內(nèi)的孔布局64中提取與布線圖形62a重疊的孔圖形66。在步驟S127中，由區(qū)域提取部36在將孔圖形66包圍的周邊區(qū)域中提取圖7所示的第1處理區(qū)域86。
(5)在步驟S128中，由覆蓋率計算部38在第1處理區(qū)域86中計算布線圖形62a～62c的圖形覆蓋率。在步驟S129中，由圖形處理部40根據(jù)所計算出的圖形覆蓋率在第1處理區(qū)域86中生成虛設(shè)圖形90。在步驟S130中，由圖形處理部40刪除在圖形處理區(qū)域80中所設(shè)定的與禁止區(qū)域82a～82c重疊的虛設(shè)圖形90。這樣，在圖形處理區(qū)域80上生成虛設(shè)圖形90a～90k、…、92a～92j、…。接著，對于圖2所示的布線布局60虛設(shè)圖形90a～90k、…、92a～92j、…，從而生成圖12所示的布線布局60a。
按照實施例的變形例的圖形生成方法，則能夠生成虛設(shè)圖形等的追加圖形以增加孤立圖形周邊的處理區(qū)域的圖形覆蓋率。
另外，在虛設(shè)圖形92a～92j、…之中追加到第1處理區(qū)域86的虛設(shè)圖形92，有時會與虛設(shè)圖形90a～90k、…一部重疊地生成。在實際的運用中，也可以考慮圖形生成處理的處理量增加使處理時間變長等，而刪除追加到第1處理區(qū)域86的虛設(shè)圖形92。
(其它實施例)在本發(fā)明的實施例中，使用與布線圖形62a～62c重疊的孔圖形66進行了說明。但是，也可以是多個孔圖形與布線圖形62a～62c重疊。例如，如圖35所示，相鄰的孔圖形66、66a與布線圖形62a重疊。在這樣的情況下，如圖36所示，只要提取對于孔圖形66的第1處理區(qū)域86和對于孔圖形66a的第1處理區(qū)域86a即可。并且只要對于第1處理區(qū)域86生成虛設(shè)圖形90a～90k、…，對于第1處理區(qū)域86a在不與第1處理區(qū)域86重復的部上生成虛設(shè)圖形91a、91b、…即可。
此外，如圖37所示，孔圖形66和66b分別與布線圖形62a和62b重疊。在這樣的情況下，如圖38所示，只要提取對于孔圖形66的第1處理區(qū)域86，對于孔圖形86b的第1處理區(qū)域86b即可。并且只要對于第1處理區(qū)域86生成虛設(shè)圖形90a～90k、…，對于第1處理區(qū)域86b在不與第1處理區(qū)域86重復的部上生成虛設(shè)圖形91p、91q、…即可。
此外，在實施例中，如圖12和圖13所示，對布線布局60a生成追加圖形，而對于孔布局64原樣地使用設(shè)計布局。例如，如圖39和圖40所示，也可以是布線布局60使用原樣的設(shè)計布局，而作為追加圖形在孔布局64a上，在適當?shù)乇荛_下層的布線圖形的同時生成虛設(shè)圖形90a～90k、…、92a～92j、…。采用以配置了布線布局60和追加圖形的孔布局64a為基礎(chǔ)制作的光掩模，則如圖41所示，可以在布線槽76和通孔78的周邊區(qū)域在第2層間絕緣膜74上形成虛設(shè)孔79i、79j、79k。在這種情況下，第2層間絕緣膜74的孔層絕緣膜72a的脫氣也能夠通過布線槽76、通孔78和虛設(shè)孔79i～79k效率良好地進行實施。另外，如果使用孔布局64a，則當然也能夠應(yīng)用于單鑲工序。
此外，如圖7所示，在孔圖形66的周圍設(shè)定了第1處理區(qū)域86。例如，如圖42所示，也可以將第1處理區(qū)域86分割成多個區(qū)域，例如進行4分割而設(shè)定小區(qū)域87a、87b、87c、87d。在這種情況下，以每個小區(qū)域87a～87d為單位計算布線圖形的圖形覆蓋率。如圖43所示，根據(jù)所計算出的圖形覆蓋率在每個小區(qū)域87a～87d中生成虛設(shè)圖形190a、190b、190c、190d。因此，如布線圖形62a那樣，能夠?qū)τ趫D形覆蓋率在第1處理區(qū)域86內(nèi)分布的孤立圖形有效地生成追加圖形。
此外，在實施例和實施例的變形例中，在連接孔圖形66的布線圖形62a的周邊區(qū)域上提取第1處理區(qū)域86。而提取的第1處理區(qū)域86也可以是多個。例如，在連接孔圖形66的布線圖形62a的周邊區(qū)域中，一邊作為檢查區(qū)域以指定的間隔使指定面積的第1處理區(qū)域86偏移一邊在各個第1處理區(qū)域86中計算圖形覆蓋率。對于圖形覆蓋率比基準值小的多個第1處理區(qū)域86進行圖36或圖38所示的邏輯和圖形處理而生成虛設(shè)圖形。使檢查區(qū)域偏移的間隔越細則圖形覆蓋率比基準值小的第1處理區(qū)域86的提取精度越高。但是，當間隔變細時處理量將增大。因此，使檢查區(qū)域進行偏移的間隔，最好參考孔層絕緣膜的膜質(zhì)、成為對象的周邊區(qū)域的圖形覆蓋率的疏密分布、以及處理時間等適當?shù)卮_定。
此外，在實施例和實施例的變形例中，如圖17和圖34所示，在提取與布線圖形62a連接的孔圖形66之后，提取第1處理區(qū)域86。但第1處理區(qū)域86的提取步驟并不受限制，能夠如下所示地進行變更。即，在配置了布線圖形62a～62c的圖形處理區(qū)域80a的整個區(qū)域中，設(shè)定與第1處理區(qū)域86相同的指定面積的檢查區(qū)域而在各個檢查區(qū)域中計算圖形覆蓋率。接著，也可以提取圖形覆蓋率比基準值小的檢查區(qū)域，并從所提取的檢查區(qū)域中將包括與布線圖形62a連接的孔圖形66的檢查區(qū)域作為第1處理區(qū)域86提取。在這種情況下，也可以通過一邊以指定的間隔使指定面積的檢查區(qū)域偏移一邊在各個檢查區(qū)域中計算圖形覆蓋率，使最終提取的第1處理區(qū)域86變?yōu)槎鄠€。
此外，在實施例的變形例中，如圖31所示，使在圖形處理區(qū)域80a中所生成的虛設(shè)圖形92a～92j在圖形處理區(qū)域80a重疊到在第1處理區(qū)域86中所生成的虛設(shè)圖形90上。但是，也可以在配置了虛設(shè)圖形92a～92j的圖形處理區(qū)域80a中提取第1處理區(qū)域86并生成虛設(shè)圖形90。
例如，在配置了布線圖形62a～62c和虛設(shè)圖形92a～92j的圖形處理區(qū)域80a的整個區(qū)域中，一邊以指定的間隔使與第1處理區(qū)域86相同面積的檢查區(qū)域偏移，一邊在各個檢查區(qū)域中計算圖形覆蓋率。從而提取圖形覆蓋率比基準值小的檢查區(qū)域。并從所提取的檢查區(qū)域中將包括與布線圖形62a連接的孔圖形66的檢查區(qū)域作為第1處理區(qū)域86提取。
在圖形處理區(qū)域80a上，已經(jīng)配置了虛設(shè)圖形92a～92j的圖形覆蓋率將增加。其結(jié)果，要提取的檢查區(qū)域減小而能夠縮短處理時間。這樣，就能夠在布線圖形62a的周邊區(qū)域上進一步有效地生成追加圖形。
以上對本發(fā)明進行了說明。但構(gòu)成本發(fā)明的一部分的說明和附圖并不限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來說，能夠從本發(fā)明引申出各種不同的實施例和使用技術(shù)。
權(quán)利要求
1.一種圖形生成方法，包括讀出規(guī)定布線圖形的布線布局的數(shù)據(jù)和規(guī)定能夠與上述布線圖形連接的孔圖形的孔布局的數(shù)據(jù)；在同一布線層等級內(nèi)提取與圖形處理區(qū)域的上述布線圖形連接的孔圖形；提取包括上述孔圖形的第1處理區(qū)域；計算上述第1處理區(qū)域包含的上述布線圖形的第1圖形覆蓋率；以及根據(jù)上述第1圖形覆蓋率在上述第1處理區(qū)域生成第1追加圖形。
2.根據(jù)權(quán)利要求1所述的圖形生成方法，還包括相對于上述布線圖形根據(jù)設(shè)計規(guī)則在上述圖形處理區(qū)域設(shè)定禁止新的圖形的生成的禁止區(qū)域；以及除去上述禁止區(qū)域而在上述第1處理區(qū)域根據(jù)上述第1圖形覆蓋率生成上述第1追加圖形。
3.根據(jù)權(quán)利要求1所述的圖形生成方法，還包括在上述圖形處理區(qū)域中提取除了上述第1處理區(qū)域的第2處理區(qū)域；計算上述第2處理區(qū)域包含的上述布線圖形的第2圖形覆蓋率；以及根據(jù)上述第2圖形覆蓋率在上述第2處理區(qū)域生成第2追加圖形。
4.根據(jù)權(quán)利要求1所述的圖形生成方法，還包括在生成上述第1追加圖形之前，計算上述圖形處理區(qū)域包含的上述布線圖形的第2圖形覆蓋率；以及根據(jù)上述第2圖形覆蓋率在上述圖形處理區(qū)域生成第2追加圖形。
5.根據(jù)權(quán)利要求3所述的圖形生成方法，其中，上述第1追加圖形以第1周期進行排列，上述第2追加圖形以與上述第1周期不同的第2周期進行排列。
6.根據(jù)權(quán)利要求5所述的圖形生成方法，其中，表示上述第1周期內(nèi)的上述第1追加圖形的圖形覆蓋率的第1局部的圖形覆蓋率，比表示上述第2周期內(nèi)的上述第2追加圖形的圖形覆蓋率的第2局部的圖形覆蓋率大。
7.根據(jù)權(quán)利要求6所述的圖形生成方法，其中，上述第1周期比上述第2周期小。
8.根據(jù)權(quán)利要求7所述的圖形生成方法，其中，上述第1追加圖形的尺寸比上述第2追加圖形小。
9.一種半導體器件的制造方法，包括在同一布線層等級內(nèi)提取與圖形處理區(qū)域中的布線圖形連接的孔圖形，以包括上述孔圖形的方式提取第1處理區(qū)域，計算上述第1處理區(qū)域包含的上述布線圖形的第1圖形覆蓋率，生成將在上述第1處理區(qū)域根據(jù)上述第1圖形覆蓋率生成的第1追加圖形配置在上述布線圖形上的布線布局的數(shù)據(jù)，使用上述布線布局的數(shù)據(jù)制作半導體器件的制造所使用的光掩模。
10.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其中，生成上述布線布局的數(shù)據(jù)，還包括相對于上述布線圖形根據(jù)設(shè)計規(guī)則在上述圖形處理區(qū)域設(shè)定禁止新的圖形的生成的禁止區(qū)域；以及除去上述禁止區(qū)域在上述第1處理區(qū)域根據(jù)上述第1圖形覆蓋率生成上述第1追加圖形。
11.根據(jù)權(quán)利要求9所述的半導體器件的制造方法，其中，生成上述布線布局的數(shù)據(jù)，還包括在上述圖形處理區(qū)域中提取除了上述第1處理區(qū)域的第2處理區(qū)域；計算上述第2處理區(qū)域包含的上述布線圖形的第2圖形覆蓋率；以及根據(jù)上述第2圖形覆蓋率在上述第2處理區(qū)域生成第2追加圖形。
12.根據(jù)權(quán)利要求11所述的半導體器件的制造方法，其中，上述第1追加圖形以第1周期進行排列，上述第2追加圖形以與上述第1周期不同的第2周期進行排列。
13.根據(jù)權(quán)利要求12所述的半導體器件的制造方法，其中，表示上述第1周期內(nèi)的上述第1追加圖形的圖形覆蓋率的第1局部的圖形覆蓋率，比表示上述第2周期內(nèi)的上述第2追加圖形的圖形覆蓋率的第2局部的圖形覆蓋率大。
14.根據(jù)權(quán)利要求13所述的半導體器件的制造方法，其中，上述第1周期比上述第2周期小。
15.根據(jù)權(quán)利要求14所述的圖形生成方法，其中，上述第1追加圖形的尺寸比上述第2追加圖形小。
16.一種半導體器件，包括設(shè)置在絕緣膜表面的布線區(qū)域的布線；在包括在上述布線區(qū)域內(nèi)與上述布線的下面連接的插塞的第1區(qū)域上，以第1周期、第1尺寸和表示上述第1周期內(nèi)的圖形覆蓋率的第1局部的圖形覆蓋率配置的第1虛設(shè)布線；以及在上述布線區(qū)域內(nèi)在除了上述第1區(qū)域的第2區(qū)域上，以第2周期、第2尺寸和表示上述第2周期內(nèi)的圖形覆蓋率的第2局部的圖形覆蓋率配置的上述第2周期、上述第2尺寸和上述第2局部的圖形覆蓋率中的至少一者與上述第1周期、上述第1尺寸和上述第1局部的圖形覆蓋率不同的第2虛設(shè)布線。
17.根據(jù)權(quán)利要求16所述的半導體器件，其中，上述第1局部的圖形覆蓋率比上述第2局部的圖形覆蓋率大。
18.根據(jù)權(quán)利要求17所述的半導體器件，其中，上述第1周期比上述第2周期小。
19.根據(jù)權(quán)利要求18所述的半導體器件，其中，上述第1尺寸比上述第2尺寸小。
20.一種構(gòu)成為由計算機執(zhí)行的控制方法，包括讀出規(guī)定布線圖形的布線布局的數(shù)據(jù)和規(guī)定能夠與上述布線圖形連接的孔圖形的孔布局的數(shù)據(jù)的命令；在同一布線層等級內(nèi)提取與圖形處理區(qū)域的上述布線圖形連接的孔圖形的命令；提取包括上述孔圖形的第1處理區(qū)域的命令；計算上述第1處理區(qū)域包含的上述布線圖形的圖形覆蓋率的命令；以及根據(jù)上述圖形覆蓋率在上述第1處理區(qū)域生成圖形的命令。
全文摘要
一種圖形生成方法，其特征在于，讀出規(guī)定布線圖形的布線布局的數(shù)據(jù)和規(guī)定能夠與上述布線圖形連接的孔圖形的孔布局的數(shù)據(jù)；在同一布線層等級內(nèi)提取與圖形處理區(qū)域的上述布線圖形連接的孔圖形；提取包括上述孔圖形的第1處理區(qū)域；計算上述第1處理區(qū)域包含的上述布線圖形的第1圖形覆蓋率；以及根據(jù)上述第1圖形覆蓋率在上述第1處理區(qū)域生成第1追加圖形。
文檔編號G03F7/00GK1790352SQ20051011561
公開日2006年6月21日 申請日期2005年11月7日 優(yōu)先權(quán)日2004年11月5日
發(fā)明者羽多野正亮, 岡崎元哉, 和田純一, 西岡岳, 金子尚史, 藤卷剛, 東和幸, 吉田健司, 松永范昭 申請人:株式會社東芝