專利名稱：差動(dòng)放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及差動(dòng)放大器，特別涉及適用于液晶顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器等的差動(dòng)放大器以及采用了此差動(dòng)放大器的顯示裝置。
背景技術(shù)：
近來(lái)，顯示裝置廣泛地普及具有厚度薄、重量輕、消耗功率低的特征的液晶顯示裝置(LCD)，已經(jīng)被大量地應(yīng)用于攜帶電話機(jī)(移動(dòng)電話機(jī)、蜂窩電話)和PDA(個(gè)人數(shù)字助理)、筆記本PC等可攜帶設(shè)備的顯示部分。但是，隨著最近液晶顯示裝置的大畫面化和移動(dòng)圖像對(duì)應(yīng)的技術(shù)也得到提高，不只是應(yīng)用于移動(dòng)用途，而且也能實(shí)現(xiàn)固定型的大畫面顯示裝置和大畫面液晶電視。這些液晶顯示裝置利用了能高精細(xì)顯示的有源矩陣驅(qū)動(dòng)方式的液晶顯示裝置。首先，參照?qǐng)D29對(duì)有源矩陣驅(qū)動(dòng)方式的液晶顯示裝置的典型構(gòu)成進(jìn)行概述。還有，在圖29中，利用等價(jià)電路對(duì)液晶顯示部?jī)?nèi)的與1個(gè)像素相連的主要構(gòu)成進(jìn)行示意表示。
一般地，有源矩陣驅(qū)動(dòng)方式的液晶顯示裝置的顯示部960是由將透明的像素電極964以及薄膜晶體管(TFT)963以矩陣狀配置的半導(dǎo)體基板(例如，彩色SXGA面板的情況下，是1280×3像素列×1024像素行)和在整個(gè)表面上形成1個(gè)透明的電極966的對(duì)置基板以及使這兩個(gè)基板相面對(duì)，在其中間密封液晶的構(gòu)造構(gòu)成的。
通過(guò)掃描信號(hào)控制具有開(kāi)關(guān)功能的TFT963，當(dāng)TFT963為導(dǎo)通時(shí)，在像素電極964上施加與影像信號(hào)對(duì)應(yīng)的灰度電壓，由于各像素電極964和對(duì)置基板電極966之間的電位差，液晶的透過(guò)率產(chǎn)生變化，在液晶電容965中將該電位差保持一定期間，顯示圖像。
在半導(dǎo)體基板上，將傳送向各像素電極964施加的多個(gè)電平的電壓(灰度電壓)的數(shù)據(jù)線962、和傳送掃描信號(hào)的掃描線961布線成格子狀(上述彩色SXGA面板的情況下，數(shù)據(jù)線是1280×3條，掃描線是1024條)，掃描線961以及數(shù)據(jù)線962通過(guò)在互相交叉的部分產(chǎn)生的電容和與對(duì)置基板電極之間所挾的液晶電容等，成為大的容性負(fù)載。
還有，掃描信號(hào)通過(guò)柵極驅(qū)動(dòng)器970提供給掃描線961，另外對(duì)各像素電極964的灰度電壓的提供是通過(guò)數(shù)據(jù)驅(qū)動(dòng)器980經(jīng)由數(shù)據(jù)線962進(jìn)行。
1個(gè)畫面量的數(shù)據(jù)的重寫在1幀期間(1/60秒)進(jìn)行，由各掃描線依次每次選擇1像素行(每行)，在選擇期間內(nèi)，由各數(shù)據(jù)線提供灰度電壓。
還有，柵極驅(qū)動(dòng)器970提供至少2值的掃描信號(hào)即可，與此相對(duì)，數(shù)據(jù)驅(qū)動(dòng)器980則有必要以和灰度數(shù)相對(duì)應(yīng)的多值電平的灰度電壓驅(qū)動(dòng)數(shù)據(jù)線。因此，數(shù)據(jù)驅(qū)動(dòng)器980的緩沖部采用了能高精度地輸出電壓的差動(dòng)放大器。
另外，近來(lái)，液晶顯示裝置逐步具有高圖像質(zhì)量(多色化)，至少26萬(wàn)色(RGB各6位影像數(shù)據(jù))，進(jìn)一步，2680萬(wàn)色(RGB各8位影像數(shù)據(jù))以上的需要正在增長(zhǎng)。
因此，輸出與多位影像數(shù)據(jù)相對(duì)應(yīng)的灰度電壓的數(shù)據(jù)驅(qū)動(dòng)器不僅被要求極高精度的電壓輸出，而處理影像數(shù)據(jù)的電路部的元件數(shù)增加，數(shù)據(jù)驅(qū)動(dòng)器LSI的芯片面積增加成為帶來(lái)成本增高的原因。對(duì)于此問(wèn)題以下詳細(xì)說(shuō)明。
圖30是表示圖29的數(shù)據(jù)驅(qū)動(dòng)器980的構(gòu)成圖，是將數(shù)據(jù)驅(qū)動(dòng)器980的要件以框圖表示的圖。如果參照?qǐng)D30，數(shù)據(jù)驅(qū)動(dòng)器980包括鎖存地址選擇器981、鎖存器982、灰度電壓產(chǎn)生電路983、多個(gè)解碼器984和多個(gè)緩沖電路985。
鎖存地址選擇器981基于時(shí)鐘信號(hào)CLK決定數(shù)據(jù)鎖存的時(shí)間。鎖存器982基于由鎖存地址選擇器981決定的時(shí)間，鎖存影像數(shù)字?jǐn)?shù)據(jù)，根據(jù)STB信號(hào)(選通脈沖信號(hào))對(duì)于各解碼器984一齊輸出鎖存的數(shù)據(jù)?；叶入妷寒a(chǎn)生電路983生成對(duì)應(yīng)于影像數(shù)據(jù)的灰度數(shù)的灰度電壓。解碼器984選擇1個(gè)與輸入數(shù)據(jù)對(duì)應(yīng)的灰度電壓并輸出。緩沖器985輸入從解碼器984中輸出的灰度電壓，進(jìn)行電流放大，作為輸出電壓Vout輸出。
例如輸入6位影像數(shù)據(jù)的情況下，灰度數(shù)為64，灰度電壓產(chǎn)生電路983生成64個(gè)電平的灰度電壓。解碼器984包括從64個(gè)電平的灰度電壓中選擇1個(gè)灰度電壓的電路。
另一方面，輸入8位的影像數(shù)據(jù)的情況下，灰度數(shù)為256，灰度電壓產(chǎn)生電路983生成256個(gè)電平的灰度電壓。解碼器984包括從256個(gè)電平的灰度電壓中選擇1個(gè)灰度電壓的電路。
如果這樣多位化的話，灰度電壓產(chǎn)生電路983和解碼器984的電路規(guī)模就會(huì)增大。例如當(dāng)從6位增加為8位的情況下，電路規(guī)模變?yōu)?倍以上。即由于多位化數(shù)據(jù)驅(qū)動(dòng)器LSI的芯片面積增加，成本提高。
與此相對(duì)，在后述的專利文獻(xiàn)1和后述的專利文獻(xiàn)2中提出了即使多位化也能將數(shù)據(jù)驅(qū)動(dòng)器LSI的芯片面積增加限制在最小限度的構(gòu)成。圖31是在后述的專利文獻(xiàn)1中提出的構(gòu)成的一例(與后述專利文獻(xiàn)1的第16圖相對(duì)應(yīng))。
如果參照?qǐng)D31，此數(shù)據(jù)驅(qū)動(dòng)器與圖30所示的數(shù)據(jù)驅(qū)動(dòng)器相比，灰度電壓產(chǎn)生電路986、解碼器987以及緩沖器988的構(gòu)成不同。在圖31的數(shù)據(jù)驅(qū)動(dòng)器中，灰度電壓產(chǎn)生電路986按相隔2個(gè)灰度產(chǎn)生灰度電壓，解碼器987的灰度電壓線數(shù)減少為圖31的解碼器984的大約1/2。解碼器987根據(jù)影像數(shù)據(jù)選擇2個(gè)灰度電壓，輸出到緩沖電路988。緩沖電路988能對(duì)輸入的2個(gè)灰度電壓以及2個(gè)灰度電壓中間的灰度電壓進(jìn)行電流放大并輸出。
后述的專利文獻(xiàn)1、2的方案是通過(guò)包括輸入2個(gè)灰度電壓，將2個(gè)灰度電壓之一和其中間電壓輸出的緩沖電路988，將解碼器987的灰度電壓線數(shù)減為1半，削減解碼器987的電路規(guī)模，以節(jié)省面積即低成本化的實(shí)現(xiàn)為目標(biāo)。也就是說(shuō)，即使多位化，也能夠或多或少地抑制數(shù)據(jù)驅(qū)動(dòng)器LSI的芯片面積的增加。
還有，作為適合緩沖電路988的差動(dòng)放大器，提出了在后述的專利文獻(xiàn)1的第5(B)圖和后述的專利文獻(xiàn)2的第15圖中所示的構(gòu)成。在后述的專利文獻(xiàn)1的第5(B)圖中所示的構(gòu)成中，差動(dòng)對(duì)的輸出成為二極管連接的電流反射鏡的輸入端，被認(rèn)為是不能作為差動(dòng)放大器發(fā)揮功能的構(gòu)成，從與后述的專利文獻(xiàn)1相關(guān)的后述的專利公報(bào)2的第15圖中可以推測(cè)，在后述的專利文獻(xiàn)1、2中提出的差動(dòng)放大器的代表性的特征是例如圖32所示，是包括差動(dòng)段910的差動(dòng)放大器(根據(jù)本發(fā)明者的研究結(jié)果)。
在圖32中，表示了2輸入的差動(dòng)放大器的構(gòu)成，差動(dòng)段910的特征是與作為第1個(gè)差動(dòng)對(duì)的晶體管901、902分別并列連接了作為第2差動(dòng)對(duì)的晶體管903、904，各差動(dòng)對(duì)由公共的電流源907驅(qū)動(dòng)。晶體管901、903的柵極分別輸入灰度電壓Vp1、Vp2，晶體管902、904的柵極共同連接，反饋輸入差動(dòng)放大器的輸出Vn1。另外第1以及第2個(gè)差動(dòng)對(duì)的輸出對(duì)分別與電流反射鏡905、906的輸入端以及輸出端相連，進(jìn)行與第1以及第2差動(dòng)對(duì)公共的輸出信號(hào)對(duì)應(yīng)的放大動(dòng)作。
這樣的構(gòu)成差動(dòng)放大器·當(dāng)電壓Vp1、Vp2是同一輸入電壓時(shí)，輸出電壓Vn1和輸入電壓相等。
·當(dāng)電壓Vp1、Vp2不同時(shí)，輸出電壓Vn1是電壓Vp1、Vp2的中間電壓。
還有，在后述的專利文獻(xiàn)3中，記載了包括行DAC(數(shù)字模擬轉(zhuǎn)換器)和插入DAC，插入DAC包括多個(gè)差動(dòng)對(duì)，多個(gè)差動(dòng)對(duì)的輸入對(duì)的一個(gè)分別經(jīng)由開(kāi)關(guān)和行DAC的輸出相連，多個(gè)差動(dòng)對(duì)的輸入對(duì)的另一個(gè)共同地和輸出端子相連，多個(gè)差動(dòng)對(duì)的輸出對(duì)的一個(gè)以及另一個(gè)分別共同地相連，與負(fù)載元件對(duì)連接的同時(shí)，與放大段的差動(dòng)輸入對(duì)相連，放大段的輸出與輸出端子相連的構(gòu)成。
但是，在圖32中所示的差動(dòng)放大器，存在當(dāng)輸出2個(gè)輸入電壓的中間電壓時(shí)，如果2個(gè)輸入值的電壓差大，則不成為中間電壓，而是偏向2個(gè)輸入電壓中的一個(gè)電壓值的問(wèn)題(第1個(gè)問(wèn)題)。這樣的問(wèn)題已被指出(參考專利文獻(xiàn)1的第13頁(yè)、 段的記載)。
另外，在液晶顯示裝置中，數(shù)據(jù)驅(qū)動(dòng)器的輸出電壓特性在圖33(與專利文獻(xiàn)1的第20(b)圖相對(duì)應(yīng))中表示，在灰度數(shù)據(jù)的中間部分，灰度間的電位差小，但灰度數(shù)據(jù)較低的一側(cè)和較高的一側(cè)灰度間的電位差大。
由此，當(dāng)將圖32的差動(dòng)放大器用于液晶顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器的輸出緩沖電路時(shí)，存在只能對(duì)于灰度數(shù)據(jù)的中間部分適用這樣的問(wèn)題(第2個(gè)問(wèn)題)。
因此，在專利文獻(xiàn)1中，作為液晶顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器，記載了圖34(與專利文獻(xiàn)1的第21圖相對(duì)應(yīng))中所示的構(gòu)成。
圖34所示的數(shù)據(jù)驅(qū)動(dòng)器與圖31所示的數(shù)據(jù)驅(qū)動(dòng)器灰度電壓產(chǎn)生電路的構(gòu)成不同。在圖34所示的構(gòu)成中，在灰度電壓產(chǎn)生電路中，與較低一側(cè)和較高一側(cè)的灰度數(shù)據(jù)所對(duì)應(yīng)的灰度電壓在每1個(gè)灰度，生成灰度電壓(V0、V1、V2…、Vk以及Vn、V(n+1)…、V(m-1))，在與中間的灰度數(shù)據(jù)對(duì)應(yīng)的灰度電壓中，每2個(gè)灰度，生成灰度電壓(Vk、V(k+2)、V(k+4)、…、Vn)。
也就是說(shuō)，當(dāng)將圖32中所示的差動(dòng)放大器用于圖31所示的液晶顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器的輸出緩沖電路988中時(shí)，能削減數(shù)據(jù)線數(shù)的比率降低。因此，存在解碼器987的電路規(guī)模的削減和數(shù)據(jù)驅(qū)動(dòng)器LSI的面積削減的效果變小這樣的問(wèn)題(第3個(gè)問(wèn)題)。
本發(fā)明者對(duì)于在專利文獻(xiàn)1等中記載的、圖32的差動(dòng)放大器的特性進(jìn)行了調(diào)查，對(duì)于圖32的差動(dòng)放大器的問(wèn)題進(jìn)行了研究，以下進(jìn)行說(shuō)明。
圖35是為了說(shuō)明由圖32的差動(dòng)放大器輸出輸入電壓Vp1、Vp2的中間電壓Vn1時(shí)的作用的圖。以下，參照?qǐng)D35進(jìn)行說(shuō)明。
圖32的差動(dòng)放大器的2個(gè)差動(dòng)對(duì)(901、902)、(903、904)的各個(gè)晶體管分別采用相同的尺寸，晶體管901、902、903、904中流動(dòng)的電流分別為Ia、Ib、Ic、Id。在圖35中表示了輸入電壓Vp1、Vp2為Vp1＜Vp2時(shí)的例子。圖35是表示漏-源間電流Ids(縱軸)和對(duì)電源VSS的電壓V(橫軸)的關(guān)系圖，表示了晶體管901～904的特性曲線(Ids-Vg特性)。如果采用這樣的圖，比較容易理解此放大器的作用。
2個(gè)差動(dòng)對(duì)因?yàn)楣苍催B接的晶體管的尺寸也相同，所以2個(gè)差動(dòng)對(duì)的各個(gè)晶體管在圖35所示的共同的特性曲線上，具有動(dòng)作點(diǎn)。
電流反射鏡905、906的輸入端以及輸出端中流動(dòng)的電流是相互相等的，由此，2個(gè)差動(dòng)對(duì)的各個(gè)晶體管中流動(dòng)的電流，下式(1)的關(guān)系成立。
Ia+Ic＝Ib+Id…(1)另外，因?yàn)榫w管902、904柵極、源極、漏極分別是共同的，所以下式(2)成立。
Ib＝Id …(2)由上述2個(gè)關(guān)系式可以得出，Ib、Id是Ia、Ic之和一半的大小，與此對(duì)應(yīng)的電壓為Vn1。
因?yàn)榫w管的特性曲線是2次曲線，所以從圖35可以看出，當(dāng)電壓Vp1、Vp2的電壓差小時(shí)，因?yàn)樘匦郧€能近似為直線，所以電壓Vn1是Vp1、Vp2電壓之和的一半(中間電壓)。
但是，隨著電壓Vp1、Vp2的電壓差變大，Vn1向高電位一側(cè)的電壓Vp2偏移。
為了具體地對(duì)此確認(rèn)，根據(jù)圖32的差動(dòng)放大器的仿真結(jié)果(仿真是由本發(fā)明者進(jìn)行的)在圖36中表示。圖36是使輸入電壓Vp1一定，使Vp2相對(duì)Vp1在±0.5V的范圍變化時(shí)的輸出電壓Vn1的輸出特性。在圖中，虛線是電壓Vp1、Vp2之和的一半的輸出預(yù)期值。
從圖36看出，相對(duì)于Vp1、Vp2在±0.1V的范圍，電壓Vn1比較接近于輸出預(yù)期值，但在±0.5V的范圍內(nèi)，電壓Vn1偏離輸出預(yù)期值很大，在2個(gè)輸入電壓Vp1、Vp2之中，向電位高的一側(cè)偏移。
也就是說(shuō)，在圖32所示的差動(dòng)放大器中，存在能夠輸出2個(gè)輸入電壓的中間電壓只限于2個(gè)輸入電壓的電位差非常小的情況這樣的問(wèn)題。
接著，試著對(duì)于圖31所示的解碼器987進(jìn)行詳細(xì)的分析。圖31所示的數(shù)據(jù)驅(qū)動(dòng)器的灰度電壓產(chǎn)生電路986每隔2個(gè)灰度生成灰度電壓，將解碼器987的灰度電壓線數(shù)減少為圖30所示的解碼器984的灰度電壓線數(shù)的大約1/2。但同時(shí)，由于構(gòu)成解碼器的晶體管數(shù)沒(méi)有大幅減少，所以也存在節(jié)省面積的效果低這樣的問(wèn)題(根據(jù)本發(fā)明者的研究結(jié)果)。對(duì)于此問(wèn)題，對(duì)于4位數(shù)據(jù)輸入的解碼器987的情況，參照?qǐng)D37、38進(jìn)行說(shuō)明。
圖37是表示圖31的解碼器987以及緩沖電路988的輸入輸出對(duì)應(yīng)關(guān)系的圖。在圖37中，表示對(duì)于17個(gè)輸出電平，每隔2個(gè)灰度設(shè)置9個(gè)灰度電壓A～I(xiàn)，由解碼器987選擇的2個(gè)灰度電壓的組合(Vp1、Vp2)的列。
例如，第1個(gè)電平，因?yàn)槭菍⑤斎腚妷?灰度電壓)A從緩沖電路988輸出，所以解碼器987作為輸入到緩沖電路988的2個(gè)電壓(Vp1、Vp2)選擇(A、A)。
另外，對(duì)于第2個(gè)電平，因?yàn)閺木彌_電路988輸出第1個(gè)以及第3個(gè)電平的輸入電壓(灰度電壓)A以及B的中間電壓，所以解碼器987作為輸入到緩沖電路988的2個(gè)電壓(Vp1、Vp2)選擇(A、B)。
同樣地，決定與17個(gè)電平對(duì)應(yīng)的(Vp1、Vp2)的組合。
然后在圖37中，對(duì)于4位數(shù)據(jù)(D3、D2、D1、D0)，對(duì)應(yīng)了1～16的電平。
這樣，在專利文獻(xiàn)1中記載的、選擇輸入2個(gè)灰度電壓、輸出相同的2個(gè)灰度電壓之一和其中間電壓的方法中，輸出電平數(shù)加1個(gè)電平數(shù)是必要的，輸入電壓(灰度電壓)數(shù)是輸出電平數(shù)的二分之一加1個(gè)是必要的。
圖38是表示由選擇圖37的(Vp1、Vp2)的組合的解碼器987的n溝道晶體管構(gòu)成的具體例的圖。通過(guò)4位數(shù)據(jù)信號(hào)(D3、D2、D1、D0)以及其反相信號(hào)(D3B、D2B、D1B、D0B)，將從9個(gè)輸入電壓(灰度電壓)A～I(xiàn)中選擇的灰度電壓輸出到輸出線(Vp1、Vp2)。還有，p溝道晶體管構(gòu)成的解碼器是通過(guò)改變了各位的數(shù)據(jù)信號(hào)和其反相信號(hào)的構(gòu)成，能容易地實(shí)現(xiàn)。
在圖38所示的解碼器的例子中，表示增加了位線(D1、D1B)，分為前3位(D3、D2、D1)和后2位(D1、D0)的構(gòu)成。另外，前3位(D3、D2、D1)的構(gòu)成是作為競(jìng)賽(tournament)型晶體管數(shù)最小的構(gòu)成。圖38的解碼器是由前3位(D3、D2、D1)選擇2個(gè)灰度電壓，由后2位(D1、D0)選擇分別輸出到輸出線(Vp1、Vp2)的灰度電壓的構(gòu)成。此時(shí)的圖38的4位解碼器是由輸入電壓(灰度電壓)數(shù)為9個(gè)、位線數(shù)為10、晶體管數(shù)為30個(gè)(晶體管401～430)構(gòu)成的。還有，也能是分為前2位(D3、D2)、后2位(D1、D0)的構(gòu)成。例如，雖然在圖中未表示，是由前2位(D3、D2)選擇3個(gè)灰度電壓，由后2位(D1、D0)從3個(gè)灰度電壓中選擇分別輸出到輸出線(Vp1、Vp2)上的灰度電壓的構(gòu)成。此時(shí)，要增加灰度電源數(shù)。
為了和圖38的解碼器987相比較，在圖39中表示圖30的解碼器984的構(gòu)成(n溝道晶體管構(gòu)成)。
在圖39中表示的構(gòu)成是晶體管數(shù)最小的競(jìng)賽(tournament)型構(gòu)成，是由輸入電壓(灰度電壓)數(shù)為16個(gè)，位線數(shù)為8，晶體管數(shù)為30個(gè)(晶體管501～530)構(gòu)成的。
如果比較圖38和圖39中分別表示的解碼器，在圖38中表示的構(gòu)成中，輸入電壓(灰度電壓)數(shù)減少為約1/2，晶體管數(shù)相同。這雖然與位數(shù)和解碼器的構(gòu)成多少不同，在專利文獻(xiàn)1中記載的圖31的解碼器987概括地說(shuō)，構(gòu)成解碼器的晶體管數(shù)沒(méi)有大幅減少，因而存在節(jié)省面積的效果低的問(wèn)題。
對(duì)于上述問(wèn)題，希望用于輸出緩沖電路988的差動(dòng)放大器對(duì)2個(gè)輸入電壓能輸出3個(gè)以上的多值電壓電平，在更大的電壓范圍內(nèi)能高精度地輸出各輸出電平。
專利文獻(xiàn)1特開(kāi)2001-34234公報(bào)(第5圖、第20圖、第21圖)；專利文獻(xiàn)2特開(kāi)2001-343948公報(bào)(第15圖)；專利文獻(xiàn)3美國(guó)專利第6246351說(shuō)明書(shū)(第1圖)。

發(fā)明內(nèi)容
本發(fā)明要解決的問(wèn)題是提供對(duì)于2個(gè)輸入電壓能輸出最大4個(gè)多值電壓電平，在更大的電壓范圍內(nèi)能高精度地輸出各輸出電平的差動(dòng)放大器。
再有，本發(fā)明要解決的另一問(wèn)題是提供大幅削減輸入電壓(灰度電源)數(shù)的同時(shí)，減少晶體管數(shù)的數(shù)據(jù)驅(qū)動(dòng)器。
進(jìn)一步，本發(fā)明要解決的再一問(wèn)題是提供節(jié)省面積、低成本的數(shù)據(jù)驅(qū)動(dòng)器和包括數(shù)據(jù)驅(qū)動(dòng)器的顯示裝置。
為了解決上述問(wèn)題的至少1個(gè)，有關(guān)本發(fā)明一方面的差動(dòng)放大器至少包括1個(gè)差動(dòng)對(duì)，在上述一個(gè)差動(dòng)對(duì)的輸入對(duì)的一個(gè)與輸入端子相連、另外一個(gè)與輸出端子反饋連接的差動(dòng)放大器中，設(shè)置了和上述輸入端子不同的另外的輸入端子，輸出對(duì)和上述差動(dòng)對(duì)的輸出對(duì)共同地連接，進(jìn)一步包括輸入對(duì)的一個(gè)和上述輸入端子相連、另一個(gè)和上述的另外的輸入端子相連的其它的差動(dòng)對(duì)。
更加詳細(xì)地，本發(fā)明至少包括第1以及第2輸入端子；輸出端子；輸入對(duì)的一對(duì)與上述第1輸入端子相連，另外一對(duì)和上述輸出端子相連的第1差動(dòng)對(duì)；輸入對(duì)的一對(duì)與上述第1輸入端子相連，另外一對(duì)與上述第2輸入端子相連的第2差動(dòng)對(duì)；為上述第1差動(dòng)對(duì)提供電流的第1電流源；為上述第2差動(dòng)對(duì)提供電流的第2電流源；與上述第1以及第2差動(dòng)對(duì)的輸出對(duì)相連的負(fù)載電路；至少上述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和上述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接；包括輸入端與上述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和上述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)的公共連接點(diǎn)連接，上述輸出端子連接了輸出端的放大段。
在本發(fā)明中，上述第1差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)和上述第2差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)共同地連接，上述負(fù)載電路包括與上述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和上述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)的公共連接點(diǎn)以及上述第1差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)和上述第2差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)的公共連接點(diǎn)相連、成為上述第1以及第2差動(dòng)對(duì)的公共負(fù)載的負(fù)載元件。
在本發(fā)明中，上述負(fù)載電路包括與上述第1差動(dòng)對(duì)的輸出對(duì)相連的第1負(fù)載元件和與上述第2差動(dòng)對(duì)的輸出對(duì)相連的第2負(fù)載元件。
在本發(fā)明中也可以構(gòu)成為包括上述第1輸入端子、切換與第1以及第2輸入電壓的連接的第1切換開(kāi)關(guān)、上述第2輸入端子、切換與第1以及第2輸入電壓的連接的第2切換開(kāi)關(guān)；上述第1以及第2輸入端子的一個(gè)與上述第1以及第2輸入電壓的一個(gè)相連時(shí)，上述第1以及第2輸入端子的另外一個(gè)與上述第1以及第2輸入電壓的一個(gè)或者另外一個(gè)之中的任意一個(gè)相連。
在本發(fā)明中，也可以構(gòu)成為包括可變地控制上述第1電流源和上述第2電流源的電流的電流控制電路。
在本發(fā)明中，也可以構(gòu)成為上述放大段至少包括控制端子與上述差動(dòng)段的輸出端相連，在第1電源和上述輸出端子間插入的晶體管；具有包括上述輸出端子和在第2電源間連接的充電電路或者放電電路。
在本發(fā)明中，也可以構(gòu)成為包括在上述第2差動(dòng)對(duì)的輸入對(duì)之中，將與上述第1輸入端子相連一側(cè)的輸入不同的另外的輸入切換為上述輸出端子和上述第2輸入端子的任意一個(gè)的切換開(kāi)關(guān)。
在本發(fā)明中，也可以構(gòu)成為上述切換開(kāi)關(guān)將上述第2差動(dòng)對(duì)的輸入對(duì)之中，與上述第1輸入端子相連一側(cè)的輸入不同的另外的輸入在與上述輸出端子以規(guī)定的期間連接之后，切換為與上述第2輸入端子相連。
有關(guān)本發(fā)明的放大器，至少包括分別接收第1以及第2信號(hào)的第1以及第2輸入端子、輸出端子，將在上述第1輸入端子輸入的上述第1信號(hào)的電平和在上述第2輸入端子輸入的上述第2信號(hào)的電平以預(yù)先決定的規(guī)定的外插比外分之后的電平的輸出信號(hào)從上述輸出端子輸出。在此放大器中，當(dāng)上述第1輸入端子的第1信號(hào)比上述第2輸入端子的第2信號(hào)低時(shí)，從輸出端子輸出讓上述第1信號(hào)和上述輸出信號(hào)之電平差與上述第2信號(hào)和上述輸出信號(hào)之電平差的比為規(guī)定值那樣的上述輸出信號(hào)，當(dāng)上述第1輸入端子的第1信號(hào)比上述第2輸入端子的第2信號(hào)高時(shí)，從上述輸出端子輸出讓輸出信號(hào)和上述第1信號(hào)之電平差與上述輸出信號(hào)和上述第2信號(hào)之電平差的比為規(guī)定值那樣的上述輸出信號(hào)。
關(guān)于本發(fā)明另一方面的顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器包括生成多個(gè)電壓電平的灰度電壓產(chǎn)生電路、輸出基于輸入數(shù)據(jù)，從上述多個(gè)電壓電平中選擇的至少2個(gè)電壓的解碼器、輸入從上述解碼器中輸出的2個(gè)電壓，將與上述輸入數(shù)據(jù)對(duì)應(yīng)的電壓從輸出端子輸出的緩沖電路。上述緩沖電路由上述有關(guān)本發(fā)明的差動(dòng)放大器構(gòu)成。
關(guān)于本發(fā)明又一方面的顯示裝置包括在一個(gè)方向相互平行延伸的多條數(shù)據(jù)線、在與上述的一個(gè)方向垂直的方向相互平行延伸的多條掃描線、在多條數(shù)據(jù)線和多條掃描線的交叉部分以矩陣狀配置的多個(gè)像素電極；具有與上述的像素電極的各個(gè)相對(duì)應(yīng)，與漏極以及源極的一個(gè)所對(duì)應(yīng)的上述像素電極相連，與上述的漏極以及源極的另一個(gè)所對(duì)應(yīng)的上述數(shù)據(jù)線相連，與柵極所對(duì)應(yīng)的上述掃描線相連的多個(gè)晶體管；包括對(duì)上述的多條掃描線分別提供掃描信號(hào)的柵極驅(qū)動(dòng)器；作為對(duì)上述多條數(shù)據(jù)線分別提供與輸入數(shù)據(jù)對(duì)應(yīng)的灰度信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器，包括有關(guān)本發(fā)明的顯示裝置用的上述數(shù)據(jù)驅(qū)動(dòng)器。
在關(guān)于本發(fā)明的數(shù)據(jù)驅(qū)動(dòng)器中，也可以構(gòu)成為上述灰度電壓產(chǎn)生電路對(duì)4×s個(gè)(其中，s為規(guī)定的正整數(shù))灰度電壓，輸出第(4×k-2)個(gè)和第(4×k-1)個(gè)(其中，k為1～s的整數(shù))的2×s個(gè)的灰度電壓。
在有關(guān)本發(fā)明的數(shù)據(jù)驅(qū)動(dòng)器中，也可以構(gòu)成為上述解碼器也可以作為由n位寬度的輸入數(shù)據(jù)信號(hào)(其中，n為2以上的正整數(shù))之中的前(n-2)位的輸入數(shù)據(jù)信號(hào)從上述灰度電壓產(chǎn)生電路輸出的2×s個(gè)的灰度電壓之中，選擇第(4×j-2)個(gè)和第(4×j-1)個(gè)(其中，j為1～s的整數(shù)之一)的2個(gè)灰度電壓的第1選擇部、由n位寬度的上述輸入數(shù)據(jù)信號(hào)的后2位，從由上述第1選擇部選擇的上述2個(gè)灰度電壓之中，選擇在上述緩沖電路的第1以及第2端子輸入的電壓的第2選擇部。
根據(jù)本發(fā)明，在接收2個(gè)輸入電壓、能輸出2個(gè)輸入電壓以及其外插電壓共計(jì)4個(gè)電平的差動(dòng)放大器中，所具有的效果是能夠在更大的電壓范圍內(nèi)高精度地輸出4個(gè)電壓電平。
根據(jù)本發(fā)明，輸出在上述差動(dòng)放大器的2個(gè)輸入端子選擇輸入的2個(gè)輸入電壓的解碼器，能夠大幅削減輸入電壓(灰度電源)數(shù)的同時(shí)，也能大幅削減晶體管數(shù)，所具有的效果是能實(shí)現(xiàn)節(jié)省面積。
根據(jù)本發(fā)明，所具有的效果是通過(guò)采用上述差動(dòng)放大器以及解碼器，節(jié)省面積低成本的數(shù)據(jù)驅(qū)動(dòng)器LSI成為可能，另外，包括數(shù)據(jù)驅(qū)動(dòng)器的顯示裝置的低成本和窄邊框化也成為可能。


圖1是表示本發(fā)明第1實(shí)施例的差動(dòng)放大器的構(gòu)成圖。
圖2是說(shuō)明本發(fā)明第1實(shí)施例的差動(dòng)放大器的外插動(dòng)作的圖。
圖3是根據(jù)電流電壓特性說(shuō)明本發(fā)明第1實(shí)施例的差動(dòng)放大器的外插動(dòng)作的圖。
圖4是根據(jù)電流電壓特性說(shuō)明本發(fā)明第1實(shí)施例的差動(dòng)放大器的外插動(dòng)作的圖。
圖5是根據(jù)電流電壓特性說(shuō)明本發(fā)明第1實(shí)施例的差動(dòng)放大器的外插動(dòng)作的圖。
圖6是根據(jù)電流電壓特性說(shuō)明本發(fā)明第1實(shí)施例的差動(dòng)放大器的外插動(dòng)作的圖。
圖7是表示本發(fā)明第2實(shí)施例的差動(dòng)放大器的構(gòu)成圖。
圖8是表示本發(fā)明第3實(shí)施例的差動(dòng)放大器的構(gòu)成圖。
圖9是表示本發(fā)明第4實(shí)施例的差動(dòng)放大器的構(gòu)成圖。
圖10是表示本發(fā)明第5實(shí)施例的差動(dòng)放大器的構(gòu)成圖。
圖11是表示本發(fā)明第6實(shí)施例的差動(dòng)放大器的構(gòu)成(仿真對(duì)象電路)的圖。
圖12是表示本發(fā)明第6實(shí)施例的差動(dòng)放大器的輸入輸出特性(DC特性)的圖。
圖13是表示本發(fā)明第6實(shí)施例的差動(dòng)放大器的輸入輸出特性(AC特性)的圖。
圖14是表示本發(fā)明第6實(shí)施例的差動(dòng)放大器的輸入輸出特性(AC特性)的圖。
圖15是表示本發(fā)明第6實(shí)施例的差動(dòng)放大器的輸入輸出特性(AC特性)的圖。
圖16(A)是表示本發(fā)明第6實(shí)施例的差動(dòng)放大器的輸入輸出過(guò)渡特性的圖，(B)是(A)的一部分放大圖。
圖17是表示本發(fā)明第7實(shí)施例的差動(dòng)放大器的構(gòu)成圖。
圖18是表示本發(fā)明第7實(shí)施例的差動(dòng)放大器中開(kāi)關(guān)控制的圖。
圖19(A)是表示本發(fā)明第7實(shí)施例的差動(dòng)放大器的輸入輸出過(guò)渡特性的圖，(B)是(A)的一部分放大圖。
圖20是表示本發(fā)明第8實(shí)施例的2位數(shù)據(jù)輸入DAC中輸入數(shù)據(jù)和輸出電平的對(duì)應(yīng)的圖。
圖21是表示進(jìn)行圖20的控制的2位解碼器的構(gòu)成圖。
圖22是表示本發(fā)明第8實(shí)施例的DAC的輸出電壓波形圖。
圖23是將本發(fā)明第9實(shí)施例的4位數(shù)據(jù)輸入DAC中輸入數(shù)據(jù)和輸出電平的對(duì)應(yīng)以表形式表示的圖。
圖24是表示進(jìn)行圖23的控制的2位解碼器的構(gòu)成圖。
圖25是表示本發(fā)明第10實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成圖。
圖26是表示本發(fā)明第11實(shí)施例的差動(dòng)放大器的構(gòu)成圖。
圖27是表示本發(fā)明第11實(shí)施例的變形例的圖。
圖28是從電流電壓特性說(shuō)明本發(fā)明第11實(shí)施例的差動(dòng)放大器的外分動(dòng)作的圖。
圖29是表示有源矩陣型液晶顯示裝置的構(gòu)成圖。
圖30是表示圖29的數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成圖。
圖31是表示專利文獻(xiàn)1中記載的的數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成圖。
圖32是表示專利文獻(xiàn)1中記載的的差動(dòng)放大器(基于本發(fā)明者的推測(cè))的構(gòu)成圖。
圖33是表示數(shù)據(jù)驅(qū)動(dòng)器的輸出電壓特性的圖。
圖34是表示專利文獻(xiàn)1中記載的的數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成圖。
圖35是為了從電流電壓特性說(shuō)明圖32的差動(dòng)放大器的動(dòng)作的圖。
圖36是表示圖32的差動(dòng)放大器的輸入輸出特性(DC特性)的一例的圖。
圖37是表示圖31的解碼器987、緩沖電路988的輸入輸出對(duì)應(yīng)的圖。
圖38是表示圖31的解碼器987的構(gòu)成圖。
圖39是表示圖30的解碼器984的構(gòu)成圖。
圖中1-輸入端子，3-輸出端子，5、15-電流反射鏡，6、16-放大段，7、17-電流控制電路，8-輸入控制電路，101～104、211、212-n溝道晶體管，109、111、112、115、116、201～204-p溝道晶體管，110、126、127-恒電流源，151、152、154、155、161、162-開(kāi)關(guān)，301～316、401～430、501～530-n溝道晶體管，901～904-n溝道晶體管，905、906、908-p溝道晶體管，907、909-恒電流源，910-差動(dòng)段，960-顯示部，961-掃描線，962-數(shù)據(jù)線，963-薄膜晶體管，964-像素電極，966-對(duì)置基板電極，965-液晶電容，970-柵極驅(qū)動(dòng)器，980-數(shù)據(jù)驅(qū)動(dòng)器，981-鎖存地址選擇器，982-鎖存器，983、986-灰度電壓產(chǎn)生電路，984、987-解碼器，985、988-緩沖電路，T1、T2-輸入端子。
具體實(shí)施例方式
對(duì)于本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行說(shuō)明。本發(fā)明的一實(shí)施方式，在包括第1差動(dòng)對(duì)101、102，該第1差動(dòng)對(duì)101、102的輸入對(duì)的一個(gè)(非反相輸入側(cè))與第1輸入端子T1相連，另外一個(gè)(反相輸入側(cè))與輸出端子3反饋連接而成的差動(dòng)放大器中，還包括第2差動(dòng)對(duì)103、104，其輸出對(duì)和該第1差動(dòng)對(duì)101、102的輸出對(duì)共同連接，輸入對(duì)的一個(gè)與第1輸入端子T1相連，另外一個(gè)與和第1輸入端子T1不同的第2輸入端子T2相連。
在本實(shí)施方式中，包括為第1差動(dòng)對(duì)101、102提供電流的第1電流源126、為第2差動(dòng)對(duì)103、104提供電流的第2電流源127、與上述第1以及第2差動(dòng)對(duì)的輸出對(duì)相連的負(fù)載電路111、112，第1差動(dòng)對(duì)101、102的輸出對(duì)的一個(gè)和第2差動(dòng)對(duì)103、104的輸出對(duì)的一個(gè)共同連接，該共同連接點(diǎn)成為上述差動(dòng)段的輸出端4。
在本實(shí)施方式中，構(gòu)成為第1差動(dòng)對(duì)101、102的輸出對(duì)的另外一個(gè)和第2差動(dòng)對(duì)103、104的輸出對(duì)的另外一個(gè)共同連接，負(fù)載電路111、112與第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)、以及上述第1差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)和上述第2差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)的共同連接點(diǎn)相連，成為上述第1以及第2差動(dòng)對(duì)的共同負(fù)載。
在本實(shí)施方式中，上述負(fù)載電路包括與第1差動(dòng)對(duì)101、102的輸出對(duì)相連的第1負(fù)載電路113、114和與第2差動(dòng)對(duì)103、104的輸出對(duì)相連的第2負(fù)載電路115、116。
在本實(shí)施方式中，包括第1輸入端子T1、切換第1以及第2輸入電壓Vi1、Vi2的連接的第1切換開(kāi)關(guān)151、154、第2輸入端子T2、切換第1以及第2輸入電壓Vi1、Vi2的連接的第2切換開(kāi)關(guān)152、155，當(dāng)?shù)?以及第2輸入端子T1、T2的一個(gè)與上述第1以及第2輸入電壓的一個(gè)相連時(shí)，上述第1以及第2輸入端子T1、T2的另外一個(gè)與第1以及第2輸入電壓的一個(gè)或者另外一個(gè)的任意一個(gè)相連。
在本實(shí)施方式中，包括電流控制電路7，能分別可變?cè)O(shè)定構(gòu)成第1電流源126的晶體管、和構(gòu)成第2電流源127的晶體管的偏置電壓。
在本實(shí)施方式中，上述放大段6包括控制端子與差動(dòng)段的輸出端4連接并在第1電源VDD和上述輸出端子3間插入的晶體管109、和在輸出端子3與第2電源VSS間連接的電流源110。
在本實(shí)施方式中，包括第1以及第2輸入端子T1、T2、輸出端子3、與第1以及第2輸入端子相連的第1差動(dòng)段、與第1以及第2輸入端子相連的第2差動(dòng)段、輸入端與上述第1差動(dòng)段的輸出端相連，輸出端與上述輸出端子3相連的第1放大段6、輸入端與上述第2差動(dòng)段的輸出端相連，輸出端與上述輸出端子3相連的第2放大段16。
在本實(shí)施方式中，第1差動(dòng)段包括輸入對(duì)的一個(gè)與上述第1輸入端子T1相連，另外一個(gè)與上述輸出端子3相連的第1導(dǎo)電型的第1差動(dòng)對(duì)101、102；輸入對(duì)的一個(gè)與上述第1輸入端子T1相連，另外一個(gè)與上述第2輸入端子T2相連的第1導(dǎo)電型的第2差動(dòng)對(duì)103、104；為第1差動(dòng)對(duì)101、102提供電流的第1電流源126；為第2差動(dòng)對(duì)103、104提供電流的第2電流源127；與上述第1以及第2差動(dòng)對(duì)的輸出對(duì)相連的第1負(fù)載電路5。上述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和上述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同連接的共同連接點(diǎn)成為上述第1差動(dòng)段的輸出端4。第2差動(dòng)段包括輸入對(duì)的一個(gè)與第1輸入端子T1相連，另外一個(gè)與輸出端子3相連的第2導(dǎo)電型的第3差動(dòng)對(duì)201、202；輸入對(duì)的一個(gè)與上述第1輸入端子T1相連，另外一個(gè)與上述第2輸入端子T2相連的第2導(dǎo)電型的第4差動(dòng)對(duì)203、204；為上述第3差動(dòng)對(duì)提供電流的第3電流源226；為上述第4差動(dòng)對(duì)提供電流的第4電流源227；與上述第3以及第4差動(dòng)對(duì)的輸出對(duì)相連的第2負(fù)載電路15。上述第3差動(dòng)對(duì)的輸出對(duì)的一個(gè)和上述第4差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接的共同連接點(diǎn)成為上述第2差動(dòng)段的輸出端14。
在本實(shí)施方式中，也可以構(gòu)成為包括切換開(kāi)關(guān)，其將作為上述第2差動(dòng)對(duì)的輸入對(duì)之中的與上述第1輸入端子相連的一個(gè)不同的另外一個(gè)切換為上述輸出端子和上述第2輸入端子的任意一個(gè)。
在本實(shí)施方式中，在將上述第2差動(dòng)對(duì)的輸入對(duì)的另外一個(gè)與上述輸出端子以規(guī)定的期間連接之后，與上述第2輸入端子相連那樣進(jìn)行切換。
在本實(shí)施方式的差動(dòng)放大器中，包括分別接收第1以及第2信號(hào)的第1以及第2輸入端子T1、T2、輸出端子3。將輸入第1輸入端子T1的第1信號(hào)電壓V(T1)、輸入第2輸入端子T2的第2信號(hào)電壓V(T2)以預(yù)先決定的規(guī)定的外插比外分的電壓的輸出信號(hào)從輸出端子3輸出。
在此差動(dòng)放大器中，當(dāng)?shù)?輸入端子的第1信號(hào)電壓V(T1)比第2輸入端子的第2信號(hào)電壓V(T2)還要低(即，V(T1)＜V(T2))時(shí)，從輸出端子3輸出第1信號(hào)電壓V(T1)和輸出信號(hào)的電壓Vout的電位差(V(T1)-Vout)以及第2信號(hào)電壓V(T2)和輸出信號(hào)的電壓Vout的電位差(V(T2)-Vout)的比為規(guī)定值那樣的輸出電壓；當(dāng)?shù)?輸入端子的第1信號(hào)電壓V(T1)比第2輸入端子的第2信號(hào)電壓V(T2)還要高(即，V(T1)＞V(T2))時(shí)，從輸出端子3輸出輸出電壓Vout和第1信號(hào)電壓V(T1)的電位差(Vout-V(T1))以及輸出電壓Vout和第2信號(hào)電壓V(T2)的電位差(Vout-V(T2))的比為規(guī)定值那樣的輸出電壓。
在本實(shí)施方式中，當(dāng)外插比為1比2的情況下，第1以及第2輸入端子T1、T2的信號(hào)電壓分 別為第2、第3電平時(shí)，輸出使第2、第3電平以1比2外插的第1電平的電壓；當(dāng)上述第1以及第2輸入端子的信號(hào)電壓同時(shí)為第2電平時(shí)，輸出上述第2電平的電壓；當(dāng)上述第1以及第2輸入端子的信號(hào)電壓同為第3電平時(shí)，輸出上述第3電平的電壓；當(dāng)上述第1以及第2輸入端子的信號(hào)電壓分別為第3、第2電平時(shí)，輸出使第3、第2電平以1比2外插的第4電平的電壓。在本實(shí)施方式的差動(dòng)放大器中，上述第1至第4電平的各個(gè)電平的差電壓是等間隔的。
在關(guān)于本發(fā)明的差動(dòng)放大器中，差動(dòng)對(duì)并非僅限定于2個(gè)。例如包括第1至第{2×(m-1)}(其中，m為2以上的規(guī)定正整數(shù))的輸入端子、1個(gè)輸出端子、第1至第m個(gè)差動(dòng)對(duì)(101、102)；(103、104)；(105、106)。上述第1差動(dòng)對(duì)的輸入對(duì)的一個(gè)與上述第1輸入端子相連，另外一個(gè)與上述輸出端子相連，上述第2差動(dòng)對(duì)的輸入對(duì)的一個(gè)與上述第1輸入端子相連，另外一個(gè)與上述第2輸入端子相連，上述第i(其中，i為2以上m以下的整數(shù))差動(dòng)對(duì)的輸入對(duì)分別與第{2×(i-1)-1}和第{2×(i-1)}的輸入端子相連。例如，當(dāng)i＝3的情況下，第3差動(dòng)對(duì)的輸入對(duì)與第3輸入端子T3和第4輸入端子T4相連。差動(dòng)放大器包括為第1至第m差動(dòng)對(duì)提供電流的第1至第m電流源126、127、128、與上述第1至第m差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)、上述第1至第m差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)的共同連接點(diǎn)相連的負(fù)載電路5，輸入端與上述第1至第m差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)相連，輸出端與上述輸出端子相連的放大段6也可以。放大段6也可以是在上述第1至第m差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)和在上述第1至第m差動(dòng)對(duì)的輸出對(duì)的另外一個(gè)的共同連接點(diǎn)上連接輸入對(duì)，在上述輸出端子上連接輸出端的差動(dòng)型的放大段6。
還有，如上述那樣，由3個(gè)以上構(gòu)成差動(dòng)對(duì)的情況下，對(duì)于第1以及第2差動(dòng)對(duì)設(shè)定的外插比，根據(jù)在上述第i差動(dòng)對(duì)的輸入對(duì)所輸入的電壓進(jìn)行調(diào)制。
(實(shí)施例)為了對(duì)上述實(shí)施方式進(jìn)一步詳細(xì)說(shuō)明，參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。圖1是表示本發(fā)明一實(shí)施例的構(gòu)成圖。本實(shí)施例的差動(dòng)放大器是能夠?qū)⑤斎氲捷斎攵俗覶1、T2的電壓的外插電壓輸出的差動(dòng)放大器。圖1的差動(dòng)放大器包括源極共同連接、由通過(guò)第1電流源126驅(qū)動(dòng)的n溝道晶體管101、102構(gòu)成的第1差動(dòng)對(duì)；和源極共同連接，通過(guò)第2電流源127驅(qū)動(dòng)的n溝道晶體管103、104構(gòu)成的第2差動(dòng)對(duì)。構(gòu)成第1差動(dòng)對(duì)的一個(gè)晶體管101的柵極(第1差動(dòng)對(duì)的輸入對(duì)的非反相輸入側(cè))與輸入端子T1相連，另外一個(gè)晶體管102的柵極(第1差動(dòng)對(duì)的輸入對(duì)的反相輸入側(cè))與輸出端子3相連。另外，構(gòu)成第2差動(dòng)對(duì)的一個(gè)晶體管103的柵極與輸入端子T1相連，另一個(gè)晶體管104的柵極與輸入端子T2相連。
在本實(shí)施例中，第1以及第2差動(dòng)對(duì)的輸出對(duì)相互共同地連接。即構(gòu)成第1差動(dòng)對(duì)的晶體管101的漏極和構(gòu)成第2差動(dòng)對(duì)的晶體管103的漏極相互共同地連接。構(gòu)成第1差動(dòng)對(duì)的晶體管102的漏極和構(gòu)成第2差動(dòng)對(duì)的104的漏極相互共同地連接。各個(gè)共同連接點(diǎn)與由p溝道晶體管111、112構(gòu)成的電流反射鏡電路5的輸出端(p溝道晶體管112的漏極)和輸入端(p溝道晶體管111的漏極)分別相連。還有，以下，例如由晶體管101、102構(gòu)成的差動(dòng)對(duì)也記為差動(dòng)對(duì)101、102，由晶體管111、112構(gòu)成的電流反射鏡電路也能記為電流反射鏡電路111、112。
放大段6連接在電流反射鏡電路5的輸出端4(晶體管112的漏極)和輸出端子3之間，接收電流反射鏡電路5的輸出信號(hào)，產(chǎn)生放大作用。圖1所示的構(gòu)成是輸出端子3與第1差動(dòng)對(duì)101、102反饋地連接的差動(dòng)放大器。還有，電流反射鏡電路5可以是任意的構(gòu)成，例如也可以是級(jí)聯(lián)(cascade)放大器型的2段縱向排列的構(gòu)成等。
放大段6可以是接收電流反射鏡電路5的輸出信號(hào)，產(chǎn)生放大作用，將其輸出傳送至輸出端子3的任意的構(gòu)成。還有，是在電流反射鏡電路5的輸出端子4(晶體管112的漏極)和放大段6之間不流動(dòng)固定的電流的構(gòu)成。
圖1的差動(dòng)放大器，當(dāng)在輸入端子T1、T2中選擇地輸入2個(gè)輸入電壓時(shí)，能夠輸出和2個(gè)輸入電壓相等的電壓以及外插2個(gè)輸入電壓的電壓的共計(jì)4個(gè)電壓。
圖2是其輸入輸出電平對(duì)應(yīng)關(guān)系圖。在圖2中，對(duì)于2個(gè)輸入電壓A、B，能夠輸出Vo1～Vo4的4個(gè)電壓電平。
如果輸入到輸入端子T1、T2的電壓分別為V(T1)、V(T2)，當(dāng)V(T1)、V(T2)不同的情況下((V(T1)、V(T2))＝(A、B)或者(B、A))，圖1的差動(dòng)放大器的輸出成為輸入電壓A、B的外插電壓(Vo1或者Vo4)。
當(dāng)V(T1)、V(T2)相等時(shí)，((V(T1)、V(T2))＝(A、A)或者(B、B))，圖1的差動(dòng)放大器的輸出電壓Vout成為和輸入電壓相等的電壓(Vo2或者Vo3)。
接著對(duì)于圖1的差動(dòng)放大器的作用參照?qǐng)D3、圖4進(jìn)行說(shuō)明。當(dāng)說(shuō)明圖3、圖4的作用時(shí)，在圖1中，晶體管101～104采用同一尺寸(同一特性)，2個(gè)電流源126、127中流動(dòng)的電流I1、I2也設(shè)定為相等。
圖3、圖4分別是說(shuō)明V(T1)＜V(T2)、V(T1)＞V(T2)的情況下的作用的圖。在圖3、圖4中，在漏-源間電流Ids和電壓V(對(duì)于VSS的電壓)之間的關(guān)系的圖中，表示了晶體管101、102的特性曲線1和晶體管103、104的特性曲線2。各個(gè)晶體管的作用點(diǎn)存在于各個(gè)特性曲線上。還有，通過(guò)使2個(gè)差動(dòng)對(duì)各自的源電位個(gè)別地變化，2個(gè)特性曲線只是單純地向橫坐標(biāo)方向偏移。如果采用這樣的圖，能較容易地理解電路的作用。
如果和晶體管101、102、103、104各自的動(dòng)作點(diǎn)a、b、c、d對(duì)應(yīng)的電流分別為Ia、Ib、Ic、Id，在上述各晶體管中流動(dòng)的電流可以用Ia、Ib、Ic、Id表示。在圖1的構(gòu)成中，各個(gè)晶體管的電流的關(guān)系，關(guān)于2個(gè)差動(dòng)對(duì)，下式(3)(4)成立。
Ia+Ib＝I1 …(3)Ic+Id＝I2 …(4)通過(guò)使負(fù)載電路5的電流反射鏡的輸入輸出對(duì)中流動(dòng)的電流相等，下式(5)的關(guān)系成立。
Ia+Ic＝Ib+Id …(5)還有，構(gòu)成負(fù)載電路5的電流反射鏡電路的輸出端(晶體管112的漏極)對(duì)放大段6只賦予電壓信號(hào)，在與放大段6之間不流動(dòng)固定的電流。
另外，電流源126、127的電流I1、I2設(shè)定為I1＝I2…(6)如果求解上述關(guān)系式，能得到下式(7)。
Ia＝Id、Ib＝Ic…(7)此時(shí)，在圖3中，圖1的差動(dòng)放大器的輸出電壓Vout成為按電壓V(T1)和V(T2)以1比2比例向低電位側(cè)外分的電壓。在圖4中，輸出電壓Vout成為按電壓V(T1)和V(T2)以1比2比例向高電位側(cè)外分的電壓。
還有，外分比的定義是絕對(duì)值|Vout-V(T1)|和|Vout-V(T2)|的比值。上述外分比(外插比)的理由由以下進(jìn)行說(shuō)明。
晶體管101、103的動(dòng)作點(diǎn)a、c對(duì)于圖3以及圖4的橫坐標(biāo)V，V＝V(T1)是共同的。即連接晶體管101～104的特性曲線上的4個(gè)動(dòng)作點(diǎn)的圖形是平行四邊形。然后，由于平行四邊形的邊ad和邊bc相等，輸出電壓Vout成為對(duì)于電壓V(T1)、V(T2)外插(外分)的電壓，輸出電壓Vout和電壓V(T2)的中間電壓為V(T1)。
V(T1)＝(Vout+V(T2))/2…(8)也就是說(shuō)，在圖3、圖4中，輸出電壓Vout成為由下式(9)規(guī)定的外插(外分)電壓。
Vout＝V(T1)+{V(T1)-V(T2)}…(9)還有，這樣的外插(外分)作用是，在公式(3)～(6)的條件下，2個(gè)差動(dòng)對(duì)的各個(gè)晶體管101、102，103、104如果相對(duì)地是同一尺寸(同一特性)，與其尺寸的絕對(duì)值無(wú)關(guān)，成立。
另一方面，輸入端子T1、T2中輸入的電壓V(T1)、V(T2)的電壓差也是在規(guī)定的范圍內(nèi)與電壓差無(wú)關(guān)，外插作用成立。但是，在此電壓差的范圍內(nèi)存在上限。以下，對(duì)于電壓V(T1)、V(T2)的電壓差的可能范圍進(jìn)行說(shuō)明。
從圖3、圖4中可以看出，當(dāng)V(T1)和V(T2)是不同電壓時(shí)，在2個(gè)差動(dòng)對(duì)的各對(duì)晶體管101、102、103、104間流動(dòng)的電流不同。如果V(T1)和V(T2)的電壓差增加，相同各對(duì)(差動(dòng)對(duì))間流動(dòng)的電流差也增加。但是，對(duì)于第1差動(dòng)對(duì)101、102、第2差動(dòng)對(duì)103、104，由于同一對(duì)之間的總電流分別由固定電流I1、I2規(guī)定，所以如果V(T1)和V(T2)的電壓差進(jìn)一步增大的話，差動(dòng)對(duì)的一對(duì)晶體管的一個(gè)(在圖3中，動(dòng)作點(diǎn)b、c的晶體管102、103，在圖4中動(dòng)作點(diǎn)a、d的晶體管101、104)中沒(méi)有電流流動(dòng)，成為截止?fàn)顟B(tài)。
因此，上述說(shuō)明的各動(dòng)作點(diǎn)電流的關(guān)系式變得不能成立，圖1的差動(dòng)放大器變得不能輸出正確的外插電壓。這樣，電壓V(T1)、V(T2)的電壓差的范圍具有上限，其范圍依賴于晶體管101、102、103、104的特性曲線和電流I1、I2的設(shè)定。
接著，對(duì)V(T1)＝V(T2)的情況進(jìn)行說(shuō)明。V(T1)＝V(T2)時(shí)，在圖1的差動(dòng)放大器中，差動(dòng)對(duì)103、104的輸入對(duì)中輸入的電壓相等，差動(dòng)對(duì)101、102的輸入對(duì)中輸入的電壓是V(T1)和Vout。因此，通過(guò)差動(dòng)對(duì)101、102的作用，Vout＝V(T1)成為穩(wěn)定狀態(tài)。也就是說(shuō)，當(dāng)V(T1)＝V(T2)時(shí)，圖1的差動(dòng)放大器的輸出電壓Vout變?yōu)楹洼斎腚妷篤(T1)相等。
以上那樣，圖1的差動(dòng)放大器如圖2所示那樣，通過(guò)在端子T1、T2選擇地輸入2個(gè)輸入電壓，能夠輸出2個(gè)輸入電壓以及將此電壓外插(外分)的電壓的共計(jì)4個(gè)電壓的電平。
然后，在圖1中，晶體管101～104采用同一尺寸，2個(gè)電流源中流動(dòng)的電流I1、I2也設(shè)定為相等的情況下，外插(外分)輸出電壓成為將端子T1、T2輸入的電壓V(T1)、V(T2)以1比2外分的電壓。
在圖3、圖4所示的例子中，說(shuō)明了圖1的差動(dòng)放大器的外插(外分)輸出電壓是將電壓V(T1)、V(T2)以1比2的比例外分得到的電壓的情況下的例子，但也可以改變外分比。在圖5以及圖6中表示了改變外分比的情況下的設(shè)定和其作用。
圖5是將差動(dòng)對(duì)101、102和差動(dòng)對(duì)103、104的晶體管尺寸(晶體管特性)不同地設(shè)定的情況下的具體例。此外的條件和圖3中表示的例子相同。
圖5表示設(shè)定差動(dòng)對(duì)103、104的晶體管W/L比(溝道寬W對(duì)溝道長(zhǎng)L的比)比差動(dòng)對(duì)101、102的W/L比還要小時(shí)，V(T1)＜V(T2)的情況下的作用。
在圖5中，各晶體管的電流的關(guān)系具有和圖3同樣的關(guān)系，但差動(dòng)對(duì)101、102的特性曲線1和差動(dòng)對(duì)103、104的特性曲線2的傾斜度不同。
因此，圖1的差動(dòng)放大器的外插(外分)輸出電壓的外分比和圖3的情況不同，在圖5中對(duì)于輸出電壓Vout的V(T1)、V(T2)，向低電位側(cè)的外分比約為1比3。同樣地，當(dāng)V(T1)＞V(T2)的情況下，對(duì)于輸出電壓Vout的V(T1)、V(T2)，向高電位側(cè)的外分比也約為1比3。
另外當(dāng)差動(dòng)對(duì)101、102的W/L比比差動(dòng)對(duì)103、104的W/L還要小的情況下，圖5的特性曲線1和特性曲線2交換，對(duì)于輸出電壓Vout的V(T1)、V(T2)的外分比也能約為2比3。
以上那樣，通過(guò)使差動(dòng)對(duì)101、102和差動(dòng)對(duì)103、104的晶體管尺寸(晶體管特性)不同那樣進(jìn)行設(shè)定，也能使對(duì)于輸出電壓Vout的V(T1)、V(T2)外分比以任意的比例設(shè)定。
圖6是使圖1的電流源126、127中流動(dòng)的電流I1、I2不同那樣設(shè)定的情況的具體例。圖6表示差動(dòng)對(duì)101、102中流動(dòng)的電流I1是差動(dòng)對(duì)103、104中流動(dòng)的電流I2的大約2倍設(shè)定時(shí)，V(T1)＜V(T2)的情況下的作用。其它的條件和圖3所示的例子相同。
在圖6中，各晶體管101、102、103、104中流動(dòng)的電流(漏源間電流)Ia、Ib、Ic、Id的關(guān)系為Ia+Ib＝I1 …(10)Ic+Id＝I2 …(11)Ia+Ic＝Ib+Id …(12)I1＝I2×2 …(13)如果求解上述公式(10)～(13)，Ia、Ib由以下的公式(14)、(15)得出。
Ia＝(Ic+3×Id)/2 …(14)
Ib＝(3×Ic+Id)/2 …(15)當(dāng)I1和I2不同的情況下，圖3至圖5那樣單純的關(guān)系式不成立，圖1的差動(dòng)放大器的輸出穩(wěn)定狀態(tài)成為圖6所示那樣的狀態(tài)。
由圖6得出，對(duì)于輸出電壓Vout的V(T1)、V(T2)，向低電位側(cè)的外分比約為1比3。
同樣地，當(dāng)V(TI)＞V(T2)的情況下，對(duì)于輸出電壓Vout的V(T1)、V(T2)，向高電位側(cè)的外分比也約為1比3。還有，在圖6所示的例子中，如果電流I1、I2的絕對(duì)值變化，外分比也變化。
以上那樣，通過(guò)最適當(dāng)?shù)卦O(shè)定電流I1、I2，以任意的比例設(shè)定對(duì)于輸出電壓Vout的V(T1)、V(T2)的外分比也是可能的。
圖7是表示本發(fā)明第2實(shí)施例的構(gòu)成圖。在圖7中，和圖1相同或者同等的要素采用了相同的參照符號(hào)。如果參照?qǐng)D7，本實(shí)施例是在圖1的構(gòu)成上進(jìn)一步包括了輸入控制電路8的構(gòu)成。其它的構(gòu)成和圖1的構(gòu)成相同。即如果參照?qǐng)D7，本實(shí)施例是在圖1的差動(dòng)放大器中包括了對(duì)2個(gè)輸入電壓Vi1、Vi2的輸入端子T1、T2進(jìn)行輸入控制(選擇)的輸入控制電路8的構(gòu)成。輸入控制電路8是由施加電壓Vi1的端子、在端子1以及端子2之間分別連接的開(kāi)關(guān)151、152、施加電壓Vi2的端子、在端子T1以及端子T2之間分別連接的開(kāi)關(guān)154、155構(gòu)成的。
通過(guò)控制輸入控制電路8中的開(kāi)關(guān)151、152、154、155的接通/斷開(kāi)，能在端子T1、T2適當(dāng)?shù)貙?duì)2個(gè)輸入電壓Vi1、Vi2進(jìn)行輸入控制。
圖8是表示本發(fā)明第3實(shí)施例的構(gòu)成圖。在圖8中，和圖1相同或者同等的要素采用了相同的參照符號(hào)。如果參照?qǐng)D8，表示了對(duì)2個(gè)差動(dòng)對(duì)(101、102)、(103、104)中分別流動(dòng)的電流I1、I2的電流進(jìn)行控制的電流控制電路7的具體例。在圖8中，電流控制電路7包括由晶體管構(gòu)成的電流源126、127，在各自的柵極施加偏置電壓VB11、VB12。偏置電壓VB11、VB12可以是固定電壓，也可以根據(jù)需要使偏置電壓電平變化，使電流I1、I2的電流值變化。
圖9是表示本發(fā)明第4實(shí)施例的構(gòu)成圖，是表示圖1的差動(dòng)放大器的電流反射鏡電路5的變更例的一例的圖。在圖9中，和圖1相同或者同等的要素采用了相同的參照符號(hào)。在圖1的第1實(shí)施例中，成為負(fù)載電路5的電流反射鏡電路是在一對(duì)電流反射鏡電路111、112上共同地連接2個(gè)差動(dòng)對(duì)(101、102)、(103、104)的輸出對(duì)的構(gòu)成。與此相對(duì)，如圖9所示，在本實(shí)施例中，電流反射鏡電路5是對(duì)于差動(dòng)對(duì)(101、102)、(103、104)的輸出對(duì)分別連接了電流反射鏡電路113、114、115、116的構(gòu)成。其中，2個(gè)電流反射鏡電路113、114、115、116的輸出端(晶體管114、116各自的漏極)共同地連接，其輸出信號(hào)輸入到放大段6。
對(duì)于圖9所示的差動(dòng)放大器，如果推導(dǎo)晶體管101～104中分別流動(dòng)的電流Ia、Ib、Ic、Id的關(guān)系，對(duì)于差動(dòng)對(duì)101、102，下面的公式(16)成立。
Ia+Ib＝I1 …(16)對(duì)于差動(dòng)對(duì)103、104，下面的公式(17)成立。
Ic+Id＝I2 …(17)另外對(duì)于2個(gè)電流反射鏡電路113、114、115、116，由于晶體管114、116的漏極共同地連接，所以下面的公式(18)成立。
Ia+Ic＝Ib+Id …(18)也就是說(shuō)，即使對(duì)圖9所示的差動(dòng)放大器，也能推導(dǎo)出和圖1所示的差動(dòng)放大器同樣的電流關(guān)系式。即圖9所示的差動(dòng)放大器雖然和圖1的差動(dòng)放大器在構(gòu)成上不同，但其作用以及效果基本上和圖1所示的實(shí)施例(對(duì)于第1、第2差動(dòng)對(duì)設(shè)計(jì)了共同的負(fù)載電路)是同樣的。在此變化例中，對(duì)于各差動(dòng)對(duì)，通過(guò)個(gè)別地設(shè)計(jì)負(fù)載電路，對(duì)于2個(gè)差動(dòng)對(duì)的特性的調(diào)整、設(shè)定等是有效的。
還有，在表示本發(fā)明的實(shí)施例的各個(gè)圖中，作為構(gòu)成負(fù)載電路的電流反射鏡電路5，表示了最簡(jiǎn)單的電流反射鏡電路，也可以采用例如將級(jí)聯(lián)(cascade)放大器型電流反射鏡電路多段縱向排列的構(gòu)成等任意的構(gòu)成。
從圖1至圖9中，對(duì)于包括n溝道型的2個(gè)差動(dòng)對(duì)(101、102)、(103、104)的差動(dòng)放大器進(jìn)行了說(shuō)明，當(dāng)然包括p溝道型的2個(gè)差動(dòng)對(duì)的差動(dòng)放大器也能得到同樣的作用以及效果。
另外為了實(shí)現(xiàn)更大的輸出范圍，一般也熟知同時(shí)包括n溝道型差動(dòng)對(duì)以及p溝道型差動(dòng)對(duì)的差動(dòng)放大器，對(duì)于那樣的差動(dòng)放大器也能夠適用本發(fā)明。
圖10是表示本發(fā)明第5實(shí)施例的構(gòu)成圖。在此實(shí)施例中，分別包括p溝道、n溝道的兩種極性的2個(gè)差動(dòng)對(duì)，表示擴(kuò)大了動(dòng)作可能的范圍的差動(dòng)放大器的具體例子。如果參照?qǐng)D10，圖10的差動(dòng)放大器包括由與低電位側(cè)電源VSS相連的電流源126驅(qū)動(dòng)的n溝道型差動(dòng)對(duì)101、102、同樣的由與低電位側(cè)電源VSS相連的電流源127驅(qū)動(dòng)的n溝道型差動(dòng)對(duì)103、104、在2個(gè)n溝道型差動(dòng)對(duì)的輸出對(duì)和高電位側(cè)電源VDD之間連接的、對(duì)于2個(gè)n溝道型差動(dòng)對(duì)的各個(gè)輸出對(duì)構(gòu)成公共的有源負(fù)載的電流反射鏡電路5(p溝道型晶體管111、112)、輸入電流反射鏡電路5的輸出信號(hào)，在輸出端子3輸出電壓的放大電路6。另外，控制2個(gè)n溝道型差動(dòng)對(duì)的各個(gè)中流動(dòng)的電流I1、I2的電流源126、127在電流控制電路7進(jìn)行的。另外，由與高電位側(cè)電源VDD相連的電流源226驅(qū)動(dòng)的p溝道型差動(dòng)對(duì)201、202、同樣地由與高電位側(cè)電源VDD相連的電流源227驅(qū)動(dòng)的p溝道型差動(dòng)對(duì)203、204、在2個(gè)p溝道型差動(dòng)對(duì)的輸出對(duì)和低電位側(cè)電源VSS之間連接的、對(duì)于2個(gè)p溝道型差動(dòng)對(duì)的各自的輸出對(duì)成為公共的有源負(fù)載的電流反射鏡電路15(n溝道型晶體管211、212)、輸入電流反射鏡電路15的輸出信號(hào)在輸出端子3輸出電壓的放大電路16。另外控制2個(gè)p溝道型差動(dòng)對(duì)的各個(gè)中流動(dòng)的電流I1、I2的電流源226、227是在電流控制電路17中進(jìn)行的。另外各差動(dòng)對(duì)的輸入對(duì)(柵極端子)，晶體管101、103、201、203的柵極與輸入端子T1共同地連接，晶體管104、204的柵極與輸入端子T2共同地連接，晶體管102、202的柵極與輸出端子3共同連接。放大電路6也可以包括例如將n溝道型差動(dòng)對(duì)101、102的輸出端4輸入柵極，源極與電源VDD相連，漏極與輸出端子3相連的p溝道晶體管(沒(méi)有圖示)等的充電用元件、和在輸出端子3和電源VSS間連接的恒電流源(沒(méi)有圖示)等的放電用元件的構(gòu)成。同樣地，放大電路16也可以是包括將p溝道型差動(dòng)對(duì)201、202的輸出(14)輸入到柵極，源極與電源VSS相連，漏極與輸出端子3相連的n溝道型晶體管(沒(méi)有圖示)等的放電元件、和在輸出端子3和電源DD間連接的恒電流源(沒(méi)有圖示)等的充電用元件的構(gòu)成。
即使在圖10中所示的本實(shí)施例的差動(dòng)放大器中，通過(guò)在端子T1、T2選擇輸入2個(gè)輸入電壓，能夠輸出2個(gè)輸入電壓以及將此電壓外插(外分)的電壓的共計(jì)4個(gè)電壓電平。
以上，說(shuō)明了關(guān)于本發(fā)明的差動(dòng)放大器的構(gòu)成的實(shí)施例，關(guān)于本發(fā)明的差動(dòng)放大器也可以如以下這樣實(shí)現(xiàn)。
(A)關(guān)于本發(fā)明的差動(dòng)放大器，對(duì)于差動(dòng)對(duì)的輸入對(duì)的一個(gè)與輸入端子相連，另一個(gè)與輸出端子反饋地連接的電壓跟隨差動(dòng)放大器，也可以是包括另外的差動(dòng)對(duì)的構(gòu)成，其輸出對(duì)于上述一個(gè)差動(dòng)對(duì)的輸出對(duì)共同地連接，輸入對(duì)的一個(gè)與上述輸入端子連接，另一個(gè)與上述輸入端子不同的輸入端子相連。例如，在圖1的差動(dòng)放大器中，差動(dòng)對(duì)101、102、電流源126、電流反射鏡電路111、112以及由放大段6構(gòu)成的電路構(gòu)成在輸出端子3輸出輸入端子T1的電壓的電壓跟隨差動(dòng)放大器，通過(guò)包括輸出對(duì)和差動(dòng)對(duì)101、102的輸出對(duì)共同地連接，輸入對(duì)與輸入端子T1和輸入端子T2連接的差動(dòng)對(duì)103、104、電流源127的構(gòu)成，能實(shí)施關(guān)于本發(fā)明的差動(dòng)放大器。另外，此發(fā)明即使對(duì)于包括相互極性不同的差動(dòng)對(duì)的差動(dòng)放大器也能容易地適用。例如圖10中所示的差動(dòng)放大器的情況下，對(duì)包括n溝道型差動(dòng)對(duì)101、102、p溝道型差動(dòng)對(duì)201、202的電壓跟隨差動(dòng)放大器，通過(guò)進(jìn)一步包括輸出對(duì)與差動(dòng)對(duì)101、102的輸出對(duì)和差動(dòng)對(duì)201、202的輸出對(duì)分別共同地連接，各自的輸入對(duì)與輸入端子T1和輸入端子T2相連的n溝道型差動(dòng)對(duì)103、104、p溝道型差動(dòng)對(duì)203、204以及電流源127、電流源227，能實(shí)施關(guān)于本發(fā)明的差動(dòng)放大器。
(B)關(guān)于本發(fā)明的差動(dòng)放大器，對(duì)于包括具有差動(dòng)輸入對(duì)的第1差動(dòng)段和放大段，上述差動(dòng)輸入對(duì)的一個(gè)與輸入端子相連，另一個(gè)與輸出端子反饋地連接，在上述第1差動(dòng)段的輸出端和上述輸出端子間連接了上述放大段的電壓跟隨差動(dòng)放大器，也可以是進(jìn)一步包括差動(dòng)輸入對(duì)的一個(gè)與上述輸入端子相連，另一個(gè)與上述輸入端子不同的輸入端子相連，輸出端與上述第1差動(dòng)段的輸出端共同地連接的第2差動(dòng)段的構(gòu)成。例如圖9的差動(dòng)放大器中，具有差動(dòng)對(duì)101、102、電流源126、電流反射鏡電路111、112的第1差動(dòng)段和由在上述第1差動(dòng)段的輸出端4和輸出端子3之間連接的放大段6構(gòu)成的電路，構(gòu)成在輸出端子3輸出輸入端子T1的電壓的電壓跟隨差動(dòng)放大器，通過(guò)包括具有輸入對(duì)和輸入端子T1和輸入端子T2連接的差動(dòng)對(duì)103、104、電流源127、電流反射鏡電路115、116，輸出端和第1差動(dòng)段的輸出端4共同地連接的第2差動(dòng)段，能實(shí)施關(guān)于本發(fā)明的差動(dòng)放大器。關(guān)于本發(fā)明的差動(dòng)放大器即使對(duì)于具有相互不同極性的差動(dòng)對(duì)的差動(dòng)放大器也同樣地能適用。
接著，對(duì)于為了證實(shí)本發(fā)明的差動(dòng)放大器的作用以及效果的仿真結(jié)果參照附圖進(jìn)行說(shuō)明。圖11是表示在仿真中使用的差動(dòng)放大器的構(gòu)成圖。在圖11中，表示了圖1的一具體例，放大段6由p溝道晶體管109和電流源110構(gòu)成。其它的構(gòu)成與圖1所示的構(gòu)成是同樣的。晶體管109連接在高電位側(cè)電源VDD和輸出端子3之間，其柵極與電流反射鏡電路111、112的輸出端(晶體管112的漏極)相連。電流源110連接在低電位側(cè)電源VSS和輸出端子3之間。另外雖然在圖11中沒(méi)有圖示，也可以在晶體管109和輸出端子3之間根據(jù)需要設(shè)計(jì)相位補(bǔ)償電容。還有，在圖11中，晶體管101～104采用同一尺寸，2個(gè)電流源126、127中流動(dòng)的電流I1、12也設(shè)定為相等。另外為了與以往技術(shù)的性能相比較，圖11的差動(dòng)放大器設(shè)定為和具有圖36的輸入輸出特性的圖32的差動(dòng)放大器、差動(dòng)對(duì)、電流反射鏡電路、放大電路的各個(gè)晶體管的尺寸和電流源的電流值具有大致相同的條件。
圖12是表示圖11的差動(dòng)放大器的輸出特性的仿真結(jié)果的圖。在圖12中，表示對(duì)端子T1、T2的輸入電壓為(V(T1)、V(T2))＝(Vi1、Vi2)以及(Vi2、Vi1)時(shí)，各個(gè)輸出電壓Vout的特性，在仿真中，使2個(gè)輸入電壓Vi1、Vi2之中電壓Vi1一定，使電壓Vi2對(duì)Vi1在±0.5V的范圍內(nèi)變化。另外，使晶體管101～104為同一尺寸，設(shè)定電流I1、I2相等的情況下，因?yàn)檩敵鲭妷篤out為將V(T1)、V(T2)以1比2外分的電壓，此輸出預(yù)期值在圖12中以虛線Va、Vb表示。
當(dāng)在端子T1、T2分別施加電壓Vi1、Vi2時(shí)，由公式(8)得到Va＝Vi1+(Vi1-Vi2)…(19)輸出電壓Va為在電壓Vi1上加上電壓Vi1和Vi2的電位差(Vi1-Vi2)得到的電壓。
另外，當(dāng)在端子T1、T2分別施加電壓Vi2、Vi1時(shí)，得到Vb＝Vi2-(Vi1-Vi2)…(20)輸出電壓Vb為從電壓Vi2中減去電壓Vi1和Vi2的電位差(Vi1-Vi2)得到的電壓。
由圖12，當(dāng)外分的2個(gè)Vout在約±0.75V的范圍(Vi1和Vi2在5±0.25V的范圍)內(nèi)，輸出電壓Vout和輸出預(yù)期值(Va、Vb)很好地一致，圖11的差動(dòng)放大器在較大的電壓范圍內(nèi)，能以高精度輸出2個(gè)輸入電壓的外分(外插)電壓，這點(diǎn)已經(jīng)確認(rèn)。
還有，在圖12中，正確地輸出2個(gè)輸入電壓的外分(外插)電壓的情況下，在圖3、圖4中說(shuō)明的那樣，在端子T1、T2輸入的電壓V(T1)、V(T2)的電壓差具有上限。
在圖12中，從V(T1)、V(T2)的輸入電壓差超過(guò)約0.25V(Vi1和Vi2的差為±0.25V)(輸入電壓5±0.25V)之處開(kāi)始急速地偏離輸出預(yù)期值。由此，在圖12中所示的仿真中的V(T1)、V(T2)的電壓差的上限約為0.25V。還有，如果增加電流I1(I2)，此上限的范圍也擴(kuò)大。
另外，構(gòu)成差動(dòng)放大器的晶體管具有溝道長(zhǎng)度調(diào)制效果的情況下，即晶體管的漏電流在飽和區(qū)具有漏-源間電壓依賴性的情況下，即使電壓(V(T1)、V(T2))的電壓差在正常動(dòng)作范圍內(nèi)，輸出電壓Vout也與輸出電壓預(yù)期值多少有些偏離的情況。這是因?yàn)槿绻妷?V(T1)、V(T2))的電壓差較大地?cái)U(kuò)大，差動(dòng)對(duì)間的漏源間電壓的電壓差就很大地不同，在差動(dòng)對(duì)間的晶體管特性(例如，圖3、圖4的特性曲線)上產(chǎn)生偏離，由此，輸出電壓Vout從輸出預(yù)期值開(kāi)始有偏離。
在圖12所示的例子中，2個(gè)輸入電壓的電壓差在約±0.25V的范圍內(nèi)(各自的輸入電壓5±0.25V)，輸出電壓Vout和輸出預(yù)期值高精度地一致。此輸出特性如果和關(guān)于圖32的差動(dòng)放大器(以往的構(gòu)成)的圖36的輸出特性相比較，在十分大的電壓范圍內(nèi)，高精度的輸出是可能的，這點(diǎn)已經(jīng)被確認(rèn)。
圖13、圖14是表示在圖11的差動(dòng)放大器中，在輸入端子T1、T2輸入不同的輸入信號(hào)(AC信號(hào))時(shí)的輸出端子的電壓波形的圖。
圖13是作為圖11的第1輸入端子T1的輸入電壓V(T1)，輸入以5V為中心的振幅0.2V的正弦波，作為第2輸入端子T2的輸入電壓V(T2)，輸入5V的恒定電壓時(shí)的輸出波形。圖11的差動(dòng)放大器由于輸出將V(T1)、V(T2)以1比2進(jìn)行外分的電壓，如圖13所示那樣輸出電壓Vout成為以5V為中心的振幅0.4V的正弦波。Vout+V(T2)＝2×V(T1)。
圖14是表示和圖13中所示的例子相比，改變了輸入的情況下的結(jié)果的圖，作為輸入端子T1的輸入電壓V(T1)，輸入5V的恒定電壓，作為輸入端子T2的輸入電壓V(T2)，輸入以5V為中心的振幅0.2V的正弦波時(shí)的輸出波形。此時(shí)，如圖14所示，輸出電壓Vout成為以5V為中心的振幅0.2V的正弦波(與V(T2))反相)。
如圖13、圖14所示那樣，在圖11的差動(dòng)放大器的輸入端子T1、T2分別輸入一定頻率的信號(hào)和恒定電壓的情況時(shí)，作為輸出電壓Vout，能得到與輸入信號(hào)同相、2倍振幅的輸出信號(hào)、和與輸入信號(hào)反相的輸出信號(hào)。在差動(dòng)放大器能正常動(dòng)作的電壓V(T1)和V(T2)的電壓差的范圍內(nèi)，如果在輸入端子T1、T2輸入各種信號(hào)，得到各種各樣的輸出信號(hào)是可能的。
圖15是在圖11的差動(dòng)放大器中，作為輸入端子T1的輸入電壓V(T1)輸入以5.2V為中心的振幅3V的正弦波，作為輸入端子T2的輸入電壓V(T2)，輸入以5.0V為中心的振幅3V的正弦波時(shí)的輸出波形。在圖11的差動(dòng)放大器中，由于電壓V(T1)和V(T2)的電壓差的上限約為0.25V，所以在圖15中，將使電壓V(T1)和V(T2)的電壓差為0.2V一定那樣的2個(gè)輸入信號(hào)在輸入端子T1、T2輸入。滿足電壓V(T1)和V(T2)的電壓差的可能范圍的條件中，圖11的差動(dòng)放大器的動(dòng)態(tài)范圍能取足夠大。
圖11的差動(dòng)放大器的性能，以采用第1輸入端子T1的電壓V(T1)和第2輸入端子T2的電壓V(T2)相等的關(guān)系，V(T1)＝V(T2)的電壓跟隨器構(gòu)成時(shí)的性能作為基準(zhǔn)性能，其性能良好，即使當(dāng)V(T1)和V(T2)不同的情況下，如果是在電壓V(T1)和V(T2)的電壓差的可能范圍內(nèi)，存在其電壓差具有部分余量，能取得和基準(zhǔn)性能基本大致近似的動(dòng)態(tài)范圍。
接著對(duì)于圖11的差動(dòng)放大器的轉(zhuǎn)換速率(過(guò)渡響應(yīng)特性)進(jìn)行說(shuō)明。圖16(A)是表示在圖11的差動(dòng)放大器中，在輸入端子T1、T2選擇輸入2個(gè)輸入電壓，和輸入電壓相等的2個(gè)電壓以及2個(gè)外插電壓共計(jì)4個(gè)電平的輸出波形(各電壓電平的變化的樣子)的圖。圖16(B)是圖16(A)的部分放大圖。
圖16(A)、圖16(B)表示對(duì)輸入端子T1、T2的輸入電壓(虛線)在時(shí)間0μs，從2V附近向8V附近選擇狀態(tài)切換后的4個(gè)電壓電平的變化的樣子(過(guò)渡響應(yīng)特性)。選擇切換后的2個(gè)輸入電壓A、B為A＝8.0、B＝8.1。
也就是說(shuō)，通過(guò)這2個(gè)輸入電壓A、B的選擇輸入，圖11的差動(dòng)放大器能輸出電壓Vout＝7.9V、8.0V、8.1、8.2V的4個(gè)電壓電平。
圖16(B)是圖16(A)的8V附近的放大圖，由虛線所示的上升波形表示輸入信號(hào)電壓。
由圖16(A)、16(B)表明，圖11的差動(dòng)放大器輸出4個(gè)各電平時(shí)的轉(zhuǎn)換速率(through rate)是不同的。各電平的轉(zhuǎn)換速率與輸出和2個(gè)輸入電壓A、B相等的電壓(Vout＝8.0V、8.1V)時(shí)的轉(zhuǎn)換速率同樣相等，輸出比2個(gè)輸入電壓A、B還要低的外插電壓(Vout＝7.9V)時(shí)，為低轉(zhuǎn)換速率，輸出比2個(gè)輸入電壓A、B還要高的外插電壓(Vout＝7.9V)時(shí)，為高轉(zhuǎn)換速率。
如果分析這樣的轉(zhuǎn)換速率的差異的原因的話，可以知道差動(dòng)對(duì)103、104的間接作用中存在著重要原因。圖11的差動(dòng)放大器的轉(zhuǎn)換速率依賴于降低電流反射鏡電路5的輸出信號(hào)電壓作用的強(qiáng)弱，這是由2個(gè)差動(dòng)對(duì)(101、102)、(103、104)的作用的合成產(chǎn)生的。
對(duì)此，以下對(duì)2個(gè)差動(dòng)對(duì)(101、102)、(103、104)各自的動(dòng)作進(jìn)行說(shuō)明。還有，以下，2個(gè)差動(dòng)對(duì)(101、102)、(103、104)各自的漏電流和圖1同樣地采用Ia、Ib、Ic、Id，在端子T1、T2輸入的電壓分別作為V(T1)、V(T2)，進(jìn)行說(shuō)明。
首先，如果對(duì)差動(dòng)對(duì)(101、102)、(103、104)的動(dòng)作進(jìn)行說(shuō)明的話，差動(dòng)對(duì)101、102由于輸入對(duì)的一個(gè)連接了輸入端子T1，另一個(gè)連接了輸出端子3，所以輸入電壓的選擇狀態(tài)從2V附近向8V附近切換之后，根據(jù)電壓V(T1)和輸出電壓Vout的電位差，在晶體管101中流動(dòng)的電流Ia增加，在晶體管102中流動(dòng)的電流Ib減少，產(chǎn)生降低電流反射鏡電路5的輸出信號(hào)電壓的作用。即此時(shí)，認(rèn)為電流Ia增加部分的變動(dòng)量越大，轉(zhuǎn)換速率變得越高。
另一方面，差動(dòng)對(duì)103、104由于輸入對(duì)的一個(gè)連接輸入端子T1，另一個(gè)連接輸入端子T2，輸入電壓的選擇狀態(tài)從2V附近向8V附近轉(zhuǎn)換剛過(guò)后，在晶體管103、104中流動(dòng)的電流Ic、Id分別被與電壓V(T1)、V(T2)對(duì)應(yīng)的一定的電流控制。因此，差動(dòng)對(duì)103、104沒(méi)有直接地對(duì)電流反射鏡電路5的輸出信號(hào)電壓的下降起作用。但是，差動(dòng)對(duì)103、104通過(guò)由電壓V(T1)、V(T2)分別被一定地控制的電流Ic、Id的大小，對(duì)電流Ia的變化量產(chǎn)生影響。這是因?yàn)樵?個(gè)差動(dòng)對(duì)的各個(gè)晶體管中流動(dòng)的電流是為了保持公式(7)的關(guān)系(Ia＝Id、Ic＝Ib)那樣發(fā)揮作用。
在V(T1)＝V(T2)中，因?yàn)樵诓顒?dòng)對(duì)103、104中流動(dòng)的電流Ic、Id互相相等，所以在差動(dòng)對(duì)101、102中流動(dòng)的電流Ia、Ib也是為了保持Ia＝Ib＝I1/2那樣發(fā)揮作用。因此，電流Ia的增加變動(dòng)量的最大值(I1-Ia)變?yōu)镮1/2，成為對(duì)應(yīng)于電流Ia的增加變動(dòng)量的轉(zhuǎn)換速率。
另一方面，在V(T1)＞V(T2)中，在差動(dòng)對(duì)103、104中流動(dòng)的電流Ic、Id為Ic＞Id，即在差動(dòng)對(duì)101、102中流動(dòng)的電流Ia、Ib也是為了保持Ia＜Ib那樣發(fā)揮作用。因此，電流Ia的增加變動(dòng)量的最大值(I1-Ia)變得比I1/2大，成為比V(T1)＝V(T2)時(shí)還要高的轉(zhuǎn)換速率。
另外，在V(T1)＜V(T2)中，在差動(dòng)對(duì)103、104中流動(dòng)的電流Ic、Id為Ic＜Id，即在差動(dòng)對(duì)101、102中流動(dòng)的電流Ia、Ib也是為了保持Ia＞Ib那樣發(fā)揮作用。因此，電流Ia的增加變動(dòng)量的最大值(I1-Ia)變得比I1/2小，成為比V(T1)＝V(T2)時(shí)還要低的轉(zhuǎn)換速率。
這樣，由在輸入端子T1、T2輸入的2個(gè)輸入電壓A、B的選擇條件，晶體管101的電流Ia的增加變動(dòng)量不同，降低電流反射鏡電路5的輸出端子電壓的作用的強(qiáng)度改變。這是圖13的4個(gè)電平的轉(zhuǎn)換速率差異的主要原因。
如上所述，與4個(gè)電平相互十分接近無(wú)關(guān)，由于輸出電平使轉(zhuǎn)換速率較大地不同時(shí)，也有產(chǎn)生不適合的情況。
因此，作為本發(fā)明的其它的實(shí)施例，對(duì)使各電平的轉(zhuǎn)換速率為一定的構(gòu)成以下進(jìn)行說(shuō)明。
圖17是表示本發(fā)明第7實(shí)施例的構(gòu)成圖。在圖17中，和圖1相同或者同等的要素采用了相同的參照符號(hào)。本實(shí)施例是提供了補(bǔ)償上述的轉(zhuǎn)換速率的降低的構(gòu)成的例子，是改善了圖1、圖11等所示的上述實(shí)施例的差動(dòng)放大器的轉(zhuǎn)換速率的構(gòu)成。如果參照?qǐng)D17，本實(shí)施例的差動(dòng)放大器是將差動(dòng)對(duì)103、104的晶體管104的控制端經(jīng)由開(kāi)關(guān)161、162分別與輸出端子3以及輸入端子T2相連。
圖18是表示圖17的開(kāi)關(guān)161、162的1個(gè)輸出期間的控制時(shí)間的圖。開(kāi)關(guān)161、162是通過(guò)控制信號(hào)S0以及其反相信號(hào)S0B進(jìn)行控制，一個(gè)為接通時(shí)另一個(gè)為斷開(kāi)那樣被控制。然后，在1個(gè)輸出期間開(kāi)始之后的期間t1，分別使開(kāi)關(guān)161、162為接通、斷開(kāi)，晶體管104的控制端與輸出端子3相連。此時(shí)，2個(gè)差動(dòng)對(duì)(101、102)、(103、104)的各個(gè)，輸入對(duì)的一個(gè)與輸入端子T1相連，另一個(gè)與輸出端子3相連，因此，圖17中所示的差動(dòng)放大器成為電壓跟隨器的構(gòu)成，輸出電壓Vout直到與在輸入端子T1輸入的電壓相等的電壓為止一直被驅(qū)動(dòng)。
然后在期間t1持續(xù)的期間t2，分別使開(kāi)關(guān)161、162為斷開(kāi)、接通，使晶體管104的控制端與輸入端子T2相連。由此，輸出電壓Vout從在期間t1被驅(qū)動(dòng)的電壓開(kāi)始變化為與在輸入端子T1、T2輸入的電壓對(duì)應(yīng)的電壓。
圖19(A)是表示對(duì)圖11的仿真對(duì)象的電路，適用圖17的構(gòu)成以及圖18的開(kāi)關(guān)控制方法時(shí)的輸出電壓波形(過(guò)渡分析仿真結(jié)果)的圖，圖19(B)是圖19(A)的部分放大圖。
在圖19中，輸入條件和圖16是基本相同的，其中，開(kāi)關(guān)控制信號(hào)S0在期間t1是高電平，在期間t2設(shè)定為低電平。
從圖19的波形圖表明，在信號(hào)S0為高電平的期間t1，與輸出電平無(wú)關(guān)，成為一定的轉(zhuǎn)換速率。
另外，由于2個(gè)差動(dòng)對(duì)(101、102)、(103、104)共同作為電壓跟隨器發(fā)揮作用，所以轉(zhuǎn)換速率也得到提高。
然后，在信號(hào)S0作為低電平的期間t2，輸出電壓Vout變化為和在輸入端子T1、T2輸入的電壓對(duì)應(yīng)的電壓。
還有，在期間t2，輸出電壓Vout的變化，其變化量(電壓差)比較小。因此4個(gè)輸出電平的轉(zhuǎn)換速率變?yōu)榇笾孪嗤某潭取?br> 另外，信號(hào)S0的控制能在一定時(shí)間的時(shí)刻內(nèi)進(jìn)行。如以上那樣，通過(guò)圖17的差動(dòng)放大器，能夠解決轉(zhuǎn)換速率的不均勻性。還有，在圖17中所示的補(bǔ)償轉(zhuǎn)換速率的降低的構(gòu)成(開(kāi)關(guān)161、162)即使對(duì)于圖1、圖11中所示的實(shí)施例以外的差動(dòng)放大器，也能同樣適用。例如適用于圖10所示的差動(dòng)放大器的情況下，只要將晶體管104、204的共同連接的控制端(柵極)經(jīng)由開(kāi)關(guān)161、162分別與輸出端子3以及輸入端子T2相連即可。
接著，對(duì)于采用在上述各個(gè)實(shí)施例中說(shuō)明的各個(gè)差動(dòng)放大器的DAC(數(shù)字-模擬轉(zhuǎn)換器)進(jìn)行說(shuō)明。
首先，對(duì)在差動(dòng)放大器的輸入端子T1、T2選擇輸入2個(gè)輸入電壓A、B，輸出4個(gè)電壓電平(Vo1～Vo4)的DAC進(jìn)行說(shuō)明。
圖20是說(shuō)明在本發(fā)明第8實(shí)施例的DAC中，對(duì)向2個(gè)輸入電壓A、B的輸入端子T1、T2的4個(gè)輸入控制(選擇)，通過(guò)2位數(shù)據(jù)(D1、D0)進(jìn)行控制的2位數(shù)據(jù)輸入DAC的輸入輸出對(duì)應(yīng)的圖。此時(shí)輸入電壓A、B分別設(shè)定為第2個(gè)和第3個(gè)電壓的電平。
圖21是表示能夠?qū)崿F(xiàn)圖20的控制的2位解碼器(Nch)的構(gòu)成的一例的圖。圖21能以2個(gè)輸入電壓和4個(gè)晶體管201～204構(gòu)成，是特別簡(jiǎn)單的構(gòu)成。在電壓A和端子T1、T2間，包括柵極連接了D1B、D0的晶體管301、302，在電壓B和端子T1、T2間，包括柵極連接了D1、D0B的晶體管303、304，當(dāng)(D1、D0)＝(0、0)、(0、1)、(1、0)、(1、1)時(shí)，導(dǎo)通的晶體管對(duì)為(301、304)、(301、302)、(303、304)、(302、303)，如圖20所示，向端子T1、T2傳送(A、B)、(A、A)、(B、B)、(B、A)。還有，各位信號(hào)(D1、D0)以及其反相信號(hào)的順序可以是任意的。另外，雖然省略了Pch解碼器，但在Nch解碼器中，通過(guò)將數(shù)字信號(hào)反相輸入的構(gòu)成(使DX為DXB，DXB為DX(在圖21中X＝0、1))能簡(jiǎn)單地實(shí)現(xiàn)向Pch解碼器的置換。
圖22是表示本發(fā)明第8實(shí)施例的DAC(由圖21的解碼器和圖11的差動(dòng)放大器構(gòu)成)的輸出電壓波形的圖。在圖22中，表示了將2位數(shù)據(jù)(D1、D0)在一定期間按順序變化時(shí)的差動(dòng)放大器的輸出電壓Vout的輸出波形。
輸入電壓A、B，使A＝5V、B＝5.1，設(shè)定0.1V的電壓差。從圖22能確認(rèn)，根據(jù)2位數(shù)據(jù)能高精度地輸出0.1V間隔的4個(gè)電平(4.9V、5.0V、5.1V、5.2V)。
圖23是為了說(shuō)明本發(fā)明第9實(shí)施例的圖，是采用上述實(shí)施例的差動(dòng)放大器的4位數(shù)據(jù)輸入DAC的輸入輸出對(duì)應(yīng)圖。在圖23中，在全部16個(gè)電平中，將4個(gè)電平作為1塊，對(duì)每個(gè)塊設(shè)定的2個(gè)輸入電壓由4位數(shù)據(jù)的前2位(D3、D2)選擇，對(duì)輸入端子T1、T2的2個(gè)輸入電壓的選擇由后2位(D1、D0)進(jìn)行。輸入電壓數(shù)為8個(gè)(A～H)。
圖24是表示能實(shí)現(xiàn)在圖23中所示的控制的4位解碼器的構(gòu)成的一例的圖。在圖24中，表示了由n溝道晶體管構(gòu)成開(kāi)關(guān)的例子。如圖24所示，4位解碼器能由8個(gè)輸入電壓A～H、16個(gè)晶體管301～316構(gòu)成。還有在圖24中，輸入電壓A、C、E、G、B、D、F、H每個(gè)下面的括號(hào)內(nèi)表示Vn(n＝2、6、10、14、3、7、11、15)的n表示是與圖23的電平1～電平16中的電平n對(duì)應(yīng)的輸入電壓。如果參照?qǐng)D24，此4位解碼器是由第1選擇部和第2選擇部構(gòu)成的。第1選擇部由晶體管302、303、304、306、307、308、310、311、312、314、315、316構(gòu)成，將4個(gè)電平作為1塊，從對(duì)每塊設(shè)定的輸入電壓(A、B)、(C、D)、(E、F)、(G、H)之中由前2位信號(hào)(D3、D2)選擇1組，在節(jié)點(diǎn)N1、N2輸出。第2選擇部由晶體管301、305、309、313構(gòu)成，通過(guò)后2位信號(hào)(D1、D0)從在節(jié)點(diǎn)N1、N2輸出的電壓中選擇在端子T1、T2輸出的電壓。還有，在圖24中，第2選擇部雖然位信號(hào)(D1、D0)的順序交換了，但與圖21中所示的構(gòu)成是同樣的。也可以將施加圖21的輸入電壓A、B的端子置換為節(jié)點(diǎn)N1、N2。如以上那樣，在圖24中所示的解碼器也是極其簡(jiǎn)單的構(gòu)成。還有，各位信號(hào)(D1、D0)以及其反相信號(hào)的順序可以是任意的。在圖24中表示了4位解碼器的構(gòu)成例，對(duì)4位以上的多位解碼器的情況也和上述同樣地由第1、第2選擇部構(gòu)成。即對(duì)于與位數(shù)據(jù)對(duì)應(yīng)的4×s個(gè)(其中，s為規(guī)定的正整數(shù))電壓電平，2×s個(gè)輸入電壓的每個(gè)塊，設(shè)定第(4×k-2)電平和第(4×k-1)電平(其中，k為從1開(kāi)始至s為止的整數(shù))的情況下，第1選擇部由除后2位信號(hào)(D1、D0)以外的前幾位信號(hào)選擇第(4×j-2)電平和第(4×j-1)電平(其中，j為從整數(shù)1開(kāi)始至s為止的整數(shù)之中的一個(gè))，在節(jié)點(diǎn)N1、N2輸出，由后2位信號(hào)(D1、D0)從在節(jié)點(diǎn)N1、N2輸出的電壓中選擇在端子T1、T2輸出的電壓。即使位信號(hào)的位寬增加，第2選擇部的構(gòu)成是共同的，第1選擇部的元件數(shù)增加。
如果將在圖24中所示的本實(shí)施例的4位解碼器的構(gòu)成和在圖38以及圖39中所示的4位解碼器的構(gòu)成相比較的話，可以看出在圖24中所示的本實(shí)施例中，不只是輸入電壓數(shù)削減，構(gòu)成解碼器的晶體管數(shù)也大幅削減了。在圖38所示的構(gòu)成中，輸入電壓數(shù)為9，晶體管數(shù)為30，在圖39所示的構(gòu)成中，輸入電壓數(shù)為16，晶體管數(shù)為30。與此相對(duì)，在本實(shí)施例中，輸入電壓數(shù)為8，晶體管數(shù)為16，與圖38和圖39所示的以往的構(gòu)成相比，電壓、元件數(shù)的削減效果顯著。即如果將本實(shí)施例和圖38以及圖39所示的構(gòu)成相比，明顯地，本實(shí)施例的節(jié)省面積的效果要高。即使對(duì)于4位以上的數(shù)據(jù)輸入的解碼器，也同樣可以說(shuō)節(jié)省面積的效果要高。
圖25是表示本發(fā)明第10實(shí)施例的構(gòu)成圖。本實(shí)施例對(duì)于作為以往技術(shù)說(shuō)明的圖31的數(shù)據(jù)驅(qū)動(dòng)器，是適用本發(fā)明的例子。如果參照?qǐng)D25，通過(guò)在數(shù)據(jù)驅(qū)動(dòng)器中適用本發(fā)明的差動(dòng)放大器，灰度電壓產(chǎn)生電路913、解碼器917、緩沖電路918各自的構(gòu)成與在圖31中所示的灰度電壓產(chǎn)生電路986、解碼器987、緩沖電路988不同。如參照?qǐng)D24說(shuō)明的那樣，本實(shí)施例的解碼器917的面積與解碼器987的面積相比被大幅地削減。
另外，由灰度電壓產(chǎn)生電路913產(chǎn)生的灰度電壓設(shè)定為每連續(xù)4個(gè)灰度(1塊4個(gè)連續(xù)灰度)的第2個(gè)和第3個(gè)灰度電壓。
以上，對(duì)于關(guān)于本發(fā)明的差動(dòng)放大器以及采用其的DAC的實(shí)施例進(jìn)行了說(shuō)明，關(guān)于本發(fā)明的差動(dòng)放大器DAC不只是在硅基板上形成的LSI電路，置換為在玻璃、塑料等絕緣性基板上形成的沒(méi)有背柵的薄膜晶體管的構(gòu)成也是可能的。
另外能夠?qū)⒈景l(fā)明的差動(dòng)放大器用于緩沖電路的數(shù)據(jù)驅(qū)動(dòng)器，作為圖29中所示的液晶顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器980使用。
包括根據(jù)本發(fā)明2值輸入、4值輸出的差動(dòng)放大器的數(shù)據(jù)驅(qū)動(dòng)器980通過(guò)使解碼器的面積減小，低成本化是可能的，也能夠?qū)崿F(xiàn)采用該差動(dòng)放大器的液晶顯示裝置的低成本化。
還有，圖30所示的液晶顯示裝置作為將數(shù)據(jù)驅(qū)動(dòng)器980作為硅LSI個(gè)別地形成，與顯示部960相連的構(gòu)成也是可以的，或者，通過(guò)在玻璃基板等的絕緣性基板上，采用多晶硅TFT(薄膜晶體管)等形成電路，和顯示部960一體地形成也是可能的。特別是當(dāng)數(shù)據(jù)驅(qū)動(dòng)器和顯示部一體地形成的情況下，通過(guò)使數(shù)據(jù)驅(qū)動(dòng)器的面積減小，窄邊框化(顯示部960的外部和基板外圍的寬度的縮小)成為可能。
也包括其他的方式，對(duì)于這樣的顯示裝置的數(shù)據(jù)驅(qū)動(dòng)器的任何一個(gè)通過(guò)適用關(guān)于本發(fā)明的差動(dòng)放大器，能促進(jìn)顯示裝置的低成本化和窄邊框化。例如，和液晶顯示裝置同樣地，即使對(duì)于通過(guò)在數(shù)據(jù)線上輸出多值電平的電壓信號(hào)進(jìn)行顯示的有源矩陣驅(qū)動(dòng)方式的有機(jī)EL顯示器等的顯示裝置，當(dāng)然也能適用關(guān)于本發(fā)明的差動(dòng)放大器。
在關(guān)于本發(fā)明的差動(dòng)放大器中，如圖1所示的第1實(shí)施例那樣，差動(dòng)對(duì)并非僅限定于2個(gè)，以下，作為上述實(shí)施例的變形例，說(shuō)明包括3個(gè)以上的差動(dòng)對(duì)的構(gòu)成。
圖26是表示本發(fā)明第11實(shí)施例的構(gòu)成圖。在圖26中，表示了采用3個(gè)以上的差動(dòng)對(duì)的構(gòu)成的差動(dòng)放大器的構(gòu)成的一例。如圖26所示，此實(shí)施例的差動(dòng)放大器包括第1至第4輸入端子T1、T2、T3、T4和輸出端子3、第1至第3差動(dòng)對(duì)(n溝道晶體管對(duì)(101、102)、(103、104)、(105、106))。第1差動(dòng)對(duì)的輸入對(duì)101、102的一個(gè)與第1輸入端子T1相連，另一個(gè)與輸出端子3相連。第2差動(dòng)對(duì)103、104的輸入對(duì)分別與第1輸入端子T1和第2輸入端子T2相連。第3差動(dòng)對(duì)105、106的輸入對(duì)分別與第3輸入端子T3和第4輸入端子T4相連。差動(dòng)放大器包括為第1至第3差動(dòng)對(duì)分別提供恒定電流的第1至第3電流源126、127、128、與第1至第3差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)和另一個(gè)共同連接點(diǎn)相連的負(fù)載電路5。第1至第3差動(dòng)對(duì)(101、102)、(103、104)、(105、106)的輸出對(duì)的一個(gè)的共同連接點(diǎn)連接了輸入端，輸出端子3連接了輸出端的放大段6。提供給第1至第4輸入端子T1～T4的電壓，例如可以是將在第1、第2基準(zhǔn)電壓間連接的電阻器(沒(méi)有圖示)的分支輸出的分壓值直接提供給各端子，或者也可以經(jīng)由電壓跟隨器電路等提供給各端子。
負(fù)載電路5是由晶體管111、112構(gòu)成的電流反射鏡電路構(gòu)成的，電流反射鏡電路的輸入輸出是將第1至第3差動(dòng)對(duì)的各輸出對(duì)共同地連接。還有，負(fù)載電路5如在圖9中所示的一例那樣，包括對(duì)第1至第3差動(dòng)對(duì)構(gòu)成個(gè)別的負(fù)載的第1至第3電流反射鏡電路。此種情況下，第1至第3電流反射鏡電路的輸出端共同地連接。
圖27是表示本發(fā)明第11實(shí)施例的變形例的圖。本實(shí)施例和圖26中所示的上述實(shí)施例放大段6的構(gòu)成不同。如果參照?qǐng)D27，在本實(shí)施例中包括第1至第3差動(dòng)對(duì)(101、102)、(103、104)、(105、106)的輸出對(duì)的一個(gè)的共同連接點(diǎn)和另一個(gè)共同連接點(diǎn)連接了輸入對(duì)，輸出端子3連接了輸出端的差分放大段6’。此實(shí)施例的作用效果和圖26中所示的上述實(shí)施例是同樣的。當(dāng)然也可以將圖1、圖7～圖11、圖17的放大段6和圖27的差分放大段6的構(gòu)成進(jìn)行置換。
圖28是為了說(shuō)明包括在圖26以及圖27中所示的3個(gè)差動(dòng)對(duì)的差動(dòng)放大器的動(dòng)作的圖。
V-I特性曲線1是第1差動(dòng)對(duì)101、102、V-I特性曲線2是第2差動(dòng)對(duì)103、104的特性。如果晶體管101、102、103、104、105、106中分別流動(dòng)的電流為Ia、Ib、Ic、Id，恒電流源126、127、128的電流值為I1、I2、I3，下式(21)～(23)成立。
Ia+Ib＝I1 …(21)Ic+Id＝I2 …(22)Ie+If＝I3 …(23)由構(gòu)成負(fù)載電路5的電流反射鏡(電流反射鏡的輸入電流＝輸出電流)，下式(24)成立。
Ia+Ic+Ie＝Ib+Id+If…(24)使I1和I2相等，Ie和If的電流差與I3之間成立下式(26)的關(guān)系。
I1＝I2＝I0…(25)Ie-If＝A×I3 …(26)由公式(21)、(22)、(25)能推導(dǎo)出下式(27)。
Ia+Ic＝2×I0-(Ib+Id) …(27)即由上式(24)、(25)能得到下式(28)。
Ia+Ic+A×I3＝Ib+Id…(28)
由公式(27)、(28)能推導(dǎo)出下式(29)、(30)。
Ib+Id＝(2×I0+A×I3)/2…(29)Ia+Ic＝(2×I0-A×I3)/2…(30)由上式(29)、(30)能進(jìn)一步推導(dǎo)出以下的條件。
Ib+Id＝Ia+Ic+A×I3…(31)即，通過(guò)上式(29)～(31)，漏-源間電流和電壓特性，能得到圖28所示那樣的狀態(tài)。也就是說(shuō)，在圖28中，動(dòng)作點(diǎn)a、c，V＝V(T1)是共同的，動(dòng)作點(diǎn)b、d成為比動(dòng)作點(diǎn)a、c的電流Ia、Ic分別只高出{(A×I3)/2}的電流Ib、Id那樣的狀態(tài)是可能的。圖28的動(dòng)作點(diǎn)b、d能看成從圖3的狀態(tài)，只接收了電流值{(A×I3)/2}的調(diào)制的狀態(tài)。調(diào)制量{(A×I3)/2}由圖27的端子電壓V(T3)、V(T4)、恒電流I3、滿足公式(23)、(26)的系數(shù)A決定。調(diào)制量{(A×I3)/2}也依賴于第3、第4輸入端子T3、T4的電壓V(T3)、V(T4)以及晶體管的V-I特性。
這樣，當(dāng)差動(dòng)對(duì)在3對(duì)以上時(shí)，通過(guò)第3、第4輸入端子T3、T4的電壓V(T3)、V(T4)，能使第1、第2輸入端子T1、T2的電壓V(T1)、V(T2)的外分比從1比2開(kāi)始調(diào)制。
另外，如果改變第1、第2輸入端子T1、T2的電壓V(T1)、V(T2)，即使第3、第4輸入端子T3、T4的電壓V(T3)、V(T4)一定，外分比也變化(其中，除了V(T3)＝V(T4)以外)。還有，當(dāng)V(T3)＝V(T4)時(shí)，由于Ie＝If，(A×I3)＝0，調(diào)制量{(A×I3)/2}變?yōu)?，成為和差動(dòng)對(duì)為2個(gè)的情況同樣的特性。
以上對(duì)本發(fā)明用上述實(shí)施例進(jìn)行了說(shuō)明，本發(fā)明并非僅限定于上述實(shí)施例，只要是在本申請(qǐng)的權(quán)利要求書(shū)范圍內(nèi)，所述領(lǐng)域的技術(shù)人員當(dāng)然可以進(jìn)行各種變形、修正。
在上述實(shí)施例中說(shuō)明的差動(dòng)放大器是由MOS晶體管構(gòu)成的，另外，液晶顯示裝置的驅(qū)動(dòng)電路中，例如也可以由多晶硅構(gòu)成的MOS晶體管(TFT)構(gòu)成。另外，在上述實(shí)施例中，表示了適用于集成電路的例子，當(dāng)然也能適用于分離元件的構(gòu)成。
權(quán)利要求
1.一種差動(dòng)放大器，其特征在于，至少包括第1以及第2輸入端子；輸出端子；第1差動(dòng)對(duì)，其輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述輸出端子相連；第2差動(dòng)對(duì)，其輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述第2輸入端子相連；第1電流源，其向所述第1差動(dòng)對(duì)提供電流；第2電流源，其向所述第2差動(dòng)對(duì)提供電流；和負(fù)載電路，其與所述第1以及第2差動(dòng)對(duì)的輸出對(duì)相連；至少所述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接；包括放大段，其輸入端與所述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)連接，輸出端與所述輸出端子連接。
2.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，所述第1差動(dòng)對(duì)的輸出對(duì)的另一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的另一個(gè)共同地連接；所述負(fù)載電路包括負(fù)載元件對(duì)，其與所述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)、以及所述第1差動(dòng)對(duì)的輸出對(duì)的另一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的另一個(gè)的共同連接點(diǎn)相連，成為所述第1以及第2差動(dòng)對(duì)的共同負(fù)載。
3.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，所述負(fù)載電路包括第1負(fù)載元件，其與所述第1差動(dòng)對(duì)的輸出對(duì)相連；和第2負(fù)載元件，其與所述第2差動(dòng)對(duì)的輸出對(duì)相連。
4.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，包括第1以及第2輸入電壓提供端子，其分別接收第1以及第2輸入電壓；第1切換開(kāi)關(guān)，其切換所述第1輸入端子與所述第1以及第2輸入電壓提供端子之間的連接；和第2切換開(kāi)關(guān)，其切換所述第2輸入端子與所述第1以及第2輸入電壓提供端子之間的連接；所述第1以及第2輸入端子的一個(gè)與所述第1以及第2輸入電壓提供端子的一個(gè)相連時(shí)，所述第1以及第2輸入端子的另一個(gè)與所述第1以及第2輸入電壓提供端子的一個(gè)或者另一個(gè)的任意一個(gè)相連。
5.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，包括電流控制電路，其對(duì)所述第1電流源以及/或者所述第2電流源的電流進(jìn)行可變控制。
6.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，構(gòu)成所述第1電流源的晶體管的偏置電壓以及/或者構(gòu)成所述第2電流源的晶體管的偏置電壓能分別可變地設(shè)定。
7.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，所述放大段至少具有晶體管，其控制端子與所述放大段的所述輸入端連接，并被插入在第1電流源和所述輸出端子間。
8.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，包括切換開(kāi)關(guān)，其將所述第2差動(dòng)對(duì)的輸入對(duì)之中，與所述第1輸入端子相連一側(cè)的輸入不同的另外的輸入的連接點(diǎn)，切換為所述輸出端子和所述第2輸入端子的任意一個(gè)。
9.根據(jù)權(quán)利要求8所述的差動(dòng)放大器，其特征在于，所述切換開(kāi)關(guān)將所述第2差動(dòng)對(duì)的輸入對(duì)之中，與所述第1輸入端子相連一側(cè)的輸入不同的另外的輸入，在與所述輸出端子在規(guī)定期間連接之后，切換為與所述第2輸入端子相連。
10.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，所述第1以及第2差動(dòng)對(duì)由同一特性的晶體管構(gòu)成。
11.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，所述第1以及第2差動(dòng)對(duì)由在差動(dòng)對(duì)間不同特性的晶體管構(gòu)成。
12.一種差動(dòng)放大器，其特征在于，包括第1以及第2輸入端子；輸出端子；第1差動(dòng)段，其與所述第1以及第2輸入端子相連；第2差動(dòng)段，其與所述第1以及第2輸入端子相連；第1放大段，其輸入端與所述第1差動(dòng)段的輸出端相連，輸出端與所述輸出端子相連；和第2放大段，其輸入端與所述第2差動(dòng)段的輸出端相連，輸出端與所述輸出端子相連；所述第1放大段包括第1差動(dòng)對(duì)，其為第1導(dǎo)電型，輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述輸出端子相連；第2差動(dòng)對(duì)，其為第1導(dǎo)電型，輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述第2輸入端子相連；第1電流源，其向所述第1差動(dòng)對(duì)提供電流；第2電流源，其向所述第2差動(dòng)對(duì)提供電流；和第1負(fù)載電路，其與所述第1以及第2差動(dòng)對(duì)的輸出對(duì)相連；所述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接，該共同連接點(diǎn)成為所述第1差動(dòng)段的輸出端；所述第2差動(dòng)段包括第3差動(dòng)對(duì)，其為第2導(dǎo)電型，輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述輸出端子相連；第4差動(dòng)對(duì)，其為第2導(dǎo)電型，輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述第2輸入端子相連；第3電流源，其向所述第3差動(dòng)對(duì)提供電流；第4電流源，其向所述第4差動(dòng)對(duì)提供電流；和第2負(fù)載電路，其與所述第3以及第4差動(dòng)對(duì)的輸出對(duì)相連；所述第3差動(dòng)對(duì)的輸出對(duì)的一個(gè)和所述第4差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接，該共同連接點(diǎn)成為所述第2差動(dòng)段的輸出端。
13.根據(jù)權(quán)利要求12所述的差動(dòng)放大器，其特征在于，所述第1差動(dòng)對(duì)的輸出對(duì)的另一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的另一個(gè)共同地連接；所述第1負(fù)載電路包括第1負(fù)載元件對(duì)，其與所述第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)、以及所述第1差動(dòng)對(duì)的輸出對(duì)的另一個(gè)和所述第2差動(dòng)對(duì)的輸出對(duì)的另一個(gè)的共同連接點(diǎn)相連，成為所述第1以及第2差動(dòng)對(duì)的共同負(fù)載；所述第3差動(dòng)對(duì)的輸出對(duì)的另一個(gè)和所述第4差動(dòng)對(duì)的輸出對(duì)的另一個(gè)共同地連接；所述第2負(fù)載電路包括第2負(fù)載元件對(duì)，其與所述第3差動(dòng)對(duì)的輸出對(duì)的一個(gè)和所述第4差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)、以及所述第3差動(dòng)對(duì)的輸出對(duì)的另一個(gè)和所述第4差動(dòng)對(duì)的輸出對(duì)的另一個(gè)的共同連接點(diǎn)相連，成為所述第3以及第4差動(dòng)對(duì)的共同負(fù)載。
14.根據(jù)權(quán)利要求12所述的差動(dòng)放大器，其特征在于，所述第1負(fù)載電路包括第1負(fù)載元件對(duì)，其與所述第1差動(dòng)對(duì)的輸出對(duì)相連；和第2負(fù)載元件對(duì)，其與所述第2差動(dòng)對(duì)的輸出對(duì)相連；所述第2負(fù)載電路包括第3負(fù)載元件對(duì)，其與所述第3差動(dòng)對(duì)的輸出對(duì)相連；和第4負(fù)載元件對(duì)，其與所述第4差動(dòng)對(duì)的輸出對(duì)相連。
15.根據(jù)權(quán)利要求12所述的差動(dòng)放大器，其特征在于，所述第1放大段至少包括第1輸出晶體管，其控制端子與所述第1放大段的輸入端連接，并被插入在第1電源和所述輸出端子間；所述第2放大段至少包括第2輸出晶體管，其控制端子與在所述第2放大段的輸入端連接，并被插入在第2電源和所述輸出端子間。
16.一種放大器，其特征在于，至少包括第1以及第2輸入端子，其分別接收第1以及第2信號(hào)；和輸出端子；被構(gòu)成為將在所述第1輸入端子輸入的所述第1信號(hào)的電平、和在所述第2輸入端子輸入的所述第2信號(hào)的電平以預(yù)先決定的規(guī)定的外插比外分形成的電平的輸出信號(hào)從所述輸出端子輸出。
17.根據(jù)權(quán)利要求16所述的放大器，其特征在于，包括差動(dòng)段、和接收所述差動(dòng)段的輸出，驅(qū)動(dòng)所述輸出端子的放大段；所述差動(dòng)段包括第1差動(dòng)對(duì)，其輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述輸出端子相連；第2差動(dòng)對(duì)，其輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述第2輸入端子相連；第1以及第2電流源，分別向所述第1以及第2差動(dòng)對(duì)提供電流；和負(fù)載電路，其與所述第1以及第2差動(dòng)對(duì)的輸出對(duì)相連。
18.根據(jù)權(quán)利要求16所述的放大器，其特征在于，當(dāng)所述第1以及第2輸入端子中分別輸入的所述第1以及第2信號(hào)的電平相互相等時(shí)，作為所述輸出信號(hào)，將相互相等的所述第1以及第2信號(hào)的電平從所述輸出端子輸出。
19.根據(jù)權(quán)利要求16所述的放大器，其特征在于，當(dāng)所述第1輸入端子中輸入的所述第1信號(hào)的電平比所述第2輸入端子中輸入的所述第2信號(hào)的電平小時(shí)，從所述輸出端子輸出讓所述第1信號(hào)和輸出信號(hào)之電平差、與所述第2信號(hào)和所述輸出信號(hào)之電平差的比成為規(guī)定值的輸出信號(hào)；當(dāng)所述第1輸入端子中輸入的所述第1信號(hào)比所述第2輸入端子中輸入的所述第2信號(hào)大時(shí)，從所述輸出端子輸出讓輸出信號(hào)和所述第1信號(hào)之電平差、與所述輸出信號(hào)和所述第2信號(hào)之電平差的比為規(guī)定值的輸出信號(hào)。
20.根據(jù)權(quán)利要求16所述的放大器，其特征在于，所述外插比為1比2；當(dāng)在所述第1以及第2輸入端子中輸入的所述第1以及第2信號(hào)分別為第2、第3電平時(shí)，將所述第2電平和所述第3電平以1比2外插的第1電平的輸出信號(hào)從所述輸出端子輸出；當(dāng)在所述第1以及第2輸入端子中輸入的所述第1以及第2信號(hào)同是所述第2電平時(shí)，將所述第2電平的輸出信號(hào)從所述輸出端子輸出；當(dāng)在所述第1以及第2輸入端子中輸入的所述第1以及第2信號(hào)同是所述第3電平時(shí)，將所述第3電平的輸出信號(hào)從所述輸出端子輸出；當(dāng)在所述第1以及第2輸入端子中輸入的所述第1以及第2信號(hào)分別為第3、第2電平時(shí)，將所述第3電平和所述第2電平以1比2外插的第4電平的輸出信號(hào)從所述輸出端子輸出。
21.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，包括選擇電路，其基于輸入的選擇信號(hào)的值，切換向所述第1以及第2輸入端子提供的電壓的組合。
22.根據(jù)權(quán)利要求16所述的放大器，其特征在于，包括選擇電路，其基于輸入的選擇信號(hào)的值，切換向所述第1以及第2輸入端子提供的電壓的組合。
23.一種差動(dòng)放大器，其特征在于，包括第1至第{2×(m-1)}的輸入端子，其中m為2以上的規(guī)定的正整數(shù)；輸出端子；第1至第m差動(dòng)對(duì)；所述第1差動(dòng)對(duì)的輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述輸出端子相連；所述第2差動(dòng)對(duì)的輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述第2輸入端子相連；所述第i差動(dòng)對(duì)的輸入對(duì)與第{2×(i-1)-1}和第{2×(i-1)}的輸入端分別連接，其中i為大于等于2并且小于等于m的整數(shù)；具有向所述第1至第m差動(dòng)對(duì)分別提供電流的第1至第m電流源、與所述第1至第m差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)和所述第1至第m差動(dòng)對(duì)的輸出對(duì)的另一個(gè)的共同連接點(diǎn)相連的負(fù)載電路；所述第1至第m差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接；具有放大段，其輸入端與所述第1至第m差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)連接，所述輸出端子連接輸出對(duì)。
24.一種差動(dòng)放大器，其特征在于，包括第1至第4輸入端子；輸出端子；第1至第3差動(dòng)對(duì)；所述第1差動(dòng)對(duì)的輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述輸出端子相連；所述第2差動(dòng)對(duì)的輸入對(duì)的一個(gè)與所述第1輸入端子相連，另一個(gè)與所述第2輸入端子相連；所述第3差動(dòng)對(duì)的輸入對(duì)與第3和第4輸入端分別連接；具有向所述第1至第3差動(dòng)對(duì)分別提供電流的第1至第3電流源、與所述第1至第3差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)和所述第1至第3差動(dòng)對(duì)的輸出對(duì)的另一個(gè)的共同連接點(diǎn)相連的負(fù)載電路；所述第1至第3差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接；具有放大段，其輸入端與所述第1至第3差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)連接，所述輸出端子連接輸出對(duì)。
25.根據(jù)權(quán)利要求23所述的差動(dòng)放大器，其特征在于，所述第1至第m差動(dòng)對(duì)的輸出對(duì)的另一個(gè)共同地連接；所述負(fù)載電路包括負(fù)載元件對(duì)，其與所述第1至第m差動(dòng)對(duì)的輸出對(duì)的一個(gè)的共同連接點(diǎn)以及所述第1至第m差動(dòng)對(duì)的輸出對(duì)的另一個(gè)共同連接點(diǎn)相連。
26.根據(jù)權(quán)利要求1所述的差動(dòng)放大器，其特征在于，所述負(fù)載電路由電流反射鏡電路構(gòu)成。
27.根據(jù)權(quán)利要求12所述的差動(dòng)放大器，其特征在于，所述第1負(fù)載電路和/或所述第2負(fù)載電路由電流反射鏡電路構(gòu)成。
28.一種差動(dòng)放大器，至少包括1個(gè)差動(dòng)對(duì)，所述1個(gè)差動(dòng)對(duì)的輸入對(duì)的一個(gè)與輸入端子相連，另一個(gè)與輸出端子反饋相連所構(gòu)成的差動(dòng)放大器中，在其特征在于，設(shè)置了和所述輸入端子不同的另外的輸入端子；進(jìn)一步包括另外的差動(dòng)對(duì)，其輸出對(duì)與所述1個(gè)差動(dòng)對(duì)的輸出對(duì)共同地連接，輸入對(duì)的一個(gè)與所述輸入端子相連，另一個(gè)與所述其它的輸入端子相連。
29.一種差動(dòng)放大器，在包括相互極性不同的第1以及第2差動(dòng)對(duì)，所述第1以及第2差動(dòng)對(duì)各自的輸入對(duì)的一個(gè)與一個(gè)輸入端子共同連接，各自的輸入對(duì)的另一個(gè)與輸出端子共同地反饋連接所構(gòu)成的差動(dòng)放大器中，其特征在于，設(shè)置了和所述一個(gè)輸入端子不同的另外的輸入端子；包括第3差動(dòng)對(duì)，其輸出對(duì)與所述第1差動(dòng)對(duì)的輸出對(duì)共同地連接，輸入對(duì)的一個(gè)與所述輸入端子相連，另一個(gè)與所述另外的輸入端子相連，和所述第1差動(dòng)對(duì)具有相同極性；第4差動(dòng)對(duì)，其輸出對(duì)與所述第2差動(dòng)對(duì)的輸出對(duì)共同地連接，輸入對(duì)的一個(gè)與所述輸入端子相連，另一個(gè)與所述其它的輸入端子相連，和所述第2差動(dòng)對(duì)具有相同極性。
30.根據(jù)權(quán)利要求28所述的差動(dòng)放大器，其特征在于，所述一個(gè)差動(dòng)對(duì)的輸入對(duì)的非反相輸入側(cè)與所述輸入端子相連，反相輸入側(cè)與所述輸出端子反饋連接。
31.根據(jù)權(quán)利要求29所述的差動(dòng)放大器，其特征在于，所述第1以及第2差動(dòng)對(duì)的輸入對(duì)的各自的非反相輸入側(cè)與所述輸入端子相連，所述第1以及第2差動(dòng)對(duì)的輸入對(duì)的各自的反相輸入側(cè)與所述輸出端子反饋連接。
32.一種差動(dòng)放大器，在包括具有一個(gè)差動(dòng)輸入對(duì)的第1差動(dòng)段和放大段，所述一個(gè)差動(dòng)輸入對(duì)的一個(gè)與輸入端子相連，另一個(gè)與輸出端子反饋連接，所述第1差動(dòng)段的輸出端和所述輸出端子之間連接所述放大段所構(gòu)成的差動(dòng)放大器中，其特征在于，設(shè)置了和所述一個(gè)輸入端子不同的另外的輸入端子；進(jìn)一步包括第2差動(dòng)段，其差動(dòng)輸入對(duì)的一個(gè)與所述輸入端子相連，另一個(gè)與所述另外的輸入端子相連，輸出端子和所述第1差動(dòng)段的輸出端共同連接。
33.根據(jù)權(quán)利要求32所述的差動(dòng)放大器，其特征在于，所述一個(gè)差動(dòng)輸入對(duì)的非反相輸入側(cè)與所述輸入端子相連，反相輸入側(cè)與所述輸出端子反饋連接。
34.一種顯示裝置用的數(shù)據(jù)驅(qū)動(dòng)器，其特征在于，包括產(chǎn)生多個(gè)電壓電平的灰度電壓產(chǎn)生電路；解碼器，其輸出基于輸入數(shù)據(jù)、從所述多個(gè)電壓電平中選擇的至少2個(gè)電壓；緩沖電路，其輸入從所述解碼器中輸出的2個(gè)電壓，將與所述輸入數(shù)據(jù)對(duì)應(yīng)的電壓從輸出端子輸出；所述緩沖電路由權(quán)利要求1所述的所述差動(dòng)放大器構(gòu)成。
35.一種顯示裝置用的數(shù)據(jù)驅(qū)動(dòng)器，其特征在于，包括產(chǎn)生多個(gè)電壓電平的灰度電壓產(chǎn)生電路；解碼器，其輸出基于輸入數(shù)據(jù)、從所述多個(gè)電壓電平中選擇的至少2個(gè)電壓；緩沖電路，其輸入從所述解碼器中輸出的2個(gè)電壓，將與所述輸入數(shù)據(jù)對(duì)應(yīng)的電壓從輸出端子輸出；所述緩沖電路由權(quán)利要求16所述的所述放大器構(gòu)成。
36.一種顯示裝置，其特征在于，包括在一個(gè)方向上相互平行延伸的多條數(shù)據(jù)線、在與所述一個(gè)方向垂直的方向相互平行延伸的多條掃描線、和在所述多條數(shù)據(jù)線和所述多條掃描線的交叉部分以矩陣狀配置的多個(gè)像素電極；具有多個(gè)晶體管，其與所述多個(gè)像素電極分別對(duì)應(yīng)，與對(duì)應(yīng)于漏極以及源極的一個(gè)的所述像素電極相連，與對(duì)應(yīng)于所述漏極以及源極的另一個(gè)的所述數(shù)據(jù)線相連，與對(duì)應(yīng)于柵極的所述掃描線相連；包括對(duì)所述多條掃描線分別提供掃描信號(hào)的柵極驅(qū)動(dòng)器、和對(duì)所述多條數(shù)據(jù)線分別提供與輸入數(shù)據(jù)對(duì)應(yīng)的灰度信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器；所述數(shù)據(jù)驅(qū)動(dòng)器是由權(quán)利要求34所述的所述顯示裝置用的數(shù)據(jù)驅(qū)動(dòng)器構(gòu)成。
37.根據(jù)權(quán)利要求34所述的顯示裝置用的數(shù)據(jù)驅(qū)動(dòng)器，其特征在于，所述灰度電壓產(chǎn)生電路，對(duì)于4×s個(gè)灰度電壓，輸出第(4×k-2)個(gè)和第(4×k-1)個(gè)的2×s個(gè)灰度電壓，其中s為規(guī)定的正整數(shù)，而k為從1開(kāi)始至s為止的整數(shù)。
38.根據(jù)權(quán)利要求37所述的顯示裝置用的數(shù)據(jù)驅(qū)動(dòng)器，其特征在于，所述解碼器包括第1選擇部，在n位寬度的輸入數(shù)據(jù)信號(hào)之中，由前(n-2)位從所述灰度產(chǎn)生電路輸出的2×s個(gè)灰度電壓中選擇第(4×j-2)個(gè)和第(4×j-1)個(gè)的2個(gè)灰度電壓，其中n為2以上的正整數(shù)，而j為從1開(kāi)始至s為止的整數(shù)之一；第2選擇部，通過(guò)所述輸入數(shù)據(jù)信號(hào)的后2位，在由所述第1選擇部選擇的2個(gè)灰度電壓中，選擇輸入到所述緩沖電路的第1以及第2端子的電壓。
全文摘要
本發(fā)明提供一種差動(dòng)放大器，包括第1以及第2輸入端子；輸出端子；與第1以及第2輸入端子相連的差動(dòng)段；輸入端與差動(dòng)段的輸出端相連、輸出端與上述輸出端子相連的放大段。差動(dòng)段包括輸入對(duì)的一個(gè)與第1輸入端子T1相連，另一個(gè)與輸出端子3相連的第1差動(dòng)對(duì)；輸入對(duì)的一個(gè)與第1輸入端子相連，另一個(gè)與第2輸入端子相連的第2差動(dòng)對(duì)；為第1差動(dòng)對(duì)提供電流的第1電流源；為第2差動(dòng)對(duì)提供電流的第2電流源；與上述第1以及第2差動(dòng)對(duì)的輸出對(duì)相連的負(fù)載電路。第1差動(dòng)對(duì)的輸出對(duì)的一個(gè)和第2差動(dòng)對(duì)的輸出對(duì)的一個(gè)共同地連接，共同連接點(diǎn)成為上述差動(dòng)段的輸出端。
文檔編號(hào)G02F1/13GK1612468SQ20041008599
公開(kāi)日2005年5月4日 申請(qǐng)日期2004年10月27日 優(yōu)先權(quán)日2003年10月27日
發(fā)明者土弘 申請(qǐng)人:日本電氣株式會(huì)社, 恩益禧電子股份有限公司