專利名稱：液晶顯示驅(qū)動(dòng)器中的可編程的行選擇的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于液晶顯示器(LCD)中的改進(jìn)的驅(qū)動(dòng)器。具體涉及用于LCD的顯示驅(qū)動(dòng)器中的行選擇功能的自由可編程性。
當(dāng)前的液晶顯示器包括行和列驅(qū)動(dòng)器。這些驅(qū)動(dòng)器一般包括存儲(chǔ)單元(例如，隨機(jī)存取存儲(chǔ)器(RAM))。將在LCD屏上顯示的內(nèi)容被轉(zhuǎn)移到該存儲(chǔ)器中。然后利用適當(dāng)?shù)膶ぶ贩桨笍拇鎯?chǔ)器中將其提取并施加到LCD屏的相應(yīng)行和/或列。
LCD驅(qū)動(dòng)器的常見問題在于其中數(shù)據(jù)輸出到屏上的不同行的選擇。例如，滾動(dòng)是一項(xiàng)非常復(fù)雜的操作?，F(xiàn)有的驅(qū)動(dòng)器通常僅僅改變施加到存儲(chǔ)器用于從存儲(chǔ)器中提取數(shù)據(jù)的讀取地址。顯示行選擇的順序大部分保持不變或者很難改變。改變顯示行選擇的順序需要相當(dāng)大量的多路復(fù)用器和連線。在屏上不同位置處顯示RAM數(shù)據(jù)是非常復(fù)雜的。特別對(duì)于多行尋址(MRA)來說這需要非常復(fù)雜的RAM存取方案。
常規(guī)LCD顯示驅(qū)動(dòng)方案的一個(gè)實(shí)例示于

圖1A和1B。圖1A中，描述了如下情況，通過將適當(dāng)?shù)淖x取地址施加到RAM10左手側(cè)上的輸入來提取RAM單元的內(nèi)容。通過施加起始地址‘0’而可尋址的第一RAM單元的內(nèi)容被施加到LCD顯示屏11的最上面一行12.1上。下一個(gè)RAM單元(地址‘1’)的內(nèi)容施加于第二行12.2上，依此類推。如果應(yīng)用程序或用戶在屏11上執(zhí)行滾動(dòng)功能，則行的內(nèi)容將根據(jù)滾動(dòng)的方向被垂直向上或向下移動(dòng)。一個(gè)例子示于圖1B。起始地址處的RAM單元13.1的內(nèi)容顯示在行12.1，下一個(gè)RAM單元的內(nèi)容顯示在下一行12.1+1，依此類推。限定顯示在LCD屏11的第一行12.1處的信息的起始地址此時(shí)尋址另一個(gè)RAM單元，即RAM單元13.1。換句話說，在當(dāng)前實(shí)施方案中，滾動(dòng)功能是通過改變RAM 10的讀取地址來實(shí)現(xiàn)的。
同樣的原理示于圖2A和2B，差別僅在于使用了所謂的MRA方案。在這樣的MRA實(shí)施中，一次尋址多個(gè)LCD行。如圖2A所示，每個(gè)RAM單元存儲(chǔ)四個(gè)顯示行的內(nèi)容。通過施加起始地址‘0’到MRA RAM14，從RAM 14提取用于行12.1到12.4的內(nèi)容。當(dāng)實(shí)施滾動(dòng)功能時(shí)，如圖2B所示，總是一起滾動(dòng)四行。第二個(gè)RAM單元15.2的內(nèi)容移動(dòng)到顯示屏11的最后四行12.n到12.n+3。當(dāng)利用MRA RAM實(shí)施自由可編程滾動(dòng)時(shí)，則需要復(fù)雜的RAM尋址方案或帶有多RAM存取周期的方案。滾動(dòng)被限制在同時(shí)選擇的行p的數(shù)目的倍數(shù)(圖2A和2B中，p＝4)。
隨著顯示器尺寸的增大p值也同時(shí)增大。這反過來減少了滾動(dòng)的自由度。解決方案是用更復(fù)雜的方式讀取RAM。然而，這需要復(fù)雜的RAM尋址或多次RAM存取。第一種方法顯著地增加了地址解碼。第二種方法使得在RAM之后存儲(chǔ)器成為必需。
減少功耗的要求產(chǎn)生了具有可適應(yīng)的p值的實(shí)施方案，這是由于最佳p值對(duì)于不同的多路復(fù)用速率是變化的。
對(duì)LCD顯示屏的行進(jìn)行尋址的更大自由度和靈活性日益成為必需。這將允許支持如下功能，如滾動(dòng)，在顯示屏上具有自由可編程有效區(qū)域的自由可編程多路復(fù)用速率，一個(gè)顯示屏上的多個(gè)有效區(qū)域，Y方向中的鏡像，玻璃上芯片(COG)或帶式載體封裝(TCP)，等等。
本發(fā)明的目的是提供克服現(xiàn)有方法缺陷的方案。
本發(fā)明的目的是提供允許將LCD驅(qū)動(dòng)器存儲(chǔ)器的內(nèi)容寫到期望的任一顯示行的方案。
本發(fā)明的目的是提供允許自由可編程的行選擇的方案。
上述和其他目的是通過包括LCD顯示屏、列驅(qū)動(dòng)器裝置和具有多個(gè)行片(row slice)的行驅(qū)動(dòng)器裝置的液晶顯示設(shè)備來實(shí)現(xiàn)的。該顯示設(shè)備還包括用于接收一組正交函數(shù)的輸入，所述輸入被連接到列驅(qū)動(dòng)器裝置和行驅(qū)動(dòng)器裝置。每個(gè)行片包括用來從正交函數(shù)組中選擇正交函數(shù)的函數(shù)選擇器，和用于依據(jù)施加于時(shí)分多路復(fù)用解碼器輸入的時(shí)鐘信號(hào)，將行選擇信息傳送到LCD顯示屏的行電極的時(shí)分多路復(fù)用解碼器。
根據(jù)本發(fā)明，為了將RAM內(nèi)容寫入期望的任意顯示行，該行可以被自由地編程。這個(gè)發(fā)明涉及允許將LCD驅(qū)動(dòng)器存儲(chǔ)器的內(nèi)容寫到期望的任意顯示行的方案。而且，發(fā)明方案允許行選擇的自由編程。
在權(quán)利要求2-11中要求保護(hù)更多的有優(yōu)點(diǎn)的實(shí)施方案。
為了更加全面地描述本發(fā)明及其進(jìn)一步的目的和優(yōu)點(diǎn)，請(qǐng)參考下面的描述并結(jié)合相應(yīng)的附圖，其中圖1A是一個(gè)常規(guī)顯示設(shè)備的圖示，表示RAM單元和顯示屏的行之間的關(guān)系。
圖1B表示了如何在常規(guī)顯示設(shè)備中實(shí)現(xiàn)四行滾動(dòng)。
圖2A是一個(gè)常規(guī)的MRA顯示設(shè)備的圖示，表示了RAM單元和顯示屏的行之間的關(guān)系。
圖2B表示了如何在常規(guī)MRA顯示設(shè)備中實(shí)現(xiàn)八行滾動(dòng)。
圖3為常規(guī)顯示設(shè)備的示意框圖。
圖4為根據(jù)本發(fā)明的顯示設(shè)備的部分框圖。
圖5為根據(jù)本發(fā)明，如何在MRA顯示設(shè)備(p＝4)中實(shí)現(xiàn)滾動(dòng)的圖示。
圖6為根據(jù)本發(fā)明的顯示設(shè)備的部分框圖。
圖7為根據(jù)本發(fā)明，在具有四個(gè)同時(shí)選擇的行的顯示設(shè)備中如何實(shí)現(xiàn)滾動(dòng)的圖示。
圖8A為根據(jù)本發(fā)明的一個(gè)應(yīng)用實(shí)例的圖示。
圖8B為根據(jù)本發(fā)明的另一個(gè)應(yīng)用實(shí)例的圖示。
圖9為根據(jù)本發(fā)明的顯示設(shè)備的框圖。
圖10為根據(jù)本發(fā)明的顯示設(shè)備的部分框圖。
在講述本發(fā)明的各種實(shí)施方案之前，對(duì)典型液晶顯示(LCD)設(shè)備1進(jìn)行簡(jiǎn)要描述。LCD設(shè)備1，如圖3所示，一般包括帶有行或選擇電極2(水平線表示)的第一基板和帶有列或數(shù)據(jù)電極3(垂直線表示)的第二基板。行電極2和列電極3的重疊部分定義了象素4。另外，LCD設(shè)備1包括用于驅(qū)動(dòng)列電極3與將被顯示的圖像相一致的驅(qū)動(dòng)裝置5，和用于驅(qū)動(dòng)行電極2的驅(qū)動(dòng)裝置6。
根據(jù)本發(fā)明的第一實(shí)施方案，利用狀態(tài)機(jī)30，如圖4所示。此狀態(tài)機(jī)30負(fù)責(zé)顯示屏的行2選擇的次序(注意這里的顯示屏在圖4中用行電極2和列電極3的簡(jiǎn)單矩陣表示)?？刂七壿?1除狀態(tài)機(jī)30外還包括RAM地址生成器32、時(shí)分多路復(fù)用(TDM)接入控制器33和TDM編碼器34。控制邏輯31通過時(shí)鐘總線35和選擇總線36與行驅(qū)動(dòng)器裝置37相連。TDM方案用來減少物理總線行的數(shù)目。數(shù)據(jù)通過選擇總線36施加到行驅(qū)動(dòng)器裝置37的單獨(dú)行片39.1-39.n，通過時(shí)鐘總線35施加的時(shí)鐘信號(hào)決定了哪個(gè)行片實(shí)際上操作/處理數(shù)據(jù)。RAM地址生成器32產(chǎn)生的地址通過連接43施加到RAM50進(jìn)行數(shù)據(jù)的檢索。在施加到顯示屏的列電極3之前，這些數(shù)據(jù)連同一組正交函數(shù)Fi＝{f0...fp-1}通過列驅(qū)動(dòng)器裝置105一起處理。正交函數(shù)通過輸入44提供給列驅(qū)動(dòng)器裝置105。
RAM 50(參看圖5)被分為p行的塊，它們總是作為一個(gè)整體被存取(p是MRA驅(qū)動(dòng)技術(shù)中同時(shí)選取的行的數(shù)目)。就是說，每個(gè)RAM單元存儲(chǔ)p個(gè)數(shù)據(jù)項(xiàng)。在本例中，p＝4并且起始地址為2(參看圖5)。因此每個(gè)p行的MRA塊只需要一個(gè)地址。這使得RAM解碼更加容易并且RAM 50更加小。為了具有完全的靈活性，RAM塊的數(shù)據(jù)可以被輸出到任何期望的p顯示行(如圖5中的例子)。顯示屏51的行不需要相鄰。這通過作為控制邏輯31的一部分的狀態(tài)機(jī)30來實(shí)現(xiàn)，其可以被切斷以適應(yīng)每個(gè)芯片的需要?？刂七壿?1在輸出38產(chǎn)生一組p行地址。使用編碼用的TDM方案，行地址接下來被編碼并分配到行片39.1-39.n。每個(gè)行片39.1-39.n具有用于解碼接收到的TDM信號(hào)的TDM解碼器40.n，和當(dāng)在一個(gè)時(shí)隙中僅選取p行時(shí)保持選取信號(hào)一個(gè)時(shí)隙的電平移動(dòng)器41.n。在TDM解碼器輸出端的輸出信號(hào)為0V或Vdd。電平移動(dòng)器41.n移動(dòng)電位使之呈現(xiàn)為0V或Vlcd。電平移動(dòng)器41.n連接到相應(yīng)的行輸出焊盤42.n和顯示屏的行電極2。注意p可以是任何數(shù)字，即p＝1，2，3，...。電平移動(dòng)器41.n和許多其它部件是本領(lǐng)域中周知的標(biāo)準(zhǔn)部件。
如圖5所示，利用本發(fā)明可以在顯示屏51內(nèi)定義滾動(dòng)區(qū)域52。在這個(gè)滾動(dòng)區(qū)域52中自由滾動(dòng)行是可能的。注意為了簡(jiǎn)單起見，RAM50直接連接到顯示屏51的行。實(shí)際上，由于至少列驅(qū)動(dòng)器裝置105位于RAM 50和顯示屏之間，所以沒有這種直接的連接。圖5顯示了RAM單元和顯示屏51的相應(yīng)的行之間的邏輯關(guān)系。
根據(jù)一個(gè)實(shí)施方案，可以使用下面的驅(qū)動(dòng)方案。基本的概念是根據(jù)某種編程的設(shè)置，總在地址‘0’開始讀RAM 50，并且改變行的選擇。當(dāng)p＝8時(shí)，可以使用八個(gè)不同的正交函數(shù)Fi＝{f0...fp-1}。這些正交函數(shù)Fi被施加到顯示屏51的行片。施加到行焊盤42.n的輸出信號(hào)的選擇是根據(jù)這些正交函數(shù)Fi進(jìn)行的。顯示屏51的每一行具有相應(yīng)的選擇信號(hào)，其表示什么時(shí)候相應(yīng)的行必須在電壓Vlcd或Vss被驅(qū)動(dòng)。當(dāng)沒有被選擇時(shí)所有其他行在電壓Vc被驅(qū)動(dòng)。注意Vc＝Vlcvd/2，其中Vlcd是顯示屏的電源電壓。施加到行焊盤42.n的輸出信號(hào)的選擇取決于下列三個(gè)信號(hào)(進(jìn)一步的細(xì)節(jié)根據(jù)圖10說明)-在Vlcd和Vss之間切換的正交函數(shù)Fi(施加于此特定行的一個(gè)函數(shù))；-在正交函數(shù)Fi的選擇信號(hào)和Vc之間切換的選擇行信號(hào)(row_sel)；-用于先開后合和用于測(cè)試的三態(tài)信號(hào)(rc_tristate)所有的開關(guān)都是打開的。行和列按照塊多路復(fù)用，并在測(cè)試板上被縮短。因此這些沒有被選擇的行焊盤42.n一定是三態(tài)的。
這樣可能生成任何期望的輸出模式。狀態(tài)機(jī)30和行片39.n之間的接口總是保持相同。這允許了改進(jìn)的可重用性使得縮短了實(shí)現(xiàn)本發(fā)明的LCD產(chǎn)品投入市場(chǎng)的時(shí)間。
結(jié)合圖6和7描述了另一實(shí)施方案。這種方案基于一種MRA驅(qū)動(dòng)技術(shù)，它要求施加于顯示屏的列電極的函數(shù)和施加于其中數(shù)據(jù)應(yīng)被顯示的行電極的函數(shù)之間直接對(duì)應(yīng)。因此為了具有完全的靈活性，必須可以選擇p行函數(shù)的哪一個(gè)將在特定行被輸出。系統(tǒng)60(參看圖6)被建議計(jì)算從其相鄰輸出級(jí)使用的函數(shù)的數(shù)目中選擇適當(dāng)?shù)暮瘮?shù)。顯示設(shè)備的數(shù)字部分和函數(shù)選擇器63.n之間的互連限于初始值I0和以函數(shù)0起始的信息(見圖6)。正交函數(shù)Fi的分布是循環(huán)的，因此加1電路61可以用在每一個(gè)函數(shù)選擇器63.n中以跟隨這個(gè)循環(huán)。加1電路61具有強(qiáng)迫其輸出為零的壓倒性。函數(shù)F用來在必要時(shí)使計(jì)數(shù)值適應(yīng)RAM的結(jié)構(gòu)。函數(shù)選擇器63.1、63.2、和63.3的輸出62.1、62.2、和62.3被連接到顯示屏的行電極焊盤(在圖6中未顯示)。
下面描述根據(jù)本發(fā)明的兩個(gè)實(shí)例。這兩個(gè)實(shí)例假設(shè)所使用的系統(tǒng)60采用8個(gè)正交函數(shù)Fi。它總共只有三位，所以在7時(shí)翻轉(zhuǎn)到0。
第一個(gè)實(shí)例示于圖8A。初始值I0＝5。第一行片63.1的加1電路61對(duì)初始值加+1。結(jié)果(I0+1＝6)在第一個(gè)框71.1的底部給出。在行片63.2中重復(fù)該步驟并得到7作為結(jié)果。正像上文所述，翻轉(zhuǎn)發(fā)生在7。這意味著下一行片63.3輸出0作為結(jié)果。如圖8A所示，某個(gè)中間行被禁止。這些行用灰色背景顯示。對(duì)應(yīng)于表示最后的中間行71.x的一個(gè)之后的行片71.x+1再次從0開始，這是由于函數(shù)0施加到其加1電路61。正如圖8A右手側(cè)圖示的那樣，某些中間行被禁止的事實(shí)允許跳過顯示屏72上的相應(yīng)區(qū)域73。
第二個(gè)實(shí)例在圖8B給出。在本例中有行片81和82的兩個(gè)區(qū)域被禁止。這兩個(gè)區(qū)域81、82對(duì)應(yīng)屏90上的兩個(gè)行塊91和92。本例中這兩個(gè)塊91和92的所有行都是不使用的。函數(shù)0定義與第一行84.1對(duì)應(yīng)的第一有效行片83.1。加1電路61逐步對(duì)值該加1直到7。在行片83.8，出現(xiàn)翻轉(zhuǎn)。下一行片83.9再次從0值開始。
系統(tǒng)100的另一依照本發(fā)明的實(shí)施方案示于圖9。系統(tǒng)100包括行驅(qū)動(dòng)器裝置106和列驅(qū)動(dòng)器裝置105。數(shù)據(jù)取自RAM 50并通過總線103傳輸?shù)搅序?qū)動(dòng)器105。為了能夠描繪顯示屏102的期望象素4，一組正交函數(shù)f0...fp-1的Fi施加到行驅(qū)動(dòng)器裝置106并通過線44施加到列驅(qū)動(dòng)器裝置105。如圖9所示，行驅(qū)動(dòng)器裝置106包括p行片的陣列，它們每個(gè)具有至少一個(gè)函數(shù)選擇器63.n和行焊盤42.n。函數(shù)選擇器63.n可以與圖6相關(guān)的描述相似。
另一種實(shí)施方案的一部分示于圖10。此圖描述了電壓Vlcd和Vss選擇行信號(hào)(row_sel)和三態(tài)信號(hào)(rc_tristate)之間的關(guān)系。TDM解碼器根據(jù)通過時(shí)鐘總線35施加的時(shí)鐘信號(hào)實(shí)現(xiàn)行的選擇，而函數(shù)選擇器63.1用于從正交函數(shù)f0...fp-1組Fi中一個(gè)函數(shù)的選擇。三態(tài)信號(hào)(rc_tristate)施加用于先開后合和測(cè)試。電平移動(dòng)器為傳輸門開關(guān)45.1提供輸出信號(hào)。傳輸門開關(guān)45.1受到電平移動(dòng)器41.1的輸出信號(hào)的控制。在開關(guān)45.1的輸出，可以得到下列電壓之一Vlcd或Vss或Vc。
在附圖和說明書中提出了本發(fā)明優(yōu)選實(shí)施方案，盡管使用了特殊的術(shù)語，但這樣給出的描述僅僅是作為一般和描述性的術(shù)語使用，并不具有限制的目的。
權(quán)利要求
1.液晶顯示設(shè)備(100)，包括-LCD顯示屏(51；102)，-列驅(qū)動(dòng)器裝置(105)，-行驅(qū)動(dòng)器裝置(37；106)，具有N個(gè)行片(39.n)，其中N是LCD顯示屏(51；102)的行電極(2)的數(shù)目，-輸入(44)，用于接收一組p個(gè)正交函數(shù)(f0...fp-1)，所述輸入(44)被連接到列驅(qū)動(dòng)器裝置(105)和行驅(qū)動(dòng)器裝置(106)，由此每個(gè)行片(39.n)包括-函數(shù)選擇器(63.n)，從p個(gè)正交函數(shù)(f0...fp-1)的組中選擇一個(gè)正交函數(shù)。-時(shí)分多路復(fù)用解碼器(40.n)，根據(jù)施加于時(shí)分多路復(fù)用解碼器(40.n)的輸入(35)的時(shí)鐘信號(hào)將行選擇信息傳送到行電極(2)。
2.權(quán)利要求1中的設(shè)備，還包括控制邏輯(31)。
3.權(quán)利要求2中的設(shè)備，其中控制邏輯(31)包括狀態(tài)機(jī)(30)，所述狀態(tài)機(jī)(30)作為用于從N行(2)中選擇p行的行選擇產(chǎn)生器，和-RAM地址產(chǎn)生器(32)。
4.權(quán)利要求2或3中的設(shè)備，其中控制邏輯(31)包括時(shí)分多路復(fù)用(TDM)接入控制器(33)和時(shí)分多路復(fù)用(TDM)接入編碼器(34)。
5.結(jié)合權(quán)利要求3的權(quán)利要求4的設(shè)備，其中控制邏輯(31)通過時(shí)鐘總線(35)和選擇總線(36)連接到行驅(qū)動(dòng)器裝置(37；106)。
6.上述權(quán)利要求之一中的設(shè)備，還包括被分為p行的塊的RAM(50)。
7.上述權(quán)利要求之一中的設(shè)備，能夠在顯示屏(51；102)內(nèi)定義滾動(dòng)區(qū)域(52)。
8.上述權(quán)利要求之一中的設(shè)備，其中使用了MRA驅(qū)動(dòng)技術(shù)。
9.權(quán)利要求8中的設(shè)備，其中施加于行電極(2)的輸出信號(hào)的選擇是依據(jù)從p個(gè)正交函數(shù)(f0...fp-1)的組中選擇的正交函數(shù)。
10.上述權(quán)利要求之一中的設(shè)備，其中行片(39.n)的函數(shù)選擇器(63.n)被互連，使得能夠計(jì)算從先前的函數(shù)選擇器(63.n-1)所使用的正交函數(shù)的數(shù)目中選擇適當(dāng)?shù)恼缓瘮?shù)。
11.權(quán)利要求2或3中的設(shè)備，能夠限定某個(gè)中間行在顯示屏(51；102)內(nèi)被禁止。
全文摘要
液晶顯示設(shè)備(100)包括LCD顯示屏(102)、列驅(qū)動(dòng)器裝置(105)，和具有N個(gè)行片(63.1，42.1)的行驅(qū)動(dòng)器裝置(106)，其中N為LCD顯示屏(102)的行電極(2)的數(shù)目。此外，設(shè)備(100)包括用于接收一組p個(gè)正交函數(shù)的輸入(44)。此輸入(44)被連接到列驅(qū)動(dòng)器裝置(105)和行驅(qū)動(dòng)器裝置(106)。每個(gè)行片(63.1，42.1)包括從p個(gè)正交函數(shù)的組中選擇正交函數(shù)的函數(shù)選擇器(63.n)和用于根據(jù)施加于輸入的時(shí)鐘信號(hào)將行選擇信息傳送到行電極(2)的時(shí)分多路復(fù)用解碼器(40.n)。
文檔編號(hào)G02F1/133GK1602512SQ02824764
公開日2005年3月30日 申請(qǐng)日期2002年12月13日 優(yōu)先權(quán)日2001年12月14日
發(fā)明者D·澤特, A·J·史密斯 申請(qǐng)人:皇家飛利浦電子股份有限公司