專利名稱：一種新型的掩模板設計制作結(jié)構(gòu)的制作方法
技術領域：
本實用新型屬于半導體集成電路技術領域，具體涉及一種集成電路工藝中掩模板設計制作結(jié)構(gòu)。
背景技術：
目前，集成電路設計公司在新產(chǎn)品開發(fā)過程中遇到的一個普遍的問題是產(chǎn)品的設計開發(fā)投入費用高，風險大。尤其是采用0.35μm、0.25μm及以下先進工藝的產(chǎn)品開發(fā)，其投入通常要達到幾十萬，甚至幾百萬，其中掩模板制作的費用占了很大比例。
以制作的0.35μm IC卡類產(chǎn)品為例，掩模板費用接近或超過總開發(fā)費用的50％。如果采用更先進的0.25μm，0.18μm工藝，掩模板費用將會變得更高。這種情況極大的限制了眾多中小規(guī)模設計公司采用先進工藝開發(fā)集成電路新產(chǎn)品的能力。
為了減少掩模板制作費用，降低開發(fā)成本，目前各FOUNDRY廠商普遍采用的方法是多種產(chǎn)品掩模(Multi Product Wafer，簡稱MPW)方式，即在同一枚掩模板上制作多個不同公司的多個不同產(chǎn)品，通過由多個公司來分擔掩模板制作費用的方法來降低掩模板制作費用。
MPW方式掩模板與普通方式掩模板的特征都是在一枚掩模板上只制作一個光刻工程的掩模圖形。但是MPW方式也存在著明顯的問題①必須等所有公司的產(chǎn)品設計完成后才能制作掩模板。有些產(chǎn)品的開發(fā)日程會受到嚴重影響。②由于在同一枚掩模板上制作了多個公司的產(chǎn)品，各個公司產(chǎn)品的保密性受到一定影響。

發(fā)明內(nèi)容
本實用新型的目的是在不改變集成電路制造工藝的前提下(即使用掩模圖形的光刻工程數(shù)不改變)，提出一種新型的掩模板設計結(jié)構(gòu)。通過使用該結(jié)構(gòu)，實現(xiàn)有效減少掩模板數(shù)量，既可以降低產(chǎn)品開發(fā)中用于掩模板制作的費用，同時也能克服MPW方式時開發(fā)周期長，保密性差的缺點。
本實用新型提出的掩模板設計結(jié)構(gòu)，是在同一枚掩模板上同時配置多個光刻工程的掩模圖形，其結(jié)構(gòu)見圖1所示。光刻工程的數(shù)量可為2-25個，也可以更多。稱本實用新型的掩模板設計結(jié)構(gòu)為MLR(Multi layer reticle)。
本實用新型的特點是改變了長期以來一枚掩模板上只制作一個光刻工程掩模圖形的常規(guī)方式，從而有效的減少掩模板數(shù)量。例如，傳統(tǒng)的四個光刻工程，需要制作4枚掩模板，而運用MLR方式僅需制作1枚掩模板，如圖1所示。大大節(jié)省了產(chǎn)品開發(fā)期的費用。
集成電路生產(chǎn)時通過改變光刻機曝光窗口(shot window)的方法，分別對各個不同光刻工程的掩模圖形進行光刻曝光。
下面來比較一下MLR方式與其他現(xiàn)有方式的不同點。
假設有一種工藝需要8個光刻工程，各種不同方式需要的掩模板枚數(shù)如下1.普通方式。如圖2所示，開發(fā)一個產(chǎn)品需要制作8枚掩模板，其缺點是明顯的，即產(chǎn)品開發(fā)周期長，掩模板制作費用最高。因此普通方式僅適合大生產(chǎn)方式。
2.MPW方式。如圖3所示，開發(fā)兩個產(chǎn)品需要制作8枚掩模板，理論上更多的產(chǎn)品也僅需制作8枚掩模板即可，相應的降低了每個產(chǎn)品的掩模板制作費用。該方式的缺點是，必須等2個產(chǎn)品設計完成后才能制作掩模板，產(chǎn)品的開發(fā)日程會受到嚴重影響。同時由于在同一枚掩模板上制作了多個公司的產(chǎn)品，各個公司之間產(chǎn)品保密無法保證。
3.本實用新型提出的MLR方式如圖4所示，開發(fā)一個產(chǎn)品需要制作2枚掩模板，理論上更多的產(chǎn)品也僅需制作1枚掩模板即可，通過減少掩模板枚數(shù)降低開發(fā)費用。本方式的缺點是集成電路生產(chǎn)制作時由于曝光窗口縮小而導致光刻機的工作效率降低，但在產(chǎn)品開發(fā)試作時由于要求的生產(chǎn)量很小，該問題基本可以忽略。
以上比較可以明顯看出，普通方式的掩模板制作結(jié)構(gòu)僅適合大生產(chǎn)，對產(chǎn)品開發(fā)試生產(chǎn)初期，所需承擔的掩模板制作費用太高；MPW方式要比普通方式節(jié)省掩模板制作費用，但也存在開發(fā)周期長的缺點；而本實用新型提出的MLR方式具有開發(fā)周期短，費用最低的優(yōu)點。
關于掩模板內(nèi)各光刻工程的配置方案，就MLR方式掩模板本身而言，分配在同一枚掩模板上的各個光刻工程的配置方案沒有特別的限制，可以根據(jù)產(chǎn)品的芯片尺寸(chipsize)，光刻機的生產(chǎn)性等因素進行考慮，通常掩模板內(nèi)各光刻工程的配置方案可以有以下各種1*2，1*3，2*1，3*1，2*2，2*3，3*2，3*3。當然如果需要，也可以更多，如4*4或5*5。其中前面的數(shù)字表示列，后面的數(shù)字表示行。見圖5所示。根據(jù)使用的光刻機的要求，各個光刻工程的掩模圖形的四周配置一定寬度的遮光帶，如圖1標號1所示。


圖1是MLR方式掩模板的結(jié)構(gòu)示意圖，標號1表示遮光帶。
圖2是普通方式掩模板的結(jié)構(gòu)示意圖；圖3是MPW方式掩模板的結(jié)構(gòu)示意圖；圖4是MLR方式掩模板的結(jié)構(gòu)示意圖；
圖5是MLR方式掩模板光刻工程的配置方案示意圖；具體實施方式
1.集成電路制造中光刻工程分組方案MLR方式掩模板設計時最重要的是對一個工藝的所有光刻工程進行合理的分組。分組時遵循下面的原則Dark/Clear指定相同的光刻工程可以分配在同一枚掩模板上、盡量選擇技術規(guī)格相同或相近的光刻工程分配在同一枚掩模板上。
2.掩模板內(nèi)各光刻工程的配置方案MLR方式掩模板本身對于可以分配在同一枚掩模板上的各個光刻工程的配置方案沒有特別的限制，可以根據(jù)產(chǎn)品的芯片尺寸(chip size)，光刻機的生產(chǎn)性等因素進行考慮。
3.根據(jù)使用的光刻機的要求，各個光刻工程的掩模圖形的四周配置一定寬度的遮光帶，如圖1標號1所示，遮光帶的寬度可根據(jù)光刻機設備的技術指標來決定，例如0.01mm。
在產(chǎn)品開發(fā)試作階段，通過使用MLR方式可以有效地降低掩模板制作費用，又可以避免MPW方式帶來的種種缺點。
權利要求1.一種集成電路生產(chǎn)中掩模板的設計制作結(jié)構(gòu)，其特征為在同一枚掩模板內(nèi)制作有多個光刻工程的掩模圖形，光刻工程的數(shù)量為2-25個。
2.根據(jù)權利要求1所述的掩模板的設計制作結(jié)構(gòu)，其特征是所述的掩模板內(nèi)光刻工程配置可以是如下之一種1*2、1*3、2*1、3*1、2*2、2*3、3*2、3*3、4*4、5*5，這里前1數(shù)字表示列，后1數(shù)字表示行。
3.根據(jù)權利要求1或2所述的掩模板的設計制作結(jié)構(gòu)，其特征在于各光刻工程的掩模圖形的四周配置有一定寬度的遮光帶。
專利摘要本實用新型是一種集成電路生產(chǎn)中掩模板設計制作結(jié)構(gòu)。它是在同一枚掩模板內(nèi)制作有多個光刻工程的掩模圖形，光刻工程的數(shù)量可為2－25個，各掩模圖形的四周配置有一定寬度的遮光帶。本實用新型在集成電路生產(chǎn)中，可大大縮短開發(fā)周期，降低開發(fā)費。
文檔編號G03F1/16GK2613792SQ0226113
公開日2004年4月28日 申請日期2002年10月31日 優(yōu)先權日2002年10月31日
發(fā)明者曹余新 申請人:上海華虹Nec電子有限公司