專利名稱：液晶顯示器的數(shù)據(jù)驅(qū)動設(shè)備和方法
本申請要求2001年10月13日在韓國申請的第2001-63207號韓國專利申請的權(quán)益，所述專利申請?jiān)诒旧暾堉幸砸玫男问郊右越Y(jié)合。
在液晶顯示板中，柵極線和數(shù)據(jù)線設(shè)置成相互交叉的方式。液晶盒位于柵極線和數(shù)據(jù)線的每個(gè)交叉區(qū)上。液晶顯示板上設(shè)有向每個(gè)液晶盒施加電場的象素電極和公用電極。通過作為開關(guān)裝置的薄膜晶體管上的源極和漏極將每個(gè)象素電極與每一條數(shù)據(jù)線相連。薄膜晶體管的柵極與每一條柵極線相連，通過柵極線可將象素電壓信號施加到每一條線的象素電極上。
驅(qū)動電路包括驅(qū)動?xùn)艠O線的柵極驅(qū)動器，驅(qū)動數(shù)據(jù)線的數(shù)據(jù)驅(qū)動器，和驅(qū)動公用電極的公用電壓發(fā)生器。柵極驅(qū)動器向柵極線順序施加掃描信號從而以一次一條線的方式按順序驅(qū)動液晶顯示板上的液晶盒。只要在任何一條柵極線上施加了柵極信號，數(shù)據(jù)驅(qū)動器便向每條數(shù)據(jù)線施加數(shù)據(jù)電壓信號。公用電壓發(fā)生器向公用電極提供公用電壓信號。因此，LCD根據(jù)每個(gè)液晶盒的數(shù)據(jù)電壓信號，通過在象素電極和公用電極之間施加的電場控制透光率，進(jìn)而顯示圖象。每個(gè)數(shù)據(jù)驅(qū)動器和柵極驅(qū)動器都是由集成電路(IC)芯片構(gòu)成的。這些芯片安裝在帶狀載體封裝(TCP)內(nèi)并且大部分通過帶的自粘(TAB)系統(tǒng)與液晶顯示板相連。


圖1示意性地示出了現(xiàn)有LCD中的數(shù)據(jù)驅(qū)動塊。
參見圖1，數(shù)據(jù)驅(qū)動塊包括通過TCP 6與液晶顯示板2連接的數(shù)據(jù)驅(qū)動IC4，和通過TCP 6與數(shù)據(jù)驅(qū)動IC 4相連的數(shù)據(jù)印刷電路板(PCB)8。
數(shù)據(jù)PCB8從定時(shí)控制器(未示出)接收各種控制信號，和從功率發(fā)生器(未示出)接收數(shù)據(jù)信號和驅(qū)動電壓信號并將這些信號接至數(shù)據(jù)驅(qū)動IC 4。每個(gè)TCP6均電性連接到設(shè)在液晶顯示板2上部的數(shù)據(jù)墊片和設(shè)在每個(gè)數(shù)據(jù)PCB8上的輸出墊片上。數(shù)據(jù)驅(qū)動IC 4將數(shù)字象素?cái)?shù)據(jù)轉(zhuǎn)換成模擬象素信號并將所述信號輸送到數(shù)據(jù)線。
為此，如圖2所示，每個(gè)數(shù)據(jù)驅(qū)動IC 4包括提供連續(xù)采樣信號的移位寄存器部分14。鎖存器部分16響應(yīng)采樣信號依次鎖存象素?cái)?shù)據(jù)VD并且同時(shí)輸出象素?cái)?shù)據(jù)VD。數(shù)模轉(zhuǎn)換器(DAC)18將來自鎖存器部分16的象素?cái)?shù)據(jù)VD轉(zhuǎn)換成象素信號。輸出緩沖器部分26緩沖來自DAC18的象素信號并將其輸出。此外，每個(gè)數(shù)據(jù)驅(qū)動IC 4均包括一個(gè)信號控制器10用于接入來自定時(shí)控制器(未示出)的各種控制信號和象素?cái)?shù)據(jù)VD。伽瑪電壓部分12向DAC提供所需的正負(fù)伽瑪電壓。每個(gè)數(shù)據(jù)驅(qū)動IC 4驅(qū)動n條數(shù)據(jù)線DL1-DLn。
信號控制器10控制例如，SSP、SSC、SOE、REV和POL等各種控制信號和象素?cái)?shù)據(jù)VD，并將這些信號輸出到相應(yīng)的元件中。伽瑪電壓部分12針對每個(gè)灰度級從伽瑪基準(zhǔn)電壓發(fā)生器(未示出)細(xì)分出幾個(gè)伽瑪基準(zhǔn)電壓并且輸出細(xì)分的伽瑪基準(zhǔn)電壓。
移位寄存器部分14中包含的移位寄存器響應(yīng)源采樣時(shí)鐘信號SSC使來自信號控制器10的源啟動脈沖SSP依次移位從而輸出作為采樣信號的源啟動脈沖SSP。
包含在鎖存器部分16中的多個(gè)(n個(gè))鎖存器響應(yīng)來自移位寄存器部分14的采樣信號對信號控制器10輸出的象素?cái)?shù)據(jù)VD進(jìn)行依次采樣并將采樣數(shù)據(jù)鎖存。接著，n個(gè)鎖存器響應(yīng)來自信號控制器10的電源輸出使能信號SOE同時(shí)輸出鎖存的象素?cái)?shù)據(jù)VD。在這種情況下，鎖存器部分16存儲調(diào)制的象素?cái)?shù)據(jù)VD并輸出象素?cái)?shù)據(jù)VD，所述象素?cái)?shù)據(jù)的調(diào)制方式是使象素?cái)?shù)據(jù)具有與數(shù)據(jù)翻轉(zhuǎn)選擇信號REV相應(yīng)的較低躍遷比特?cái)?shù)(transition bit number)。這是因?yàn)樘峁┑氖擒S遷比特?cái)?shù)超過基準(zhǔn)值的象素?cái)?shù)據(jù)VD，所以可以對其進(jìn)行調(diào)制使得象素?cái)?shù)據(jù)具有較低躍遷比特?cái)?shù)，從而在從定時(shí)控制器傳輸數(shù)據(jù)時(shí)最大限度地減小電磁干擾(EMI)。
DAC18把來自鎖存器部分16的象素?cái)?shù)據(jù)VD同時(shí)轉(zhuǎn)換成正負(fù)象素信號并將這些信號輸出。為此，DAC18包括正(P)解碼部分20和負(fù)(N)解碼部分22，每個(gè)解碼部分共同連接到鎖存器部分16和用于選擇P解碼部分20和N解碼部分22輸出信號的多路復(fù)用器(MUX)24。
包含在P解碼部分20中的多個(gè)(n個(gè))P解碼器借助于來自伽瑪電壓部分12的正伽瑪電壓把從鎖存器部分16輸入的n個(gè)象素?cái)?shù)據(jù)同時(shí)轉(zhuǎn)換成正象素信號。包含在N解碼部分22中的多個(gè)(n個(gè))N解碼器借助于來自伽瑪電壓部分12的負(fù)伽瑪電壓把從鎖存器部分16輸入的n個(gè)象素?cái)?shù)據(jù)同時(shí)轉(zhuǎn)換成負(fù)象素信號。多路復(fù)用器24響應(yīng)來自信號控制器10的極性控制信號POL選擇性地輸出來自P解碼部分20的正象素信號或是來自N解碼部分22的負(fù)象素信號。
包含在輸出緩沖器部分26中的多個(gè)(n個(gè))輸出緩沖器由電壓跟隨器構(gòu)成，這些電壓跟隨器串聯(lián)連接到n條數(shù)據(jù)線DL1-DLn上。這些輸出緩沖器緩沖來自DAC18的象素信號并把這些信號提供給數(shù)據(jù)線DL1-DLn。
如上所述，每個(gè)傳統(tǒng)的數(shù)據(jù)驅(qū)動IC4都有n個(gè)鎖存器和2n個(gè)解碼器，以便驅(qū)動n條數(shù)據(jù)線DL1-DLn。因此，傳統(tǒng)的數(shù)據(jù)驅(qū)動IC4的缺點(diǎn)在于其結(jié)構(gòu)復(fù)雜而且制造成本較高。
此外，如圖1示，每個(gè)傳統(tǒng)的數(shù)據(jù)驅(qū)動IC4都固定在單個(gè)芯片TCP6上，芯片TCP6粘接到液晶顯示板2和數(shù)據(jù)PCB8上。因此，TCP極有可能例如發(fā)生斷裂或短路。因此，由于當(dāng)TCP6斷裂或短路時(shí)，安裝在TCP6上的數(shù)據(jù)驅(qū)動IC4同樣也無法使用，所以會造成很大的成本損失。
本發(fā)明的目的在于提供一種液晶顯示器的數(shù)據(jù)驅(qū)動設(shè)備和方法，其中分別集成數(shù)模轉(zhuǎn)換器和輸出緩沖器，從而明顯減小了因帶狀載體封裝質(zhì)量不好而引起的損失。
本發(fā)明的另一個(gè)目的是提供一種液晶顯示器的驅(qū)動設(shè)備和方法，其中以時(shí)分為基礎(chǔ)驅(qū)動數(shù)模轉(zhuǎn)換器，從而減少了為設(shè)置數(shù)模轉(zhuǎn)換功能需要集成的電路數(shù)量。
本發(fā)明的其它特征和優(yōu)點(diǎn)將在下面的說明中給出，其中一部分特征和優(yōu)點(diǎn)可以從說明中明顯得出或是通過本發(fā)明的實(shí)踐而得到。通過在文字說明部分、權(quán)利要求書以及附圖中特別指出的結(jié)構(gòu)，可以實(shí)現(xiàn)和獲得本發(fā)明的目的和其它優(yōu)點(diǎn)。
為了得到這些和其它優(yōu)點(diǎn)并根據(jù)本發(fā)明的目的，作為概括性的和廣義的描述，本發(fā)明所述液晶顯示器的數(shù)據(jù)驅(qū)動設(shè)備包括緩沖多個(gè)象素信號并向多條數(shù)據(jù)線輸出多個(gè)象素信號的多個(gè)輸出緩沖集成電路；多個(gè)數(shù)模轉(zhuǎn)換器集成電路，每個(gè)電路共同連接到多個(gè)輸出緩沖集成電路中至少兩個(gè)輸出緩沖集成電路的輸入端上，以便將輸入的象素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)象素信號并選擇性地向至少兩個(gè)輸出緩沖器集成電路輸出多個(gè)象素信號；定時(shí)控制裝置，其控制多個(gè)數(shù)模轉(zhuǎn)換器集成電路并將象素?cái)?shù)據(jù)的時(shí)間分成至少兩個(gè)區(qū)域以便依次向多條數(shù)據(jù)線提供象素?cái)?shù)據(jù)。
按照本發(fā)明另一方面所述的液晶顯示器的數(shù)據(jù)驅(qū)動設(shè)備包括緩沖多個(gè)象素信號并向多條數(shù)據(jù)線輸出多個(gè)象素信號的多個(gè)輸出緩沖器集成電路；多個(gè)數(shù)模轉(zhuǎn)換器集成電路，每個(gè)電路共同連接到多個(gè)輸出緩沖器集成電路中的至少兩個(gè)輸出緩沖集成電路的輸入端上，以便將輸入的象素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)象素信號并在象素信號的一個(gè)時(shí)分內(nèi)向至少兩個(gè)輸出緩沖器集成電路輸出多個(gè)象素信號。
另一方面，本發(fā)明提供一種驅(qū)動數(shù)據(jù)驅(qū)動設(shè)備的方法，該方法可驅(qū)動設(shè)在液晶顯示板上的多條數(shù)據(jù)線，其中，驅(qū)動設(shè)備包括與多條數(shù)據(jù)線相連接的多個(gè)輸出緩沖器集成電路；多個(gè)數(shù)模轉(zhuǎn)換器集成電路，這些數(shù)模轉(zhuǎn)換器電路共同連接到多個(gè)輸出緩沖集成電路中至少兩個(gè)輸出緩沖集成電路的輸入端上，所述方法包括對將要輸送到多個(gè)數(shù)模轉(zhuǎn)換器集成電路中每個(gè)電路上的象素?cái)?shù)據(jù)進(jìn)行時(shí)分使之成為至少兩個(gè)區(qū)；把象素?cái)?shù)據(jù)轉(zhuǎn)換成模擬象素信號；和選擇性地將轉(zhuǎn)換的象素信號送到至少兩個(gè)輸出緩沖器集成電路和多條數(shù)據(jù)線上。
按照本發(fā)明另一方面所述驅(qū)動液晶顯示板的數(shù)據(jù)驅(qū)動設(shè)備的方法包括將至少兩個(gè)象素?cái)?shù)據(jù)轉(zhuǎn)換成模擬象素?cái)?shù)據(jù)，并在象素信號的一個(gè)時(shí)分內(nèi)將轉(zhuǎn)換的象素信號輸出到至少兩個(gè)輸出緩沖器集成電路中。
很顯然，上面的一般性描述和下面的詳細(xì)說明都是示例性和解釋性的，其意在對本發(fā)明的權(quán)利要求作進(jìn)一步解釋。
圖1是表示傳統(tǒng)液晶顯示器中數(shù)據(jù)驅(qū)動塊的示意圖。
圖2是表示圖1中數(shù)據(jù)驅(qū)動集成電路結(jié)構(gòu)的方框圖。
圖3是表示按照本發(fā)明的實(shí)施例所述液晶顯示器中數(shù)據(jù)驅(qū)動器結(jié)構(gòu)的方框圖。
圖4A和4B是圖2中所示鎖存器部分和圖3中所示鎖存器部分的驅(qū)動信號比較波形圖，而圖4C是圖3中所示多路分用器的驅(qū)動信號波形圖。
圖5是表示包括圖3所示數(shù)據(jù)驅(qū)動器的液晶顯示器中數(shù)據(jù)驅(qū)動塊的示意圖。
具體實(shí)施例方式
現(xiàn)在將詳細(xì)說明本發(fā)明的實(shí)施例，所述實(shí)施例的實(shí)例示于附圖中。
圖3是表示按照本發(fā)明實(shí)施例所述液晶顯示器數(shù)據(jù)驅(qū)動設(shè)備之結(jié)構(gòu)的方框圖。
參照圖3，數(shù)據(jù)驅(qū)動設(shè)備主要分成具有數(shù)模轉(zhuǎn)換功能的DAC裝置和具有輸出緩沖功能的緩沖器裝置，兩個(gè)裝置集成成為獨(dú)立的芯片。換句話說，數(shù)據(jù)驅(qū)動設(shè)備帶有的DAC IC30和至少兩個(gè)分別構(gòu)成的輸出緩沖器IC50。特別是，DAC IC30以時(shí)間為基礎(chǔ)至少分成兩個(gè)區(qū)，由此使至少兩個(gè)輸出緩沖器IC50共同連接到用于驅(qū)動的單個(gè)DAC IC30上以便提供DAC功能。
下面將以舉例的方式描述將兩個(gè)輸出緩沖器IC50共同連接到單個(gè)DACIC30上的情形。
DAC IC30包括用于提供連續(xù)采樣信號的移位寄存器部分36。鎖存器部分38響應(yīng)采樣信號依次鎖存象素?cái)?shù)據(jù)VD并同時(shí)輸出象素?cái)?shù)據(jù)VD。數(shù)模轉(zhuǎn)換器(DAC)40把來自鎖存器部分38的象素?cái)?shù)據(jù)VD轉(zhuǎn)換成象素信號。多路分用器48把從DAC40輸出的象素信號依次送到兩個(gè)輸出緩沖器IC50。此外，DACIC30包括用于將來自定時(shí)控制器(未示出)的各種控制信號和象素?cái)?shù)據(jù)VD對接的信號控制器32。伽瑪電壓部分34提供DAC40中所需的正、負(fù)伽瑪電壓。在時(shí)分的基礎(chǔ)上驅(qū)動每個(gè)DAC IC30以便以n條數(shù)據(jù)線為一組逐組地依次將輸出象素信號輸送到2n條數(shù)據(jù)線DL11-DL1n以及DL21-DL2n上。
為了使DAC IC30能夠驅(qū)動的數(shù)據(jù)線數(shù)量相當(dāng)于傳統(tǒng)數(shù)據(jù)驅(qū)動IC中數(shù)據(jù)線數(shù)量的兩倍，驅(qū)動信號的頻率應(yīng)是傳統(tǒng)數(shù)據(jù)驅(qū)動IC頻率的兩倍。
信號控制器32控制來自定時(shí)控制器的各種控制信號，例如，SSP、SSC、SOE、REV和POL，以及象素?cái)?shù)據(jù)VD，并將這些信號和數(shù)據(jù)輸出到相應(yīng)的元件中。在這種情況下，定時(shí)控制器使得各種控制信號和象素?cái)?shù)據(jù)VD的頻率為現(xiàn)有技術(shù)的兩倍。特別是，定時(shí)控制器對2n個(gè)象素?cái)?shù)據(jù)VD進(jìn)行時(shí)分，使之成為對應(yīng)于2n條數(shù)據(jù)線DL11-DL1n和DL21-DL2n的兩個(gè)區(qū)，從而以n條數(shù)據(jù)線為一組逐組地依次輸送象素?cái)?shù)據(jù)。
伽瑪電壓部分34針對每個(gè)灰度級對從伽瑪基準(zhǔn)電壓發(fā)生器(未示出)輸出的多個(gè)伽瑪基準(zhǔn)電壓進(jìn)行細(xì)分并輸出經(jīng)細(xì)分的伽瑪基準(zhǔn)電壓。
包含在移位寄存器部分36中的移位寄存器響應(yīng)電源采樣時(shí)鐘信號SSC依次移動來自信號控制器32的電源啟動脈沖SSP，并輸出作為采樣信號的電源啟動脈沖SSP。在這種情況下，移位寄存器部分36響應(yīng)頻率加倍的電源啟動脈沖SSP和電源采樣信號SSC，并以現(xiàn)有技術(shù)兩倍的速度輸出采樣信號。
包含在鎖存器部分38中的多個(gè)(n個(gè))鎖存器響應(yīng)來自移位寄存器部分36的采樣信號對來自信號控制器32的象素?cái)?shù)據(jù)VD進(jìn)行連續(xù)采樣并將采樣數(shù)據(jù)鎖存。然后，n個(gè)鎖存器響應(yīng)來自信號控制器32的電源輸出使能信號SOE并同時(shí)輸出鎖存的象素信號VD。在這種情況下，鎖存器存儲調(diào)制的象素?cái)?shù)據(jù)VD，然后輸出象素?cái)?shù)據(jù)VD，所述象素?cái)?shù)據(jù)的調(diào)制方式是使象素?cái)?shù)據(jù)具有與數(shù)據(jù)翻轉(zhuǎn)選擇信號(inversion seleting signal)REV相應(yīng)的較低躍遷比特?cái)?shù)。這是因?yàn)樘峁┑氖擒S遷比特?cái)?shù)超過基準(zhǔn)值的象素?cái)?shù)據(jù)，所以可以將所述象素?cái)?shù)據(jù)調(diào)制到具有較低躍遷比特?cái)?shù)，以便根據(jù)從定時(shí)控制器輸出的數(shù)據(jù)傳輸率最大限度地降低電磁干擾(EMI)。
在此，如在圖4A和圖4B中分別用“NSSC”和“NSOE”表示的那樣，輸送到移位寄存器部分36和鎖存器部分38的電源采樣時(shí)鐘信號SSC和電源輸出使能信號SOE的頻率是圖2中所示輸送到傳統(tǒng)移位寄存器部分14和鎖存器部分16的“SSC”和“SOC”的兩倍。
DAC40把來自鎖存器部分38的象素?cái)?shù)據(jù)VD同時(shí)轉(zhuǎn)換成正和負(fù)象素信號并將這些信號輸出。為此，DAC40包括正(P)解碼部分42和負(fù)(N)解碼部分44，每個(gè)解碼部分共同連接到鎖存器部分38和用于選擇P解碼部分42、N解碼部分44輸出信號的多路復(fù)用器(MUX)46上。
包含在P解碼部分42中的多個(gè)(n個(gè))P解碼器借助于伽瑪電壓部分34輸出的正伽瑪電壓把從鎖存器部分38同時(shí)輸入的n個(gè)象素?cái)?shù)據(jù)轉(zhuǎn)換成正象素信號。包含在N個(gè)解碼部分44中的多個(gè)(n個(gè))N解碼器借助于伽瑪電壓部分34輸出的負(fù)伽瑪電壓把從鎖存器部分38同時(shí)輸入的n個(gè)象素?cái)?shù)據(jù)轉(zhuǎn)換成負(fù)象素信號。多路復(fù)用器46響應(yīng)來自信號控制器32的極性控制信號POL選擇性地輸出來自P解碼部分42的正象素信號或來自N解碼部分44的負(fù)象素信號。DAC40以兩倍于傳統(tǒng)DAC18的速度把以n為一組的象素?cái)?shù)據(jù)逐組轉(zhuǎn)換成象素信號，從而把2n個(gè)象素?cái)?shù)據(jù)轉(zhuǎn)換成象素信號。
如圖4C所示，多路分用器48響應(yīng)從信號控制器32輸入的選擇控制信號SEL把來自多路復(fù)用器46的n個(gè)象素信號輸出到第一輸出緩沖器IC50或第二輸出緩沖器IC50。選擇控制信號SEL在供給鎖存器部分38的電源輸出使能信號SOE的每個(gè)周期都有反轉(zhuǎn)的(inverted)邏輯值，因此可以將n個(gè)象素信號中的每個(gè)信號依次輸出到第一輸出緩沖器IC50和第二輸出緩沖器IC50中。
第一和第二輸出緩沖器IC50中的每一個(gè)包括輸出緩沖器部分52，輸出緩沖器部分52將來自DAC IC30的象素信號緩沖后輸出到n條數(shù)據(jù)線DL11-DL1n或DL21-DL2n。包括在每個(gè)輸出緩沖器部分52中的n個(gè)輸出緩沖器，由電壓跟隨器構(gòu)成，這些電壓跟隨器與n條數(shù)據(jù)線DL11-DL1n或DL21-DL2n串聯(lián)連接。這些輸出緩沖器對來自DAC18的象素信號進(jìn)行緩沖并將緩沖后的信號送到數(shù)據(jù)線DL11-DL1n或DL21-DL2n。
如圖5所示，DAC IC30安裝在數(shù)據(jù)PCB68上而輸出緩沖器IC50安裝在TCP66上。數(shù)據(jù)PCB68把來自定時(shí)控制器(未示出)的各種控制信號和數(shù)據(jù)信號發(fā)送到DAC IC30，并通過TCP66把來自DAC IC30的象素信號發(fā)送到輸出緩沖器IC50。TCP66與設(shè)在液晶顯示板62上部的數(shù)據(jù)墊片和設(shè)在PCB68上的輸出墊片電性連接。如上所述，在TCP66上安裝僅有緩沖功能的簡單結(jié)構(gòu)的輸出緩沖器IC50，這樣，當(dāng)TCP66損壞時(shí)，只損壞輸出緩沖器IC50。結(jié)果，明顯降低了現(xiàn)有技術(shù)中因TCP66損壞導(dǎo)致不能使用昂貴的數(shù)據(jù)驅(qū)動IC而造成的較大成本損失。此外，DAC IC30以時(shí)間為基礎(chǔ)進(jìn)行劃分，從而可以將象素?cái)?shù)據(jù)以n為一組逐組連續(xù)提供給至少兩個(gè)輸出緩沖器IC50。因此，DACIC30的數(shù)量減少到現(xiàn)有技術(shù)所設(shè)數(shù)量的1/2，所以能夠降低生產(chǎn)成本。
如上所述，按照本發(fā)明，將DAC裝置和輸出緩沖器裝置集成到獨(dú)立芯片上，因此，只需把簡單結(jié)構(gòu)的輸出緩沖器IC安裝到極可能出現(xiàn)斷裂或短路的TCP上即可。所以能明顯降低在現(xiàn)有技術(shù)中因TCP損壞而導(dǎo)致不能使用昂貴的數(shù)據(jù)驅(qū)動器IC所造成的損失。
此外，按照本發(fā)明，借助于較高頻率的驅(qū)動信號以時(shí)分為基礎(chǔ)驅(qū)動DACIC，并因此把單個(gè)DAC IC同時(shí)連接到至少兩個(gè)輸出緩沖器IC上，從而能夠減少DAC IC的數(shù)量和降低生產(chǎn)成本。
對于熟悉本領(lǐng)域的技術(shù)人員來說，很顯然，在不脫離本發(fā)明構(gòu)思或范圍的情況下，可以對本發(fā)明的液晶顯示器數(shù)據(jù)驅(qū)動設(shè)備和方法做出各種改進(jìn)和變型。因此，本發(fā)明意在覆蓋那些落入所附權(quán)利要求及其等同物范圍內(nèi)的改進(jìn)和變型。
權(quán)利要求
1.液晶顯示器的數(shù)據(jù)驅(qū)動設(shè)備，包括緩沖多個(gè)象素信號并向多條數(shù)據(jù)線輸出多個(gè)象素信號的多個(gè)輸出緩沖器集成電路；多個(gè)數(shù)模轉(zhuǎn)換器集成電路，每個(gè)電路共同連接到多個(gè)輸出緩沖器集成電路中至少兩個(gè)輸出緩沖器集成電路的輸入端上，以便將輸入的象素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)象素信號并選擇性地向至少兩個(gè)輸出緩沖器集成電路輸出多個(gè)象素信號；定時(shí)控制裝置，其控制多個(gè)數(shù)模轉(zhuǎn)換器集成電路并對象素?cái)?shù)據(jù)進(jìn)行時(shí)間分割使之成為至少兩個(gè)區(qū)域以便依次向多條數(shù)據(jù)線提供象素?cái)?shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)驅(qū)動設(shè)備，其中多個(gè)數(shù)模轉(zhuǎn)換器集成電路安裝在與定時(shí)控制裝置相連的印刷電路板上，而且多個(gè)輸出緩沖器集成電路安裝在帶狀載體封裝中，所述帶狀載體封裝電性連接在印刷電路板和設(shè)有多條數(shù)據(jù)線的液晶顯示板之間。
3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)驅(qū)動設(shè)備，其中多個(gè)數(shù)模轉(zhuǎn)換器集成電路中的每一個(gè)包括移位寄存器裝置，其在定時(shí)控制裝置的控制下依次輸出采樣信號；鎖存器裝置，其響應(yīng)定時(shí)控制裝置的控制和采樣信號依次鎖存從定時(shí)控制裝置輸入的象素?cái)?shù)據(jù)并且同時(shí)輸出鎖存的象素?cái)?shù)據(jù)；數(shù)模轉(zhuǎn)換裝置，其利用輸入的伽瑪電壓將象素?cái)?shù)據(jù)轉(zhuǎn)換成正、負(fù)象素信號并響應(yīng)來自定時(shí)控制裝置的極性控制信號輸出象素信號；和多路分用器，其響應(yīng)來自定時(shí)控制裝置的選擇控制信號選擇性地將來自數(shù)模轉(zhuǎn)換器的象素信號輸出到至少兩個(gè)輸出緩沖器集成電路中。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)驅(qū)動設(shè)備，其中多個(gè)數(shù)模轉(zhuǎn)換器集成電路中的每一個(gè)進(jìn)一步包括信號控制器，其將來自定時(shí)控制裝置的各種控制信號和象素?cái)?shù)據(jù)進(jìn)行對接并向移位寄存器裝置、鎖存器裝置、數(shù)模轉(zhuǎn)換裝置和多路分用器提供控制信號；和伽瑪電壓裝置，其對輸入的伽瑪基準(zhǔn)電壓進(jìn)行細(xì)分以產(chǎn)生伽瑪電壓。
5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)驅(qū)動設(shè)備，其中從定時(shí)控制裝置施加到數(shù)模轉(zhuǎn)換器集成電路的每個(gè)控制信號和象素信號所具有的頻率增加至少兩倍。
6.根據(jù)權(quán)利要求3所述的數(shù)據(jù)驅(qū)動設(shè)備，其中定時(shí)控制裝置在控制鎖存裝置輸出的每個(gè)輸出使能信號周期使選擇控制信號的邏輯狀態(tài)反轉(zhuǎn)，由此可將象素信號依次施加到至少兩個(gè)輸出緩沖器集成電路中。
7.液晶顯示器的數(shù)據(jù)驅(qū)動設(shè)備，包括緩沖多個(gè)象素信號并向多條數(shù)據(jù)線輸出多個(gè)象素信號的多個(gè)輸出緩沖器集成電路；多個(gè)數(shù)模轉(zhuǎn)換器集成電路，每個(gè)電路共同連接到多個(gè)輸出緩沖器集成電路中至少兩個(gè)輸出緩沖集成電路的輸入端上，以便將輸入的象素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)象素信號并在象素信號的一個(gè)時(shí)分內(nèi)向至少兩個(gè)輸出緩沖器集成電路輸出多個(gè)象素信號。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)驅(qū)動設(shè)備，進(jìn)一步包括定時(shí)控制裝置，其控制多個(gè)數(shù)模轉(zhuǎn)換器集成電路和對象素?cái)?shù)據(jù)進(jìn)行時(shí)分使之成為至少兩個(gè)區(qū)域，從而向多條數(shù)據(jù)線依次提供象素?cái)?shù)據(jù)。
9.一種驅(qū)動數(shù)據(jù)驅(qū)動設(shè)備的方法，該方法可驅(qū)動設(shè)在液晶顯示板上的多條數(shù)據(jù)線，其中，驅(qū)動設(shè)備包括與多條數(shù)據(jù)線相連接的多個(gè)輸出緩沖器集成電路；和多個(gè)數(shù)模轉(zhuǎn)換器集成電路，這些電路共同連接到多個(gè)輸出緩沖器集成電路中至少兩個(gè)輸出緩沖集成電路的輸入端上，所述方法包括對將要輸送到多個(gè)數(shù)模轉(zhuǎn)換器集成電路中每個(gè)電路上的象素?cái)?shù)據(jù)進(jìn)行時(shí)分使之成為至少兩個(gè)區(qū)；把象素?cái)?shù)據(jù)轉(zhuǎn)換成模擬象素信號；和選擇性地將轉(zhuǎn)換的象素信號送到至少兩個(gè)輸出緩沖器集成電路和多條數(shù)據(jù)線上。
10.根據(jù)權(quán)利要求7所述的方法，其中把象素?cái)?shù)據(jù)轉(zhuǎn)換成象素信號的步驟包括產(chǎn)生連續(xù)的采樣信號；響應(yīng)采樣信號對象素?cái)?shù)據(jù)進(jìn)行連續(xù)采樣和鎖存象素?cái)?shù)據(jù)；利用伽瑪電壓把象素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)正、負(fù)象素信號；和選擇多個(gè)正、負(fù)象素信號中的任何一個(gè)信號輸出象素信號。
11.根據(jù)權(quán)利要求7所述的方法，其中象素?cái)?shù)據(jù)的采樣速度和象素?cái)?shù)據(jù)向象素信號的轉(zhuǎn)換速度增加至少兩倍。
12.驅(qū)動液晶顯示板的數(shù)據(jù)驅(qū)動設(shè)備的方法包括將至少兩個(gè)象素?cái)?shù)據(jù)轉(zhuǎn)換成模擬象素?cái)?shù)據(jù)，并在象素信號的一個(gè)時(shí)分內(nèi)將轉(zhuǎn)換的象素信號輸出到至少兩個(gè)輸出緩沖器集成電路中。
全文摘要
液晶顯示器的數(shù)據(jù)驅(qū)動設(shè)備包括緩沖多個(gè)象素信號并向多條數(shù)據(jù)線輸出多個(gè)象素信號的多個(gè)輸出緩沖器集成電路；多個(gè)數(shù)模轉(zhuǎn)換器集成電路，每個(gè)電路共同連接到多個(gè)輸出緩沖器集成電路中至少兩個(gè)輸出緩沖器集成電路的輸入端上，以便將輸入的象素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)象素信號并選擇性地向至少兩個(gè)輸出緩沖器集成電路輸出多個(gè)象素信號；定時(shí)控制裝置，其控制多個(gè)數(shù)模轉(zhuǎn)換器集成電路并將象素?cái)?shù)據(jù)的時(shí)間分成至少兩個(gè)區(qū)域以便依次向多條數(shù)據(jù)線提供象素?cái)?shù)據(jù)。
文檔編號G02F1/1345GK1412736SQ0212282
公開日2003年4月23日 申請日期2002年6月3日 優(yōu)先權(quán)日2001年10月13日
發(fā)明者李錫雨, 崔秀敬 申請人:Lg.菲利浦Lcd株式會社