第二數據像素行的最后像素PX7_60
[0098]圖5是示出在圖3中示出的包括數據接觸部和柵極接觸部的顯示面板的截面圖。
[0099]作為示例，圖5示出了液晶顯示面板作為顯示面板100。
[0100]參照圖3和圖5，顯示面板100包括下基板110、上基板120和液晶層LC。下基板110和上基板120彼此面對并且液晶層LC設置在下基板110與上基板120之間。
[0101]數據接觸部DT和柵極接觸部GT設置在下基板110上。下基板110包括絕緣基板SB ο
[0102]柵極虛設線GM和柵極線GL設置在絕緣基板SB上。柵極虛設線GM和柵極線GL設置在(或處于)同一層上。
[0103]第一絕緣層113形成在柵極線GL和柵極虛設線GM上。第一絕緣層113包括有機絕緣層或無機絕緣層。第一絕緣層113包括第一接觸孔CH1和第二接觸孔CH2，第一接觸孔CH1貫穿其自身形成，使柵極虛設線GM的一部分暴露在數據接觸部DT中，第二接觸孔CH2貫穿其自身形成，使柵極線GL的一部分暴露在柵極接觸部GT中。
[0104]數據線DL和數據虛設線DM設置在第一絕緣層113上。數據線DL和數據虛設線DM設置在(或處于)同一層上。
[0105]數據線DL通過數據接觸部DT中的第一接觸孔CH1接觸柵極虛設線GM。數據虛設線DM通過柵極接觸部GT中的第二接觸孔CH2接觸柵極線GL。
[0106]第二絕緣層115形成在數據線DL和數據虛設線DM上。第二絕緣層115包括有機絕緣層或無機絕緣層。
[0107]圖5示出了柵極線GL設置在比數據線DL所設置的位置低的位置處的底柵結構，但本發(fā)明不限于此或不受此限制。例如，柵極線GL可以以頂柵結構的形式設置在比數據線DL所設置的位置高的位置處。
[0108]圖6是示出在圖3中示出的像素之中的結合到第一柵極線GL1和第二柵極線GL2以及第三數據線DL3和第四數據線DL4的像素的平面圖。
[0109]參照圖3、圖4和圖6，像素PX1_1至像素PX9_2中的每個像素包括k個子像素(“k”是大于或等于2的自然數)。子像素被設置為在柵極線GL延伸所沿的第三方向DR3上彼此相鄰。
[0110]數據線DL1至DL10中的每條數據線包括分別結合到子像素的k條子數據線。柵極虛設線GM1至GM4中的每條柵極虛設線包括分別結合到子數據線的k條子柵極虛設線。子柵極虛設線彼此分隔開并且彼此基本平行。數據接觸部DT包括k個子數據接觸部，以分別將k條子數據線結合(例如，連接)到k條子柵極虛設線。
[0111]在下文中，將更加詳細地描述“k”等于3的情況下的第二行第一像素PX2_1，但本發(fā)明不限于此。
[0112]第二行第一像素PX2_1包括第一子像素PX2_1R、第二子像素PX2_1G和第三子像素PX2_1B0第一子像素PX2_1R、第二子像素PX2_1G和第三子像素PX2_1B可以分別顯示紅色、綠色和藍色。第一行第一像素PX1_1包括三個子像素PX1_1R、PX1_1G和PX1_1B，第二行第二像素PX2_2包括三個子像素PX2_2R、PX2_2G和PX2_2B。
[0113]第三數據線DL3包括第一子數據線DL3_1、第二子數據線DL3_2和第三子數據線DL3_30第一子數據線DL3_1結合(例如，連接)到第一子像素PX2_1R，第二子數據線DL3_2結合到第二子像素PX2_1G，第三子數據線DL3_3結合到第三子像素PX2_1B。第一子數據線DL3_1、第二子數據線DL3_2和第三子數據線DL3_3彼此分隔開并且彼此基本平行。第四數據線DL4包括三個子數據線DL4_1、DL4_2和DL4_3。
[0114]第二柵極虛設線GM2包括第一子柵極虛設線GM2_1、第二子柵極虛設線GM2_2和第三子柵極虛設線GM2_3。第一子柵極虛設線GM2_1結合到第一子數據線DL3_1，第二子柵極虛設線GM2_2結合到第二子數據線DL3_2，第三子柵極虛設線GM2_3結合到第三子數據線DL3_3o
[0115]數據接觸部DT包括第一子數據接觸部DT1、第二子數據接觸部DT2和第三子數據接觸部DT3。第一子數據接觸部DT1將第一子數據線DL3_1結合(例如，連接)到第一子柵極虛設線GM2_1。第二子數據接觸部DT2將第二子數據線DL3_2結合到第二子柵極虛設線GM2_20第三子數據接觸部DT3將第三子數據線DL3_3結合到第三子柵極虛設線GM2_3。
[0116]第一子柵極虛設線GM2_1的長度比第二子柵極虛設線GM2_2的長度長，第二子柵極虛設線GM2_2的長度比第三子柵極虛設線GM2_3的長度長。
[0117]在柵極線GL之中，第二柵極線GL2與第一子柵極虛設線GM2_1之間的距離W1大于第二柵極線GL2與第二子柵極虛設線GM2_2之間的距離W2，其中，第一子像素PX2_1R、第二子像素PX2_1G和第三子像素PX2_1B結合(例如，連接)到第二柵極線GL2。第二柵極線GL2與第二子柵極虛設線GM2_2之間的距離W2大于第二柵極線GL2與第三子柵極虛設線GM2_3之間的距離W3。
[0118]圖7是示出在圖3中示出的像素之中的結合到第六柵極線GL6和第七柵極線GL7以及第九數據線DL9和第十數據線DL10的像素的平面圖。
[0119]參照圖3、圖4和圖7，第六行第七像素PX6_7包括三個子像素PX6_7R、PX6_7G和PX6_7B，第六行第八像素PX6_8包括三個子像素PX6_8R、PX6_8G和PX6_8B，第七行第六像素PX7_6包括三個子像素PX7_6R、PX7_6G和PX7_6B。
[0120]第九數據線DL9包括三個子數據線DL9_1、DL9_2和DL9_3，第十數據線DL10包括三個子數據線DL10_1、DL10_2和DL10_3。
[0121 ] 第三數據虛設線DM3沿與第六行第七像素PX6_7的第三子像素PX6_7B和第六行第八像素PX6_8的第一子像素PX6_8R之間的數據線DL基本平行地延伸，并且結合到第七柵極線GL7。
[0122]圖8是示出包括共存儲線和存儲線的顯示面板101的示圖。
[0123]顯示面板101具有與圖3中示出的顯示面板100的結構和功能相同或基本相同的結構和功能，只除了顯示面板101還包括共存儲線Cst和存儲線CL1至CL9。在下文中，將主要描述共存儲線Cst和存儲線CL1至CL9。
[0124]顯示面板101還包括共存儲線Cst和存儲線CL1至CL9。
[0125]共存儲線Cst沿除顯示區(qū)域AA的與非顯示區(qū)域NA相鄰的一側以外的顯示區(qū)域AA的三側來設置。共存儲線Cst設置在顯示區(qū)域AA的端部(例如，在顯示區(qū)域AA的邊緣)，以圍繞像素PX1_1至PX9_2。共存儲線Cst的端部設置在非顯示區(qū)域ΝΑ中(或位于非顯示區(qū)域ΝΑ處)，并結合到焊盤部。共存儲線Cst接收具有電壓電平(例如，設定的或預定的電壓電平)的共電壓。
[0126]存儲線CL1至CL9基本平行于柵極線GL延伸，并與柵極線GL分隔開。存儲線CL1至CL9沿第三方向DR3延伸。存儲線CL1至CL9設置為與像素PX1_1至PX9_2疊置。存儲線CL1至CL9中的每條存儲線設置為與相應的像素行疊置。例如，第一存儲線CL1設置為與第一像素行PXR1疊置，第二存儲線CL2設置為與第二像素行PXR2疊置。類似地，第九存儲線CL9設置為與第九像素行PXR9疊置。
[0127]存儲線CL1至CL9中的每條存儲線的至少一端結合到共存儲線Cst。如圖8中所示，第一存儲線CL1至第六存儲線CL6中的每條存儲線的一端結合到共存儲線Cst，第七存儲線CL7至第九存儲線CL9中的每條存儲線的兩端均結合到共存儲線Cst。存儲線CL1至CL9通過共存儲線Cst接收共電壓。
[0128]施加到像素PX1_1至PX9_2的數據電壓通過由存儲線CL1至CL9和每個像素的像素電極形成的存儲電容器保持一幀。
[0129]根據示例實施例，數據線DL通過位于顯示面板100或101的在第二方向DR2上的一端的數據接觸部DT結合到柵極虛設線GM，柵極線GL通過位于顯示面板100或101的在第二方向DR2上的另一端的柵極接觸部GT結合到數據虛設線DM。因此，可以