一種基于可編程邏輯器件的數(shù)字電路實驗系統(tǒng)的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種電子技術(shù)領(lǐng)域，特別涉及一種基于可編程邏輯器件的數(shù)字電路實驗系統(tǒng)。
【【背景技術(shù)】】
[0002]數(shù)字電子技術(shù)實驗是電子類專業(yè)的主要實驗課程，其課程的主要目的是通過實驗使學(xué)生掌握數(shù)字邏輯芯片的使用方法和數(shù)字邏輯單元電路的功能。目前通常采用74系列中小規(guī)模數(shù)字芯片進(jìn)行實驗。
[0003]目前的數(shù)字電子技術(shù)實驗由數(shù)字電路實驗箱來完成。數(shù)字電路實驗箱主要提供電源、脈沖信號模塊、邏輯開關(guān)、指示燈、按鍵、蜂鳴器、數(shù)碼管以及一用于搭接電路的面包板等，并由學(xué)生在面包板上利用74系列芯片或CD4000系列數(shù)字邏輯芯片搭建數(shù)字電路，完成實驗的過程。該課程設(shè)計的主要目的是讓學(xué)生能夠自己動手搭建電路，并在實驗的過程中掌握數(shù)字邏輯芯片的使用方法以及數(shù)字邏輯單元電路的功能。
[0004]現(xiàn)有數(shù)字電路實驗箱存在的技術(shù)問題有:
[0005](1)74系列的型號數(shù)量很多，達(dá)180多種。因教學(xué)經(jīng)費限制，實驗室不可能準(zhǔn)備所有的型號，只能準(zhǔn)備少數(shù)典型的數(shù)字芯片，限制了學(xué)生在設(shè)計實驗方案時的選擇范圍；
[0006](2)每次實驗前，教師需要檢查、分發(fā)多種芯片，種類和數(shù)量都很多。實驗完成后，教師需要回收、按型號進(jìn)行分類、并檢查芯片是否損壞，工作量很大；
[0007](3)損耗較大。因?qū)W生初學(xué)本課程，經(jīng)常出現(xiàn)由電源接反損壞芯片的現(xiàn)象，每個學(xué)期都需要采購一批新的芯片。
【
【發(fā)明內(nèi)容】
】
[0008]本實用新型要解決的技術(shù)問題，在于提供一種基于可編程邏輯器件的數(shù)字電路實驗系統(tǒng)，其利用可編程邏輯器件，在單片機(jī)編程控制下，仿真實現(xiàn)并替代目前電子技術(shù)實驗中所需的具體芯片，對學(xué)生而言，可選擇的數(shù)字芯片型號不受限制，與實際的74系列芯片(或CD4000系列數(shù)字邏輯芯片)具有相同的邏輯功能，因此，本實用新型不僅讓學(xué)生能夠自己動手搭建電路，并在實驗的過程中掌握數(shù)字邏輯芯片的使用方法以及數(shù)字邏輯單元電路的功能，同時，本實用新型減少了實際芯片的損耗，大大減少了教師的實驗準(zhǔn)備和回收工作。為準(zhǔn)備新的實驗項目，教師只需要對FPGA編程，寫入所需要的74系列芯片(或CD4000系列數(shù)字邏輯芯片)的組合即可。
[0009]本實用新型通過以下技術(shù)方案解決上述技術(shù)問題；
[0010]一種基于可編程邏輯器件的數(shù)字電路實驗系統(tǒng)，包括一電源、一計算機(jī)、一設(shè)有顯示屏的單片機(jī)系統(tǒng)、至少一可編程邏輯器件以及一數(shù)字電路實驗箱，所述電源為所述單片機(jī)系統(tǒng)、可編程邏輯器件以及數(shù)字電路實驗箱供電，所述數(shù)字電路實驗箱包括復(fù)數(shù)個仿真芯片插座，所述可編程邏輯器件上的輸入/輸出引腳與所述仿真芯片插座的引腳相連接，且連接的關(guān)系為一一對應(yīng)連接，其連接的數(shù)量由仿真芯片插座的數(shù)量決定；所述計算機(jī)連接所述單片機(jī)系統(tǒng)，所述單片機(jī)系統(tǒng)連接所述可編程邏輯器件。
[0011]進(jìn)一步地，所述可編程邏輯器件為FPGA芯片或CPLD芯片。
[0012]進(jìn)一步地，所述單片機(jī)系統(tǒng)還包括一單片機(jī)最小系統(tǒng)、一 Flash存儲器以及復(fù)數(shù)個按鍵，所述Flash存儲器、顯示屏以及復(fù)數(shù)個按鍵均連接至所述單片機(jī)最小系統(tǒng)，所述單片機(jī)最小系統(tǒng)分別連接所述計算機(jī)和所述可編程邏輯器件。
[0013]進(jìn)一步地，所述數(shù)字電路實驗箱還包括數(shù)碼管、邏輯開關(guān)、脈沖信號模塊、按鍵、蜂鳴器以及指示燈。
[0014]本實用新型具有如下優(yōu)點:
[0015]1、本實用新型所實現(xiàn)的仿真芯片，對于學(xué)生或者實驗者而言，可認(rèn)為所述仿真芯片插座即為真正的實驗芯片(一般為74系列芯片)，其實現(xiàn)的過程，對于實驗者而言是透明的；
[0016]2、由于可編程邏輯器件(以FPGA芯片為例)可以實現(xiàn)目前所有74系列芯片的功能，所以一個售價約70元的FPGA可以同時實現(xiàn)10個以上74系列芯片，可以滿足綜合性數(shù)字電子技術(shù)實驗的要求，減少了實驗經(jīng)費的支出；
[0017]3、各仿真芯片插座對應(yīng)的74系列的電源引腳和地引腳，作為使能端使用，與實際的芯片相比，其損壞率更低；
[0018]4、對于教師而言，實驗的準(zhǔn)備和實驗完成的檢查工作更加簡單。使用實際的芯片，教師需要發(fā)放、回收、檢查、分類?；诒緦嵱眯滦停梢源蟠鬁p少老師的工作量；
[0019]5、基于本實用新型的進(jìn)行實驗，其整個過程，由于不需要借用實際的芯片，也可以由學(xué)生完成，即可以進(jìn)行開放實驗。
【【附圖說明】】
[0020]下面參照附圖結(jié)合實施例對本實用新型作進(jìn)一步的說明。
[0021]圖1為本實用新型基于可編程邏輯器件的數(shù)字電路實驗系統(tǒng)的結(jié)構(gòu)示意圖。
[0022]圖2為本實用新型單片機(jī)配置FPGA芯片的電路圖。
[0023]圖3為本實用新型具體應(yīng)用例子一一學(xué)生實驗操作的電路圖。
【【具體實施方式】】
[0024]在詳述本實用新型具體實施例前，先介紹一下可編程邏輯器件。
[0025]可編程邏輯器件是一種可以自由編程處理用戶程序的一種處理器，可編程邏輯器件里面包含微處理器，主要類型有兩種:一是現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。在本實用新型中，采用可編程邏輯器件的原因之一是利用其可多次編程的特點，由于本實用新型應(yīng)用于數(shù)字電子技術(shù)實驗系統(tǒng)，實驗的次數(shù)不可計量，而CPLD芯片較FPGA芯片的不足之處在于，CPLD芯的寫入次數(shù)有限制，因此，以FPGA芯片作為本實用新型較佳實施例進(jìn)行詳細(xì)說明。
[0026]FPGA芯片的技術(shù)背景:
[0027](I)FPGA芯片具有較多的邏輯單元和較多的輸入/輸出引腳(g卩I/O接口)，可實現(xiàn)復(fù)雜的邏輯功能。以ALTERA的Cyclone系列EP1C6Q240C8N芯片為例，市場售價約為70元，具有5980可編程邏輯單元，185個輸入/輸出引腳。因此，一個EP1C6Q240C8N芯片可仿真實現(xiàn)10個以上引腳數(shù)為16的74系列芯片，可以滿足綜合性實驗的要求；
[0028](2)FPGA芯片是由存放在其片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進(jìn)行編程，根據(jù)不同的模式，可以仿真出不同組合的74系列的數(shù)字邏輯芯片以及不同組合的CD4000系列的數(shù)字邏輯芯片；
[0029](3) FPGA能夠反復(fù)使用，加電時，可通過單片機(jī)系統(tǒng)配置FPGA芯片，配置完成后，F(xiàn)PGA芯片進(jìn)入工作狀態(tài)。只要具備ICR(In Circuit Reconfigurable，在電路可重配置)功能的FPGA芯片均可適用于本實用新型。提出具體的FPGA芯片型號，僅為了更方便地說明問題。
[0030]以下詳述本實用新型一種基于可編程邏輯器件的數(shù)字電路實驗系統(tǒng)的較佳實施例:
[0031]請參閱圖1，一種基于可編程邏輯器件的數(shù)字電路實驗系統(tǒng)，包括一電源1、一計算機(jī)2、一設(shè)有顯示屏34的單片機(jī)系統(tǒng)3、至少一可編程邏輯器件4以及一數(shù)字電路實驗箱5，所述電源I為所述單片機(jī)系統(tǒng)3、可編程邏輯器件4以及數(shù)字電路實驗箱5供電，所述數(shù)字電路實驗箱5包括復(fù)數(shù)個仿真芯片插座51，所述可編程邏輯器件4上的輸入/輸出引腳與所述仿真芯片插座51的引腳相連接，且連接的關(guān)系為一一對應(yīng)連接，其連接的數(shù)量由仿真芯片插座的數(shù)量決定(由可編程邏輯器件的輸入/輸出引腳可比仿真芯片插座使用的引腳多，例如，型號為EP1C6Q240C8N的FPGA芯片，共有240個引腳，其中有185個可用的輸入、輸出引腳，但是即便使用了 10個仿真芯片，每個仿真芯片插座有16個引腳，也只使用了 160個引腳，因此，其連接的數(shù)量根據(jù)實驗中需要用的仿真芯片插座的數(shù)量設(shè)定)；所述計算機(jī)2連接所述單片機(jī)系統(tǒng)3，所述單片機(jī)系統(tǒng)3連接所述可編程邏輯器件4。所述數(shù)字電路實驗箱5還包括數(shù)碼管52、邏輯開關(guān)53、脈沖信號模塊54、按鍵55、蜂鳴器56以及指示燈57。所述可編程邏輯器件4為FPGA芯片或CPLD芯片。
[0032]現(xiàn)以FPGA芯片為例，詳細(xì)說明本實用新型【具體實施方式】。
[0033]在本實施例中，所述電源1，提供+5V、2A的電源，供給數(shù)字電路實驗箱5和單片機(jī)系統(tǒng)3，然后通過一穩(wěn)壓電路11產(chǎn)生3.3V 0.5A的電源，供給FPGA芯片4和Flash存儲器32ο
[0034]所述單片機(jī)系統(tǒng)3還包括一單片機(jī)最小系統(tǒng)31 (例如，MCS51最小系統(tǒng)，單片機(jī)最小系統(tǒng)內(nèi)的單片機(jī)可選用STC12C5A60S2單片機(jī)，其指令代碼完全兼容傳統(tǒng)8051)、一 Flash存儲器32以及復(fù)數(shù)個按鍵33 ( 一般設(shè)置四個按鍵)，所述Flash存儲器32、顯示屏34以及復(fù)數(shù)個按鍵33均連接至所述單片機(jī)最小系統(tǒng)31，所述單片機(jī)最小系統(tǒng)31分別連接所述計算機(jī)2和所述FPGA芯片4。
[0035]其中，所述Flash存儲器32用于保存對應(yīng)于不同型號的仿真芯片組合的FPGA芯片4的配置數(shù)據(jù)，其容量應(yīng)該大于所述配置數(shù)據(jù)大小。以EP1C6Q240C8N為例，在不進(jìn)行數(shù)據(jù)壓縮的情況下，配置數(shù)據(jù)需要145902字節(jié)，約為143K字節(jié)。所述Flash存儲器32可選用MX25L1606E，其容量為2048K字節(jié)，可存儲14組不同的配置數(shù)據(jù)。單片機(jī)最小系統(tǒng)31通過并口讀寫MX25L1606E芯片。
[0036]所述顯示屏34 —般選用液晶顯示屏，可選的型號為IXD12864，其驅(qū)動芯片為ST7920，一次可顯示32個漢字或64個字符。單片機(jī)最小系統(tǒng)通過串行口控制液晶顯示屏。
[0037]所述復(fù)數(shù)個按鍵33，用于選擇和查看當(dāng)前的仿真芯片的組合，一般設(shè)置四個按鍵，其功能分別為“上移”、“下移”、“確定”、“取消”。單片機(jī)系統(tǒng)3根據(jù)按鍵33，控制顯示屏34，并確認(rèn)所選擇的仿真芯片組合。所述四個按鍵33直接與單片機(jī)最小系統(tǒng)31的輸入/輸出引腳相連。
[0038]所述單片機(jī)最小系統(tǒng)31，通過UART 口，與計算機(jī)2的RS232串口相連，并將TTL電平轉(zhuǎn)換為RS232電平。所述單片機(jī)最小系統(tǒng)31與計算機(jī)2之間的通信方式還可以采用無線通訊、wif1、RS485、USB、藍(lán)牙等實現(xiàn)。
[0039]所述單片機(jī)最小系統(tǒng)31采用串行方式通過輸入/輸出引腳與所述FPGA芯片4進(jìn)行連接，其連接圖請參閱圖2所示。所述FPGA芯片4需要連接的引腳為mSTATUS，nCONFIG，C0NF_D0NE，DCLK, DATAO, nCEO，MSELO, MSELl0 其中 MSELl 固定接 3.3V 電源，MSELO 固定接OV, nCEO 固定接 0V。nSTATUS，nCONFIG，C0NF_D0NE, DCLK, DATAO 與單片機(jī)連接。整個配置過程包括復(fù)位、配置和初始化三個階段，簡述如下:
[0040]復(fù)位階段:所述FPGA芯片4上電后