一種顯示裝置及其驅(qū)動方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別是涉及一種顯示裝置，及該顯示裝置的驅(qū)動方法。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的發(fā)展，顯示裝置的分辨率越來越高，數(shù)據(jù)線越來越多，造成顯示面板臺階處線路過多，影響臺階處窄邊框話。因此，現(xiàn)有技術(shù)中，提出了一種采用多路選擇單元(Demultiplexer，DEMUX)，使用一條數(shù)據(jù)通道，時分多路輸入數(shù)據(jù)信號。
[0003]請參考圖1和圖2，圖1為一種現(xiàn)有技術(shù)中的多路選擇單元，圖2為圖1中多路選擇單元的時序圖。以選擇路數(shù)為6的多路選擇器來說明現(xiàn)有技術(shù)中存在的問題。請參考圖1，該現(xiàn)有技術(shù)中的多路選擇單元包括:一個輸入端，該輸入端用來輸入數(shù)據(jù)線信號DATA;六個PM0S晶體管;六個輸出端，分別向不同的數(shù)據(jù)線輸出驅(qū)動信號。六個PM0S晶體管的柵極連接到六個不同的時序控制端，分別用來輸入不同的六個始終信號，以控制六個PM0S晶體管依次開啟。六個PM0S晶體管的源極均連接到輸入端，漏極連接到不同的數(shù)據(jù)線，晶體管開啟時，將數(shù)據(jù)線信號DATA輸出到對應(yīng)的數(shù)據(jù)線。如圖1所示，六個晶體管的柵極分別連接到CKH1、CKH2、CKH3、CKH4、CKH5和CKH6，六個晶體管的的漏極分別連接到Rl、Gl、B1、R2、B2和G2六條數(shù)據(jù)線。
[0004]請參考圖2，在tl時刻，CKH1變?yōu)榈碗娖矫}沖信號，連接到CKH1的晶體管打開，其他晶體管關(guān)閉，DEMUX電路向R1輸出數(shù)據(jù)線信號DATA;在t2時刻，CKH2變?yōu)榈碗娖矫}沖信號，連接到CKH2的晶體管打開，其他晶體管關(guān)閉，DEMUX電路向G1輸出數(shù)據(jù)線信號DATA;在t3時刻，CKH3變?yōu)榈碗娖矫}沖信號，連接到CKH3的晶體管打開，其他晶體管關(guān)閉，DEMUX電路向B1輸出數(shù)據(jù)線信號DATA;在t4時刻，CKH4變?yōu)榈碗娖矫}沖信號，連接到CKH4的晶體管打開，其他晶體管關(guān)閉，DEMUX電路向R2輸出數(shù)據(jù)線信號DATA;在t5時刻，CKH5變?yōu)榈碗娖矫}沖信號，連接到CKH5的晶體管打開，其他晶體管關(guān)閉，DEMUX電路向G2輸出數(shù)據(jù)線信號DATA;在t6時刻，CKH6變?yōu)榈碗娖矫}沖信號，連接到CKH6的晶體管打開，其他晶體管關(guān)閉，DEMUX電路向B2輸出數(shù)據(jù)線信號DATA?？梢姡ㄟ^DEMUX電路，可以將一路數(shù)據(jù)線信號DATA輸入到六路數(shù)據(jù)線中，通過分時控制，實現(xiàn)不同數(shù)據(jù)線對應(yīng)像素的驅(qū)動。
[0005]然而在現(xiàn)有技術(shù)中，由于不同的晶體管打開順序不同，因此不同的數(shù)據(jù)線輸入的信號時間也不同，在數(shù)據(jù)線停止輸入信號后，由于數(shù)據(jù)線上寄生電容的作用，仍舊會對像素進行充電，導(dǎo)致不同時刻打開的兩天數(shù)據(jù)線充電時間不同。并且兩個晶體管打開的時間間隔越大，相應(yīng)的數(shù)據(jù)線充電時間差異也越大，顯示相同圖像時顯示效果會產(chǎn)生差異，導(dǎo)致顯示不良。并且，隨著DEMUX的選擇路數(shù)增多，顯示不良越明顯。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明實施例提供一種顯示裝置，包括:
[0007]多個像素電路；
[0008]耦接至所述多個像素電路的多條數(shù)據(jù)線；
[0009]驅(qū)動芯片，用于提供第一數(shù)據(jù)信號以及第二數(shù)據(jù)信號;所述第一數(shù)據(jù)信號為時變信號，其最低電位為第一電位;所述第二數(shù)據(jù)信號為恒壓信號，其電位為第二電位;所述第二電位低于所述第一電位；
[0010]第一多路選擇單元，包括一個第一輸入端和多個第一輸出端，所述第一輸入端與所述驅(qū)動芯片連接，每個所述第一輸出端與一條所述數(shù)據(jù)線連接，以將所述第一數(shù)據(jù)信號轉(zhuǎn)換為多個第一次級數(shù)據(jù)信號傳輸給所述多條數(shù)據(jù)線，所述第一次級數(shù)據(jù)信號為時變信號，其最低電位為第一電位；
[0011]第二多路選擇單元，包括一個第二輸入端與多個第二輸出端，所述第二輸入端與所述驅(qū)動芯片連接，每個所述第二輸出端與一條所述數(shù)據(jù)線連接，以將所述第二數(shù)據(jù)信號轉(zhuǎn)換為多個第二次級數(shù)據(jù)信號傳輸給所述多條數(shù)據(jù)線，所述第二次級數(shù)據(jù)信號為恒壓信號，其電位為第二電位；
[0012]其中，在所述像素電路的數(shù)據(jù)寫入階段，與所述像素電路耦接的數(shù)據(jù)線接收來自所述第一多路選擇單元的第一次級數(shù)據(jù)信號；在所述像素電路的截止階段，與所述像素電路耦接的數(shù)據(jù)線接收來自所述第二多路選擇單元的第二次級數(shù)據(jù)信號，其中，所述像素電路的截止階段處于所述像素電路的數(shù)據(jù)寫入階段之后。
[0013]本發(fā)明實施例還提供一種上述顯示裝置的驅(qū)動方法，包括:
[0014]像素電路數(shù)據(jù)寫入階段，在所述像素電路數(shù)據(jù)寫入階段，與所述像素電路耦接的數(shù)據(jù)線接收來自所述第一多路選擇單元的第一次級數(shù)據(jù)信號;所述第一次級數(shù)據(jù)信號為時變信號，其最低電位為第一電位；
[0015]像素電路截止階段，在所述像素電路截止階段，與所述像素電路耦接的數(shù)據(jù)線接收來自所述第二多路選擇單元的第二次級數(shù)據(jù)信號;所述第二次級數(shù)據(jù)信號為恒壓信號，其電位為第二電位，其中所述第二電位低于所述第一電位；
[0016]其中，所述像素電路的截止階段處于所述像素電路的數(shù)據(jù)寫入階段之后。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明至少具有如下突出的優(yōu)點之一:本發(fā)明實施例提供的顯示裝置及驅(qū)動方法，具有第一多路選擇單元和第二多路選擇單元，數(shù)據(jù)線在數(shù)據(jù)寫入階段和截止階段分別接受來自不容多路選擇單元輸出的數(shù)據(jù)信號，使得每個像素電路的實際數(shù)據(jù)寫入時間以及補償時間僅僅為第一多路選擇單元相應(yīng)晶體管打開的時間，因此，在均一畫面下，各個像素電路被寫入相同數(shù)據(jù)，畫面顯示均勻，不會形成顯示不均(Mura)。
【附圖說明】
[0018]圖1為一種現(xiàn)有技術(shù)中的多路選擇單元；
[0019]圖2為圖1中多路選擇單元的時序圖；
[0020]圖3是本發(fā)明實施例提供的一種顯示裝置俯視結(jié)構(gòu)示意圖；
[0021]圖4為圖3中像素電路的一種結(jié)構(gòu)示意圖；
[0022]圖5為圖3中多路選擇單元的結(jié)構(gòu)示意圖；
[0023]圖6為圖3中多路選擇單元運行時序圖；
[0024]圖7為圖4中像素電路在數(shù)據(jù)寫入階段的簡化示意圖。
【具體實施方式】
[0025]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面將結(jié)合附圖和實施例對本發(fā)明做進一步說明。
[0026]需要說明的是，在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的【具體實施方式】的限制。
[0027]請參考圖3，圖3是本發(fā)明實施例提供的一種顯示裝置俯視結(jié)構(gòu)示意圖。本實施例提供的顯示裝置中，包括基板10，在基板10的一側(cè)表面上，設(shè)置有沿第一方向延伸的多條掃描線11和沿第二方向延伸的多條數(shù)據(jù)線12，其中，第一方向為圖示的水平方向，第二方向為圖示的垂直方向，即，第一方向和第二方向?qū)嵸|(zhì)上垂直。相鄰的兩條掃描線11和相鄰的兩條數(shù)據(jù)線12交叉圍成一個像素單元，所有的掃描線和所有的數(shù)據(jù)線交叉圍成呈矩陣排列的多個像素單元，并且在每個像素單元中設(shè)置有像素電路13，并且多條數(shù)據(jù)線12被耦接至各個像素電路13，以為各個像素電路提供數(shù)據(jù)信號。本實施例中圖示中，示意性地示出了6*7個像素單元，以及六條數(shù)據(jù)線D1、D2、D3、D4、D5和D6，圖3所示的像素電路也僅僅是示意性說明，在實際實施中，不應(yīng)以本實施例所示的結(jié)構(gòu)作為對本發(fā)明的限定。
[0028]具體的，請參考圖4，圖4為圖3中像素電路的一種結(jié)構(gòu)示意圖。本實施例提供的像素電路為有機發(fā)光像素電路，其中包括一個發(fā)光二極管LED，多個第三晶體管和至少一個電容C1，并且該多個第三晶體管為PM0S晶體管。進一步的，本實施例提供的顯示裝置的像素電路包括一個發(fā)光二極管1^)，一個電容(:1和六個第三晶體管了31、了32、了33、了34、了35和了36。以連接到第η條掃描線和第m條數(shù)據(jù)線的像素電路為例進行說明，其中η為大于1的正整數(shù)。第一個第三晶體管Τ31的柵極連接第η-1條掃描線，接收第η-1條掃描線的掃描信號Scan(n-
1)，第一極連接參考電壓線，接受參考電壓Vref，第二極連接第一節(jié)點N;第二個第三晶體管T32的柵極連接第η條掃描線，接受第η條掃描線的掃描信號Scan(n)，第一極連接第一節(jié)點N，第二極連接第三個第三晶體管T33的第二極;第三個第三晶體管T33的柵極連接第一節(jié)點N，第一極連接第四個第三晶體管T34的第二極;第四個第三晶體管T34的第一極連接第η條發(fā)光信號數(shù)據(jù)線，接受發(fā)光信號Emit(n)，第一極連接第一電壓線，接受第一電壓PVDD;第五個第三晶體管T34的柵極連接第四個第三晶體管T34的柵極，第一極連接第二電壓線，接收第二電壓PVEE，第二極連接至第二個第三晶體管T32的第二極;第六個第三晶體管T36的柵極連接第二個第三晶體管T32的柵極，第一極連接數(shù)據(jù)線Dm，以接收數(shù)據(jù)信號，第二極連接至第三個第三晶體管T33的第一極。其中，第一電壓PVDD、第二電壓PVEE以及參考電壓Vref都是恒定電壓，并且第一電壓PVDD比第二電壓PVEE