一種液晶顯示裝置的柵極驅(qū)動電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，特別是涉及一種液晶顯示裝置的柵極驅(qū)動電路。
【背景技術(shù)】
[0002]陣列基板行驅(qū)動(G0A，Gate Driver On Array或Gate On Array)電路，是利用現(xiàn)有薄膜晶體管顯示裝置(TFT-LCD)陣列(Array)制程將柵線(Gate)行掃描驅(qū)動信號電路制作在陣列基板上，以實(shí)現(xiàn)對柵線逐行掃描的驅(qū)動方式的一項(xiàng)技術(shù)。其與傳統(tǒng)的柔性電路板(COF)和玻璃電路板(COG)工藝相比，不僅節(jié)省了制作成本，而且還可以省去柵極方向邦定(Bonding)的工藝，對提升產(chǎn)能極為有利，并提高了顯示裝置的集成度。
[0003]在實(shí)際使用時(shí)，由于顯示裝置通常需要搭配觸摸屏(Touch Panel)功能進(jìn)行使用，因此GOA電路需要實(shí)現(xiàn)信號中停以配合觸摸屏的功能，如配合觸摸屏的掃描。通常情況下，GOA電路在實(shí)現(xiàn)信號中停后，需將顯示裝置進(jìn)行黑屏喚醒，此時(shí)GOA電路需要在一段時(shí)間內(nèi)將所有的柵線均設(shè)置為充電或?qū)顟B(tài)，通過向數(shù)據(jù)線施加黑電壓以清空像素電容中殘留的電平，以使得顯示裝置的顯示效果良好，此段時(shí)間稱為柵線全開(All Gate On)階段。但是現(xiàn)有技術(shù)中的GOA電路在實(shí)現(xiàn)All Gate On時(shí)會存在功能失效風(fēng)險(xiǎn)，進(jìn)而不能穩(wěn)定的實(shí)現(xiàn) All Gate On 功能。

【發(fā)明內(nèi)容】

[0004]本發(fā)明主要解決的技術(shù)問題是提供一種液晶顯示裝置的柵極驅(qū)動電路，能夠穩(wěn)定地實(shí)現(xiàn)All Gate On功能。
[0005]本發(fā)明提供一種液晶顯示裝置的柵極驅(qū)動電路，其包括多級柵極驅(qū)動單元和控制芯片，每級柵極驅(qū)動單元包括:
[0006]第一拉動控制單元，用于在第一節(jié)點(diǎn)輸出第一拉動控制信號；
[0007]第一拉動單元，其耦接第一節(jié)點(diǎn)，接收第一時(shí)鐘信號，根據(jù)第一拉動控制信號和第一時(shí)鐘信號拉動?xùn)艠O驅(qū)動信號輸出端的電平到第一電平，以輸出柵極驅(qū)動信號；
[0008]第二拉動控制單元，用于在第二節(jié)點(diǎn)輸出第二拉動控制信號；
[0009]第二拉動單元，其耦接第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，接收第一電壓參考信號，根據(jù)第二拉動控制信號拉動第一節(jié)點(diǎn)的電平到第一電壓參考信號的第二電平；
[0010]第一復(fù)位單元，其耦接第一節(jié)點(diǎn)，接收復(fù)位信號和第一電壓參考信號，根據(jù)復(fù)位信號拉動第一節(jié)點(diǎn)的電平到第二電平；
[0011]第二復(fù)位單元，其耦接第二節(jié)點(diǎn)，接收復(fù)位信號和第二電壓參考信號，根據(jù)復(fù)位信號拉動第二節(jié)點(diǎn)的電平到第二電壓參考信號的第三電平，第二拉動單元拉動?xùn)艠O驅(qū)動信號的電平到第二電平；
[0012]其中，控制芯片用于拉動第一時(shí)鐘信號和第一電壓參考信號到第一電平，以使柵極驅(qū)動電路所驅(qū)動的掃描線全部打開。
[0013]其中，第一拉動控制單元包括第一薄膜晶體管和第二薄膜晶體管；
[0014]第一薄膜晶體管的第一端接收第一信號，第一薄膜晶體管的第二端接收前一級的柵極驅(qū)動信號，第一薄膜晶體管的第三端與第一節(jié)點(diǎn)連接；
[0015]第二薄膜晶體管的第一端接收第二信號，第二薄膜晶體管的第二端接收后一級的柵極驅(qū)動信號，第二薄膜晶體管的第三端與第一節(jié)點(diǎn)連接。
[0016]其中，第一拉動單元包括第三薄膜晶體管和第一電容，第三薄膜晶體管的第一端接收第一時(shí)鐘信號，第三薄膜晶體管的第二端與第一節(jié)點(diǎn)連接，第三薄膜晶體管的第三端為柵極驅(qū)動信號輸出端，第一電容連接在第三薄膜晶體管的第二端和第三端之間。
[0017]其中，第一復(fù)位單元包括第四薄膜晶體管，第四薄膜晶體管的第一端與第一節(jié)點(diǎn)連接，第四薄膜晶體管的第二端接收復(fù)位信號，第四薄膜晶體管的第三端接收第一參考電壓信號。
[0018]其中，第二復(fù)位單元包括第五薄膜晶體管，第五薄膜晶體管的第一端接收第二參考電壓信號，第五薄膜晶體管的第二端接收復(fù)位信號，第五薄膜晶體管的第三端與第二節(jié)點(diǎn)連接。
[0019]其中，第二拉動控制單元包括第六薄膜晶體管和第七薄膜晶體管，第六薄膜晶體管的第一端接收第二時(shí)鐘信號，第六薄膜晶體管的第二端與第四薄膜晶體管的第一端連接，第六薄膜晶體管的第三端和第七薄膜晶體管的第三端與第二節(jié)點(diǎn)連接，第七薄膜晶體管的第一端接收第二電壓參考信號，第七薄膜晶體管的第二端接收第二時(shí)鐘信號；
[0020]第二拉動單元包括第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管以及第二電容，第八薄膜晶體管的第一端與第三薄膜晶體管的第二端連接，第八薄膜晶體管的第二端接收第一時(shí)鐘信號，第八薄膜晶體管的第三端與第九薄膜晶體管的第一端連接，第九薄膜晶體管的第二端與第七薄膜晶體管的第三端連接，第九薄膜晶體管的第三端接收第一參考電壓信號，第十薄膜晶體管的第一端與第三薄膜晶體管的第三端連接，第十薄膜晶體管的第二端與第九薄膜晶體管的第二端連接，第十薄膜晶體管的第三端接收第一參考電壓信號，第二電容連接在第十薄膜晶體管的第二端和第三端之間。
[0021]其中，柵極驅(qū)動單元進(jìn)一步包括第十一薄膜晶體管，第十一薄膜晶體管的第一端與第一節(jié)點(diǎn)連接，第十一薄膜晶體管的第二端接收第二參考電壓信號，第十一薄膜晶體管的第三端與第二薄膜晶體管的第三端、第一薄膜晶體管的第三端以及第四薄膜晶體管的第一端連接。
[0022]其中，第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管以及第十一薄膜晶體管均為P型薄膜晶體管；
[0023]在復(fù)位信號為低電平時(shí)，第四薄膜晶體管導(dǎo)通，第三薄膜晶體管的第二端的電平拉動到第二電平，第三薄膜晶體管截止；第五薄膜晶體管導(dǎo)通，第十薄膜晶體管的第二端的電平拉動到第三電平，第十薄膜晶體管導(dǎo)通，以將柵極驅(qū)動信號的電平拉動到第二電平。
[0024]其中，第一電平和第三電平為低電平，第二電平為高電平。
[0025]其中，第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管以及第十一薄膜晶體管均為N型薄膜晶體管。
[0026]通過上述方案，本發(fā)明的有益效果是:本發(fā)明的柵極驅(qū)動電路包括多級柵極驅(qū)動單元以及控制芯片，每級柵極驅(qū)動單元包括第一拉動控制單元、第一拉動單元、第二拉動控制單元、第二拉動單元、第一復(fù)位單元以及第二復(fù)位單元，控制芯片用于拉動第一時(shí)鐘信號和第一電壓參考信號到第一電平，以使柵極驅(qū)動電路所驅(qū)動的掃描線全部打開，穩(wěn)定地實(shí)現(xiàn) All Gate On 功能。
【附圖說明】
[0027]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前