柵極驅(qū)動電路及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體地說，涉及一種柵極驅(qū)動電路及顯示裝置。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的發(fā)展，液晶顯示器(Liquid Crystal Display，簡稱LCD)、有機發(fā)光二極管(Organic Light-Emitting D1de，簡稱0LED)顯示器等主動式顯示裝置已經(jīng)被越來越多的使用在各個領(lǐng)域。
[0003]傳統(tǒng)的主動式顯示裝置中，柵線的驅(qū)動主要由陣列(Array)基板外接的驅(qū)動芯片來完成，驅(qū)動芯片可以控制各條柵線的逐級充電和放電。而目前陣列基板行驅(qū)動(GateDriver On Array，簡稱GOA)技術(shù)已被越來越多的應(yīng)用。GOA技術(shù)通過將柵極驅(qū)動電路制作在陣列基板上，實現(xiàn)對柵線的逐行掃描，因此可以運用陣列基板的原有制程將柵極驅(qū)動電路制作在陣列基板的外圍區(qū)域，以替代原有的外接驅(qū)動芯片。GOA技術(shù)能夠省去驅(qū)動芯片的綁定(bonding)工序，有機會提升產(chǎn)能并降低產(chǎn)品成本，而且可以減小顯示裝置的邊框?qū)挾取?br>[0004]但是，在當前顯示裝置不斷向小巧、輕薄的方向發(fā)展的趨勢下，現(xiàn)有的顯示裝置的邊框?qū)挾热匀惠^大，難以滿足當前對窄邊框的需求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種柵極驅(qū)動電路及顯示裝置，以解決現(xiàn)有的顯示裝置的邊框?qū)挾容^大的技術(shù)問題。
[0006]本發(fā)明提供一種柵極驅(qū)動電路，包括移位寄存器、第一輸出器和第二輸出器；
[0007]在連續(xù)的第一掃描周期和第二掃描周期中，所述移位寄存器向所述第一輸出器和所述第二輸出器輸出初級驅(qū)動信號；
[0008]在所述第一掃描周期中，所述第一輸出器在所述初級驅(qū)動信號的驅(qū)動下，向第一柵線輸出柵極驅(qū)動信號；
[0009]在所述第二掃描周期中，所述第二輸出器在所述初級驅(qū)動信號的驅(qū)動下，向第二柵線輸出柵極驅(qū)動信號。
[0010]進一步的是，所述移位寄存器中包括鎖存器和與非門電路；
[0011]在所述第一掃描周期和所述第二掃描周期之前，所述鎖存器接收第一觸發(fā)信號，并輸出第二觸發(fā)信號；
[0012]在所述第一掃描周期和所述第二掃描周期中，所述鎖存器持續(xù)輸出所述第二觸發(fā)信號，所述與非門電路在所述第二觸發(fā)信號的驅(qū)動下輸出所述初級驅(qū)動信號。
[0013]優(yōu)選的是，所述鎖存器連接有第一初級時鐘信號線，所述與非門電路連接有第二初級時鐘信號線；
[0014]所述第一初級時鐘信號線和所述第二初級時鐘信號線均輸出脈沖信號，且二者的相位差為180°。
[0015]優(yōu)選的是，所述鎖存器包括NMOS晶體管T9、T10、T11、T12、T13、T14，及PMOS晶體1=Τ4、Τ5、Τ7、Τ8、Τ15、Τ16 ；
[0016]Τ7、Τ10、Τ13、Τ15的柵極連接所述第一初級時鐘信號線，Τ4、T9的柵極連接第一觸發(fā)信號端，Τ8、Τ12的柵極連接所述鎖存器的輸出端；
[0017]Τ13的源極連接低電平信號線，Τ15的源極連接高電平信號線，Τ13、Τ15的漏極與Τ5、Τ11的柵極連接；
[0018]Τ4、Τ8的源極連接高電平信號線，Τ4的漏極連接Τ5的源極，Τ8的漏極連接Τ7的源極；
[0019]Τ9、Τ12的源極連接低電平信號線，T9的漏極連接TlO的源極，Τ12的漏極連接Tll的源極；
[0020]Τ5、Τ7、Τ10、Τ11的漏極與Τ14、Τ16的柵極連接；
[0021]Τ14的源極連接低電平信號線，Τ16的源極連接高電平信號線，Τ14、Τ16的漏極相連，且作為所述鎖存器的輸出端。
[0022]優(yōu)選的是，所述與非門電路包括NMOS晶體管Τ41、Τ42，及PMOS晶體管Τ39、Τ40 ；
[0023]Τ39、Τ41的柵極連接所述第二初級時鐘信號線，Τ40、Τ42的柵極連接所述鎖存器的輸出端；
[0024]Τ42的源極連接低電平信號線，Τ42的漏極連接Τ41的源極，Τ41的漏極作為所述與非門電路的輸出端；
[0025]Τ39、Τ40的源極連接高電平信號線，Τ39、Τ40的漏極連接Τ41的漏極。
[0026]進一步的是，所述移位寄存器中還包括反相器，所述反相器包括NMOS晶體管Τ38和PMOS晶體管Τ37 ；
[0027]Τ37、Τ38的柵極連接所述與非門電路的輸出端，Τ37的源極連接高電平信號線，Τ38的源極連接低電平信號線，Τ37、Τ38的漏極相連，且作為所述移位寄存器的輸出端。
[0028]進一步的是，所述移位寄存器中還包括正反向選擇電路。
[0029]優(yōu)選的是，所述正反向選擇電路包括NMOS晶體管Tl、Τ3，及PMOS晶體管TO、Τ2 ；
[0030]Tl、Τ2的柵極連接正向掃描信號線，TO、Τ3的柵極連接反向掃描信號線；
[0031]Τ0、Tl的源極連接前一級移位寄存器的輸出端或正向觸發(fā)信號線，Τ2、Τ3的源極連接后一級移位寄存器的輸出端或反向觸發(fā)信號線；
[0032]Τ0、Τ1、Τ2、Τ3的漏極相連，且作為所述正反向選擇電路的輸出端。
[0033]進一步的是，所述第一輸出器連接有第一次級時鐘信號線，所述第二輸出器連接有第二次級時鐘信號線；
[0034]在所述第一掃描周期中，所述第一次級時鐘信號線輸出高電平；
[0035]在所述第二掃描周期中，所述第二次級時鐘信號線輸出高電平。
[0036]進一步的是，所述第一輸出器中包括與非門電路和緩存器；
[0037]在所述第一掃描周期中，所述與非門電路對所述第一次級時鐘信號線輸出的高電平和所述初級驅(qū)動信號進行與非運算，輸出低電平；
[0038]所述緩存器接收所述低電平，并向第一柵線輸出柵極驅(qū)動信號。
[0039]優(yōu)選的是，所述與非門電路包括NMOS晶體管Τ21、Τ22，及PMOS晶體管Τ19、Τ20 ；
[0040]Τ19、Τ21的柵極連接所述第一次級時鐘信號線，Τ20、Τ22的柵極連接所述移位寄存器的輸出端；
[0041]T22的源極連接低電平信號線，T22的漏極連接T21的源極，T21的漏極作為所述與非門電路的輸出端；
[0042]T19、T20的源極連接高電平信號線，T19、T20的漏極連接T21的漏極；
[0043]所述緩存器包括NMOS晶體管T18、T24、T26，及PMOS晶體管T17、T23、T25 ；
[0044]T17、T18的柵極連接所述與非門電路的輸出端，T17、T18的漏極連接T23、T24的柵極，T23、T24的漏極連接T25、T26的柵極，T25、T26的漏極連接所述第一柵線；
[0045]T17、T23、T25的源極連接高電平信號線，Τ18、Τ24、Τ26的源極連接低電平信號線。
[0046]進一步的是，所述第二輸出器中包括與非門電路和緩存器；
[0047]在所述第二掃描周期中，所述與非門電路對所述第二次級時鐘信號線輸出的高電平和所述初級驅(qū)動信號進行與非運算，輸出低電平；
[0048]所述緩存器接收所述低電平，并向第二柵線輸出柵極驅(qū)動信號。
[0049]優(yōu)選的是，所述與非門電路包括NMOS晶體管Τ29、Τ30，及PMOS晶體管Τ27、Τ28 ；
[0050]Τ27、Τ29的柵極連接所述第二次級時鐘信號線，Τ28、Τ30的柵極連接所述移位寄存器的輸出端；
[0051]Τ30的源極連接低電平信號線，