專利名稱：顯示控制裝置的制作方法
技術領域：
本發(fā)明涉及顯示控制技術，更具體地說，涉及用于諸如液晶驅動控制、熒光管驅動控制中的渦卷技術，能有效地應用于液晶控制器件，通過利用例如字符發(fā)生器ROM(只讀存儲器)以點陣形式顯示字符。
利用字符發(fā)生器作為顯示控制形式的液晶顯示器件包括用來存儲字符碼的顯示RAM(以后稱為“DDRAM”)，用來存儲字符型式例如字根的字符發(fā)生器RAM或ROM(以后稱為“CGRAM或CGROM”)，用來通過調整DDRAM到液晶顯示屏被驅動的位置從而讀DDRAM的顯示地址計數(shù)器，以及用來驅動液晶顯示屏的液晶驅動電路。在這種情況下，中央處理單元(以后稱作“CPU”)，把對應于在液晶顯示屏上要被顯示的字符的字符碼寫入DDRAM。顯示地址計數(shù)器根據(jù)液晶顯示屏被驅動的位置依次讀DDRAM，并從CGRAM或CGROM中讀出字符型式，這樣讀出的字符碼作為地址部分。然后把依次讀出的字符型式作為液晶顯示亮/不亮數(shù)據(jù)送入液晶顯示驅動電路的移位寄存器中，并且在有一行數(shù)據(jù)被存儲的時刻，所有驅動電路同時輸出亮/不亮電壓電平，以便驅動液晶顯示屏。上述的控制操作需要逐行地重復和字符行數(shù)一樣多的次數(shù)，以便顯示，因為每個字符在垂直方向上由若干行組成。
當使用字符碼的液晶顯示器件被用來在顯示屏上向左或向右連續(xù)地渦卷若干字符時，有兩種方法被認為是容易的。一種方法是通過依次增加或減少讀取DDRAM的顯示地址計數(shù)器的讀起始地址，從而使DDRAM的讀取位置一個字符一個字符地向左或向右移動來渦卷顯示字符。而另一種方法是通過使CPU在DRAM內逐字符地向左或向右位移字符碼從而重寫代碼來渦卷字符。本發(fā)明人檢驗了這些方法，并發(fā)現(xiàn)了下述問題。在前一種方法的情況下，在顯示屏上的若干顯示行被同時渦卷，盡管加在CPU上的負載是輕的。在后一種方法的上，相應于特定渦卷顯示行的DDRAM中的所有字符碼在每當渦卷位置從一個字符移到另一個字符時都需要重寫，盡管特定顯示行可被選擇性地渦卷，并且這使得加到CPU上的負載加重。而且在前后兩種方法中，渦卷只能按字符進行，并且如果試圖連續(xù)地渦卷幾個字符，顯示字符將不能水平地平滑地在顯示屏上移動，因而使得渦卷顯示成為離散的和不自然的。
在另一方面，有一種位變換型液晶顯示控制裝置作為另一種顯示控制形式。這種類型的顯示控制裝置能夠可見地提供平滑的渦卷。更特殊的是，使用一種裝有具有象素中亮/不亮顯示數(shù)據(jù)的位變換存儲器(以后稱為“BPRAM”)的液晶顯示控制裝置，并且CPU本身產生字符型式，并直接把字符型式寫入BPRAM中，通過向左或向右逐象素地移動相應于特定顯示行的數(shù)據(jù)來重寫存儲在BPRAM中的數(shù)據(jù)。然而，即使在這種情況下，本發(fā)明人也注意到產生如下問題。與使用字符碼的液晶顯示控制裝置相比，這種液晶顯示控制裝置的問題在于需要大容量的BPRAM，并且也不可避免地使CPU頻繁地重寫B(tài)PRAM中的數(shù)據(jù)，因而使得加到CPU的負載極重。而且，為了進行平滑地渦卷，除非CPU具有高的處理能力，否則這種液晶顯示控制裝置便是不實用的。作為描述參照字符發(fā)生器和位變換系統(tǒng)的顯示控制技術的參考文件的一個例子，有1985年12月25日由Ohm公司出版的“Microcomputer Handbook，P-171”。
具有象點陣型內裝字符發(fā)生器的常規(guī)的液晶顯示控制裝置用來提供平滑地渦卷和實現(xiàn)不僅對特定顯示行而且對在特定顯示行上的特定顯示數(shù)字的選擇性的平滑渦卷幾乎是不可能的。在裝有BPRAM的液晶顯示控制裝置的情況下，CPU用來完全地控制字符型式。因而，實際上可以借助于軟件來完成渦卷任何所需顯示行。不過，每當一象素被移動時要求CPU重寫相應于渦卷顯示行的BPRAM的全部內容，因而使加到CPU的負載相當大。
而且，本發(fā)明人發(fā)現(xiàn)，當液晶顯示控制裝置在例如微機或數(shù)據(jù)處理器之類的CPU的控制下被操作時，由于顯示RAM中的讀/寫數(shù)據(jù)和控制數(shù)據(jù)傳輸?shù)慕涌诔绦蚴遣煌ㄓ玫模褻PU往往要承受較重負載這樣一些情況，使能用來控制這類液晶顯示控制裝置的任何CPU的選擇變窄了。本發(fā)明人還已經發(fā)現(xiàn)，只要上述與平滑渦卷相關的問題得到解決，就能改善以任何顯示行、顯示位和點來進行平滑渦卷所需的控制數(shù)據(jù)傳輸?shù)男省?br> 本發(fā)明的目的在于，提供一種以字符發(fā)生器形式的顯示控制下能夠進行平滑渦卷的顯示控制裝置。
本發(fā)明的另一個目的在于，提供一種不僅對任何所需的顯示行而且對任何所需的顯示位能夠進行平滑渦卷的顯示控制裝置。
本發(fā)明的另一個目的還在于，提供一種能夠通過減少加于CPU的負載實現(xiàn)平滑渦卷的顯示控制裝置。
本發(fā)明還有一個目的在于，提供一種從CPU接口的觀點看來，使可用于平滑渦卷的CPU的選擇范圍變寬的顯示裝置。
本發(fā)明的一個目的還在于，提供一種顯示裝置，它能夠和簡單地使用串行時鐘的例如數(shù)據(jù)處理器或微機接口，并且實際上對可用作主控器的CPU不作限制。
本發(fā)明的這些以及其它目的在結合附圖進行的詳細的說明中將看得更清楚。
下面給出在本專利申請中披露的體現(xiàn)本發(fā)明的有代表性的液晶顯示控制裝置的簡要說明。
用來控制顯示裝置的顯示控制裝置，所述顯示裝置用來顯示在若干顯示元件上的具有一組象素的圖形，所述顯示元件排列成具有預定位數(shù)的點陣形式的掃描和信號電極網(wǎng)絡，所述顯示控制裝置包括用來以分時方式驅動掃描電極的第一驅動電路，用來在掃描電極的每一驅動轉換間隔內在保持象素數(shù)據(jù)行的同時，驅動信號電極的第二驅動電路，能夠存儲超過預定位數(shù)的代碼數(shù)據(jù)的顯示RAM，用來輸出與從顯示RAM中順序讀出的代碼數(shù)據(jù)相對應的顯示圖形上的象素數(shù)據(jù)的圖形數(shù)據(jù)存儲器，象素數(shù)據(jù)行提供電路，用來接收從圖形數(shù)據(jù)存儲器順序輸出的象素數(shù)據(jù)行，并根據(jù)象素數(shù)據(jù)向第二驅動電路把提供象素數(shù)據(jù)行的定時移動一預定量，以及渦卷量控制電路，用來可變地控制移動象素數(shù)據(jù)行提供電路的輸出定時的量。
為了渦卷不同的顯示行，提供一渦卷顯示行控制電路，用來可變地控制其輸出定時要被象素數(shù)據(jù)行提供電路移動的象素數(shù)據(jù)行的顯示行。
為了以移位電路的形式提供象素數(shù)據(jù)行提供電路，所述素數(shù)據(jù)行提供電路具有移位電路，用來串行地保持從圖形數(shù)據(jù)存儲器順序地按象素輸出的象素數(shù)據(jù)行，以及選擇電路，用來在移位電路的每一存儲步驟選擇輸入與輸出分支之一，從而使被選擇的分支輸出。為了確保象素數(shù)據(jù)行的移位量設定以及其定時改變具有較大的自由度并使渦卷方式可任意地指定，對于渦卷量控制電路，可以使用一個第一存儲電路，它可以重寫地存儲渦卷量，用來指定數(shù)據(jù)行提供電路的輸出定時的移位量。此外，對于渦卷顯示行控制電路，為了用這種設置指定任意的渦卷行，提供一第二存儲電路，用來可重寫地存儲渦卷行，還提供一行檢查電路，用來檢查當前顯示行是否與由第二存儲電路指定的渦卷行相符，以及一個門電路，用來當行檢查電路檢查上述的相符時允許把保持在第一存儲電路內的渦卷量提供給選擇電路。
此外，這種配置可以提供一第三存儲電路，用來可重寫地存儲渦卷行上的要被渦卷的渦卷位，還提供一個位檢查電路，用來檢查當前顯示位是否與由第三存儲電路指定的渦卷位一致，以及一個門電路，用來當所述行與位檢查電路檢查上述的一致時允許把第一存儲電路中的渦卷量提供給所述選擇電路。
為了自動地且按順序地更新渦卷速度和渦卷量，對于渦卷量控制電路可以提供一個用來產生一調整渦卷操作的渦卷周期信號的電路，即渦卷頻率的時間間隔。還可以提供一渦卷計數(shù)器，用來更新在和渦卷周期信號同步增減的指定數(shù)據(jù)行提供電路輸出定時的移位量時使用的渦卷量。為了實現(xiàn)自動控制操作，可以再提供一第四存儲電路，用來可重寫地存儲第一控制數(shù)據(jù)，用來對產生渦卷周期信號的電路指定渦卷周期信號的周期，還存儲第二控制數(shù)據(jù)，用來對渦卷計數(shù)器指定計數(shù)方向，以及第三控制數(shù)據(jù)，用來表示整個渦卷量，還提供一個渦卷結束檢查電路，用來重置渦卷計數(shù)器，從而檢查渦卷計數(shù)器的輸出是否已經保持為在第四存儲電路中存儲的第三控制數(shù)據(jù)。
當CPU例如外部數(shù)據(jù)處理器或微機在第一、第二、或第三存儲電路中設置數(shù)據(jù)時，提供一關于這種電路的接口。該接口電路具有與存儲電路的輸入相連的內部總線;一個串行時鐘輸入端;一個串行數(shù)據(jù)輸入端;一個連接于串行數(shù)據(jù)輸入端并具有一組鎖存電路的串行數(shù)據(jù)存儲電路;一個并行數(shù)據(jù)鎖存電路，其并行輸入端連接于串行存儲電路中包含著預定級數(shù)的各個鎖存電路的輸出節(jié)點，其并行輸出端與內部總線相連;一個同步位串檢查電路，它具有一個與該并行數(shù)據(jù)鎖存電路的輸入端相連的輸入端以及一個與這組鎖存電路中的另一鎖存電路的輸出相連的輸入端，并且當其輸入為一預定的邏輯值時輸出第一信號;一個存取控制數(shù)據(jù)的鎖存電路，用來借助第一信號讀取存儲在其輸出不與邏輯電路相連的鎖存電路中的數(shù)據(jù)，以及一轉換控制計數(shù)器，它的計數(shù)操作被第一個號復位，并且被用來控制并行數(shù)據(jù)鎖存電路的鎖存定時。
當接口電路支持數(shù)據(jù)輸出時，接口電路具有一串行數(shù)據(jù)輸出端，以及一并/串轉換電路，它的輸入與內部總線并聯(lián)，其輸出與串行數(shù)據(jù)輸出端相連，串行輸出用串行時鐘信號同步。轉換控制計數(shù)器還產生一控制信號，用來根據(jù)計數(shù)控制并/串轉換電路的輸出開始定時。
利用上述的裝置，渦卷量控制電路根據(jù)例如象素數(shù)據(jù)控制移位象素數(shù)據(jù)行提供定時的程度，借此使從象素數(shù)據(jù)行提供電路送到第二驅動電路的用來驅動信號電極的象素數(shù)據(jù)行和順序地由圖形數(shù)據(jù)存儲器產生的象素數(shù)據(jù)行相等。這樣，幾幀的每一顯示周期內增加或減少移位量的指定被送給渦卷量控制電路，借此實現(xiàn)沿預定顯示行的顯示位的方向象素的平滑渦卷。當渦卷控制電路由類似渦卷點數(shù)寄存器的第一存儲電路構成時，例如，CPU周期地重寫第一存儲電路的渦卷量，因此使預定顯示行被平滑地渦卷。渦卷點的移位量或其變化速度的重寫不一定需要根據(jù)一個象素單位而是根據(jù)數(shù)量小于沿一簡單圖形的位的方向的點數(shù)的幾個象素。
當渦卷顯示行控制電路被使用時，由其指定的關于一個或幾個顯示行的平滑渦卷被實現(xiàn)了。
移位量的指定值可以是固定的，每一其它象素以及打算渦卷的行也可以固定。在有第一、第二存儲電路的條件下，打算渦卷顯示的行和渦卷量可以指定為可編程的，根據(jù)設定值并且通過逐漸增加或減少移位量，渦卷可以向每一方向一邊一邊地自由地進行。在有第三存儲電路的情況下，可以只渦卷在打算渦卷的顯示行上的任何所需顯示位。
在字符產生系統(tǒng)中平滑渦卷的情況下，不需要重寫存儲字符碼的顯示RAM中的數(shù)據(jù)，因而由此看來，加于CPU上的負載可以減少，并且也可以使軟件簡化。因為不需要象在位變換存儲器情況下大容量存儲器的順序地重寫，加于CPU的負載和位變換系統(tǒng)中的顯示控制相比減輕了，因而可以實現(xiàn)平滑地渦卷。
在有渦卷量控制電路用來自動更新渦卷速度和渦卷量的情況下，CPU不需要順序地執(zhí)行對一個或多于一個象素每一渦卷中改變渦卷量的處理，例如重寫第一存儲電路的值的處理。而且，沒有使重寫時間間隔相等的時間控制，即渦卷操作所需的時間間隔。出于這一理由，加于連接于平滑渦卷的CPU上的負載大大減輕了。由于渦卷量控制電路具有重置渦卷計數(shù)器的附加功能，一旦設定所需的控制數(shù)據(jù)，CPU就要完成所有所需渦卷量下的平滑渦卷控制。
按字節(jié)控制數(shù)據(jù)傳輸，例如通過對由串行時鐘信號同步的同步位串的檢查來同步地重置轉換控制計數(shù)器，其作用是在響應下一同步位串的檢查時把傳輸程序重置到正常條件，即使數(shù)據(jù)位的移位出現(xiàn)在CPU和顯示控制裝置之間。
串行數(shù)據(jù)輸出端的存在允許同步位串和接著發(fā)生的存取控制數(shù)據(jù)在接收串行輸入端的輸出時被監(jiān)視，即使在CPU的讀操作期間。借此可以用三種接口信號實現(xiàn)寫/讀轉換，包括串行時鐘信號，串行輸入信號和串行輸出信號。


圖1是本發(fā)明的液晶顯示控制裝置第一實施例的方塊圖。
圖2是說明一個曲型的渦卷控制電路的詳圖。
圖3是一典型時序圖，表示產生顯示行信號、渦卷顯示行指定信號和圖2的渦卷控制電路中的信號的時序。
圖4(A)、4(B)、4C(C)是說明選擇地只渦卷指定的顯示行的典型操作圖。
圖5(A)、5(B)、5(C)、5(D)是說明選擇地只渦卷指定的顯示行的典型操作圖，當渦卷點數(shù)量的設定值改變時。
圖6是說明當逐象素地平滑渦卷時CPU的控制流程圖。
圖7(A)、7(B)、7(C)、7(D)是說明當數(shù)據(jù)在CPU和液晶顯示控制裝置之間串行地傳輸時寫過程的圖。
圖8(A)、8(B)、8(C)、8(D)、(8E)、8(F)是說明當數(shù)據(jù)在CPU和液晶顯示控制裝置之間串行地傳輸時讀過程的圖。
圖9(A)、9(B)、9(C)是說明當串行讀操作變?yōu)榇袑懖僮鲿r的操作過程圖。
圖10是液晶顯示控制裝置中的CPU接口的電路詳圖。
圖11是本發(fā)明的液晶顯示控制裝置的第二實施例的方塊圖。
圖12是詳細說明典型的渦卷控制電路的圖。
圖13是一時序圖，表明產生顯示行信號、渦卷顯示行指定信號、渦卷顯示位指定信號以及圖12中渦卷控制電路中的信號的典型時序。
圖14(A)、14(B)是說明選擇地渦卷指定顯示行和位的第一半操作的圖。
圖15(A)、15(B)是說明圖14(A)、14(B)之后的第二半操作的圖。
圖16是使用本發(fā)明的液晶顯示控制裝置的第三實施例的系統(tǒng)配置方塊圖。
圖17是說明圖16的實施例的渦卷配置的詳細方塊圖。
圖18(A)、18(B)是比較圖1和圖6的實施例中加于CPU負載的流程圖。
圖1是使用本發(fā)明的液晶顯示控制裝置的系統(tǒng)的方塊圖。本系統(tǒng)具有(并不限于)液晶顯示控制裝置2，作為數(shù)據(jù)處理器或微機的CPU(中央處理單元)，用來控制液晶顯示裝置2和液晶顯示屏(也叫做LCD屏)3的操作。液晶顯示控制裝置2具有顯示RAM(隨機存儲器)4，用來存儲要在液晶顯示屏上實際的字符的字符碼，以及字符發(fā)生器ROM(只讀存器)5，用來由指定的字符碼以點陣形式產生字根圖形。
液晶顯示屏3由點陣構成(并不限于此)，在作為掃描電極的公共電極(未示出)和作為信號電極(未示出)的線段電極的每個交叉處形成1點液晶顯示元素，兩種電極分別沿X和Y方向交叉排列。當公共電極被按順序驅動時，通過給予線段電極的顯示信號來確定相應于要被驅動的公共電極的顯示元素是否發(fā)亮。按照本發(fā)明的實施例，液晶顯示屏3具有一顯示區(qū)域(并不限于此)，可以用最大12位4行進行字符顯示，并且每一顯示字符的點數(shù)(顯示元素的數(shù)量)被設定為長×寬＝5×8點。根據(jù)上述設置的液晶顯示屏3具有32個公共電極和60個線段電極。
借助于把要被顯示的字符的字符碼寫入顯示RAM4，CPU1允許在任何給定位置顯示任何給定字符。顯示RAM4有一存儲區(qū)域，能夠存儲超過最大顯示位數(shù)的字符碼，這些字符碼可以按照下述的渦卷方向在液晶顯示屏3上顯示;例如，它能存儲等于20位4行的字符碼。
當顯示RAM4被寫入時，字符碼就被寫入由CPU地址計數(shù)器6指定的地址中。對于CPU地址計數(shù)器6，可使CPU1預置所希望的任何初始地址值，CPU1每指示顯示RAM4寫入一次之后，地址計數(shù)器6就同步地增加，結果就在其中形成了所需的地址。從CPU地址計數(shù)器6輸出的地址信號通過選擇電路9供給顯示RAM4。此時作為寫入數(shù)據(jù)的顯示字符碼由CPU1通過CPU接口7給出。液晶顯示控制裝置2和CPU1之間的數(shù)據(jù)傳輸通過CPU接口7進行。
在顯示操作期間顯示RAM4中的讀出地址由顯示地址計數(shù)器8產生。換句話說，顯示地址計數(shù)器8完成順序減操作，例如，與顯示操作同步，并輸出結果值。這一輸出值通過選擇電路9供給顯示RAM4，并把顯示字符碼(以后可以稱為“字符碼”)從顯示RAM4中讀出。顯示字符碼具有8位(并不限于此)。
為了重寫或讀出數(shù)據(jù)(CPU存取)，在顯示RAM4中存取數(shù)據(jù)以及為了對液晶顯示讀出數(shù)據(jù)而在顯示RAM4中存取數(shù)據(jù)(顯示存取)由CPU1按分時方式交替地獲得(不限于此)，選擇電路9的選擇方式相應地這樣來控制，使得它交替地且同步地轉換。一時序發(fā)生器電路26，后面將對其說明，承擔上述這種轉換。
在顯示操作期間從顯示RAM4讀取的字符碼成為關于字符發(fā)生器ROM5的存取地址信號的一部分，其余的存取地址信號從行地址計數(shù)器30輸出。
上述字符發(fā)生器ROM5存儲包括字母數(shù)字字符、字母表、片假名、平假名、漢字和符號的字根圖形數(shù)據(jù)。字符碼被指定給這些字符。被字符碼規(guī)定的一個字符的每個字根有5點(按本發(fā)明的這一實施例為5位)，字符發(fā)生器ROM5可通過總共8個讀操作讀取。換句話說，字符發(fā)生器ROM5使字符碼從顯示RAM中讀出相應于地址的高階8信位，并允許行地址計數(shù)器30的輸出被讀取，從而讀出低階3位。形成地址的高階8位的字符碼被作為用來規(guī)定字符的信號，而行地址計數(shù)器30的3位輸出被作為用來規(guī)定被字符碼逐行地指定的字符字根的垂直8行的信號。
從字符發(fā)生器ROM5讀出的字根圖形數(shù)據(jù)(象這種字根圖形的讀取也叫作產生字根圖形)在并/串轉換電路10中被轉換成串行數(shù)據(jù)，并通過后面將要說明的渦卷移位寄存器11被順序地供給線段移位寄存器12(按本發(fā)明的實施例等于60位)。在一個時間點上等于一行(一個掃描行或在液晶顯示屏3上的一公共電極)的數(shù)據(jù)被一起存儲在線段移位寄存器12中，線段鎖存電路13鎖存住進入線段液晶驅動器14中的有關的數(shù)據(jù)。線段液晶驅動器14形成線段驅動信號SEG1-SEG60，用來根據(jù)線段鎖存電路13的輸出數(shù)據(jù)控制每個顯示元素的選擇(亮)或非選擇(不亮)，所述顯示元素即液晶顯示屏上的每個象素，并且驅動液晶顯示屏3的線段電極。每行上的公共電極按分時方式被公共驅動信號COM1-COM32順序地驅動，公共驅動信號由公共移位寄存器19和公共液晶驅動器18產生。例如，公共驅動信號按COM1至COM21的順序形成。
用來接收CR振蕩電路25的輸出的時序發(fā)生器電路26產生液晶顯示控制裝置的內部時序。這樣產生的時序信號被用來產生顯示地址計數(shù)器8以及行地址計數(shù)器30的增加定時，公共移位寄存器19的移位定時，渦卷移位寄存器11和線段移位寄存器12的移位定時，以及線段鎖存電路13的鎖存定時。渦卷移位寄存器11和線段移位寄存器12的移位定時由點時鐘信號確定。相對于上述各種定時，公共電極被按順序驅動，并且線段電極的驅動定時由例如使公共液晶驅動器18和線段液晶驅動器14的操作定時與顯示地址計數(shù)器8和行地址計數(shù)器30的操作同步來確定，使得從字符發(fā)生器ROM5按順序讀出的數(shù)據(jù)可以在它們被顯示的各個位置顯示。
在圖1中，標號24代表一組指令寄存器，包括液晶顯示控制寄存器23，渦卷顯示行指定寄存器15，渦卷點數(shù)寄存器16等，這些都由CPU1通過CPU接口7設置。當在液晶顯示屏3上橫向地完成渦卷操作時，CPU1通過CPU接口7把渦卷信息寫入渦卷顯示行指定寄存器15，用來指定要被渦卷的顯示行，并寫入渦卷點量寄存器16，用來指定逐象素的渦卷量。在這種情況下，在顯示RAM4中的字符碼數(shù)據(jù)不需要重寫。在渦卷顯示行指定寄存器15以及渦卷點量寄器16中存儲的數(shù)據(jù)被送入渦卷控制電路17，它控制渦卷移位寄存器11。
圖2是用于渦卷的詳細電路圖。當由5×8點構成的字符字根的4行被垂直地顯示時，公共液晶驅動器18總共具有32個驅動電路，每個驅動電路顯示多達8行字符。公共液晶驅動器18向液晶顯示屏3的三個公共電極提供公共驅動信號COM1-COM32，還向從第一到第四字符行中相當32行的公共電極以分時方式提供選擇電壓電平。公共液晶驅動器18按順序輸出選擇電壓的次序由公共移位寄存器19控制。
公共移位寄存器19有32個串行存儲級，并且每當一行被驅動時，例如，具有預定邏輯值(例如1)的位數(shù)據(jù)就逐級地移位。在該位數(shù)據(jù)被移到最后一級后，時序發(fā)生器電路26就繼續(xù)地把位數(shù)據(jù)再次供給初始級，使得重復這種周期性操作。因為公共移位寄存器19按順序選擇第一至第四字符行，就可據(jù)此辯別顯示字符行中的哪一行被選定。因此，公共移位寄存器19按順序輸出顯示行信號φ1-φ4，如圖3所示進行顯示。例如第一行顯示信號φ1可以理解為是由從移位寄存器19的初級到第8級的各個存儲級的輸出由“或”運算得到的信號。渦卷控制電路17具有行一致檢查電路20，用來把從公共移位寄存器19輸出的4位顯示行信號φ1-φ4和渦卷顯示行指定寄存器15逐行設定的4位值進行比較，并且檢查邏輯值為1的情況。當比較結果一致時，從行一致檢查電路20輸出的渦卷行一致信號φ5在圖3所示的周期內被設置為高電平。例如，渦卷顯示行指定寄存器15的4位作為第一至第四顯示字符行的指定位并且在渦卷顯示行指定寄存器15中設置的四位中的每一位都以邏輯值1作為渦卷指示。行一致檢查電路20把指定寄存器15的位和相應行的顯示信號相“與”，并且通過把4位“與”信號進行“或”運算得到一個渦卷行一致信號φ5。
渦卷點量寄存器16存儲6位的數(shù)據(jù)(并不限于此)，每一位被輸入給門電路31。當渦卷行一致信號φ5為高電平時，門電路31使渦卷點量寄存器16的輸出為一渦卷點量指定信號SEL，并把此信號傳遞給渦卷移位寄存器11。當渦卷行一致信號φ5為低電平時，門電路31就把具有例如邏輯值為0的所有6位的信號SEL供給渦卷移位寄存器11。門電路31例如包括6個兩個輸入端的與門，用來逐位地接收渦卷點量寄存器16的輸出，并用來共同接收渦卷行一致信號φ5。因此，存儲在渦卷點量寄存器16中的渦卷點量指定數(shù)據(jù)作為渦卷點量指定信號SEL供給渦卷移位寄存器11，只有當在屏3上的顯示行與由寄存器15指定的渦卷行一致時才如此。
渦卷量移位寄存器11包括串聯(lián)連接的多級鎖存電路和多路復用器21。每個鎖存電路22存儲一個點的位數(shù)據(jù)并按順序地把從并/串轉換電路10輸出的串行數(shù)據(jù)傳遞給下一級，傳是與并/串轉換電路10的輸出，即點時鐘信號同步地進行的。收到并/串轉換電路10和每個鎖存電路22的輸出后，多路復用器21就根據(jù)門電路31的6位輸出的譯碼結果選擇這些輸出之一，并把所選擇的這一輸出供給線段移位寄存器12。當門電路31的輸出在此時為所有位都為邏輯0時，即當不進行渦卷時，多路復用器21就選擇并/串轉換電路10的輸出。當渦卷點量寄存器16的渦卷點量從門電路31輸出時，下一級的鎖存電路的輸出就被多路復用器21選擇，并被傳遞給線段移位寄存器，結果使由渦卷點量寄存器16指定的渦卷量增加，即門電路31的輸出值增加。
當在行一致檢查電路20中的比較結果一致時，從電路20輸出的渦卷行一致信號φ5只對于相應的期間被設置為高電平，并且多路復用器21按渦卷點量寄存器16所設置的渦卷象素數(shù)目的范圍選擇渦卷移位寄存器11的移位結果，并把字符圖形提供給線段寄存器12。當在某種情況下在顯示期間有5個象素被渦卷時，例如，多路復用器21就選擇渦卷移位寄存器11中5級的鎖存電路22中移位的字符圖形數(shù)據(jù)，并把此數(shù)據(jù)供給線段位移寄存器12。
如前所述，顯示RAM4具有存儲區(qū)域，其中可以存儲相當于最大20位4行的字符碼。對顯示RAM4中存儲的數(shù)據(jù)的讀取通過減少顯示地址計數(shù)器8進行，例如，從第20位存儲區(qū)域依次直到第一位。雖然線段移位寄存器12是60位結構，可對應于作為液晶顯示屏3的最大顯示位數(shù)的12位，但一個顯示行的圖形數(shù)據(jù)從線段移位寄存器12傳移到線段鎖存電路13的定時被如此設置，使得每當線段移位寄存器12完成相應于顯示RAM4的最大存儲位數(shù)的100次移位操作時，傳遞圖形數(shù)據(jù)。位移操作象在鎖存電路22的鎖存操作情況下那樣和點時鐘信號同步地完成。當相當于一個顯示行的圖形數(shù)據(jù)從渦卷移位寄存器11輸出成為由預定點數(shù)延時時，則能實現(xiàn)向圖2的左方移動這一點數(shù)的顯示。如果渦卷點量寄存器16的值在預定時間間隔，例如大于一幀的顯示期間按順序增加(即如果下級鎖存電路的輸出被按順序選擇)，就可實現(xiàn)向圖2左邊逐位地渦卷。相反，如果渦卷點量寄存器16的初始值按順序減少，則可實現(xiàn)向右的渦卷。
當由渦卷顯示行指定寄存器15指定的行與被顯示的行不一致的時，則不進行渦卷，并進行正常顯示，此時渦卷行一致信號保持為低電平。換句話說，字符圖形數(shù)據(jù)不通過渦卷移位寄存器11中的鎖存電路，而是并/串轉換電路10的輸出直接從多路復用器21提供給線段移位寄存器12。
渦卷顯示行指定寄存器15可以設置在顯示行內，并且當4行被顯示時，例如，則有一獨立的4位數(shù)據(jù)。因為每一顯示行的渦卷是單獨指定的，所以幾個行可被同時渦卷。而且，可通過改變渦卷點量寄存器16中的設定值來指定任何所需渦卷的象素數(shù)，因而通過按順序增加或減少設定值，實現(xiàn)從一邊到另一邊的渦卷。渦卷速度也可通過調節(jié)增加或減少設定值的時間間隔來改變。通過把渦卷顯示行指定寄存器15和渦卷點量寄存器16結合起來，可以有選擇地而且平滑地進行任意所需顯示行的從一邊到一邊的渦卷。
圖4(A)-4(C)表示渦卷獨立地在顯示內進行的情況。渦卷顯示行指定寄存器15的4位分別相應于液晶顯示屏3上的顯示行。如圖4(A)所示，即使渦卷點量由渦卷點量寄存器16指定，當渦卷顯示行指定寄存器15的內容全部為“0”時，也不進行渦卷。而當渦卷顯示行指定寄存器15的第二位為“1”時，如圖4(B)所示，根據(jù)渦卷點量寄存器16的設定值，只有相應于這一位的顯示行可以被渦卷。當兩位被置為“1”時，如圖4(C)所示，分別相當于這兩位的顯示行可以被同時渦卷。從圖4(A)-4(C)可明顯看出，這樣指定的顯示行處于這種狀態(tài)，即它與渦卷點量成正比地向左方移動。
圖5(A)-5(D)表示當渦卷量改變時顯示的例子，其中渦卷由渦卷點量寄存器16指定的象素單位是可能的。借助于周期地按順序增加渦卷點量寄存器16的設定值，指定的要被渦卷的顯示行可以在液晶顯示屏3上從一邊到一邊地被平滑渦卷。在圖5(A)-5(D)中，只有第二行(abcdefgh)被指定為被渦卷，而其它行不被指定。換句話說，只有圖5(B)，5(C)，5(D)中的第二行相對于圖5(A)被渦卷。
圖6是表明由CPU1進行的軟件控制程序流程圖，用來對一特定的顯示行連續(xù)地平滑地逐象素地渦卷8個象素。渦卷點量寄存器16被清除，以便把渦卷點量在渦卷開始之前減為“0”。進而，在渦卷顯示行指定寄存器15中設定要被渦卷的顯示行。通過在渦卷點量寄存器16中設置一個象素來起動渦卷，并且通過改變渦卷點量寄存器16中的渦卷點量設定值，使得逐漸增加數(shù)量，可以進行逐象素地向左平滑地渦卷。此外，通過改變渦卷點量寄存器16中的渦卷點量設定值，使其數(shù)量逐漸減少，也可以實現(xiàn)向右的連續(xù)且平滑的渦卷?？紤]到液晶的反應速度，為了進行平滑地渦卷，在渦卷點量寄存器16被增加或減少的定時內需要插入間隔時間(等待步SW)。在此時間間隔內，使液晶顯示控制裝置2重復顯示同一幀。通過調節(jié)間隔時間可使CPU1改變平滑渦卷的執(zhí)行時間。
CPU1和液晶顯示控制裝置2之間的數(shù)據(jù)的傳輸和接收通過液晶顯示控制裝置2中的CPU接口7進行。液晶顯示控制裝置2配備有三個接口信號，用于串行數(shù)據(jù)輸入端(以后簡稱為“SID”)供CPU1寫入數(shù)據(jù)，串行數(shù)據(jù)輸出端(以后簡稱為“SOD”)供CPU1讀出數(shù)據(jù)，以及串行轉換時鐘輸入端(以后簡稱為“SCLK”)，用來指示取回或讀出液晶顯示控制裝置2中的輸入數(shù)據(jù)。
圖7(A)-7(D)表示利用接口信號的寫的過程，圖8(A)-8(F)則表示讀的過程。被輸入(SID)的數(shù)據(jù)或被輸出(SOD)的數(shù)據(jù)和串行轉換時鐘(SCLK)同步地接口。首先，當轉換開始時CPU1從SID端輸入一起始字節(jié)。當連續(xù)輸入5位“1”時，CPU接口7就理解為起始字節(jié)被起動了。5位連續(xù)為“1”的數(shù)據(jù)行被定義為同步位串。當CPU接口7辯認出同步位串時，它就把同步位串后面的位認作為是一R/W位并把下一位作為RS位，并存儲輸入位的狀態(tài)。偶然地，需要“0”進入起始字節(jié)的最后一位。如果當后面的低階數(shù)據(jù)D0-D3全部為4位“1”時最后位為“1”，這些數(shù)據(jù)就可被識別為同步位串。因此，需要避免這些數(shù)據(jù)被這樣識別。R/W位是CPU1用來指令液晶顯示控制裝置2進行讀/寫操作的位，“0”和“1”分別代表讀和寫操作。此外，上述的RS位是用來選擇寄存器的位，意思是當它為“0”時選擇CPU地址計數(shù)器6或一組指令寄存器24，當其為“1”時則選擇顯示RAM4。指令寄存器組24包括上述的渦卷顯示行指定寄存器15、渦卷點量寄存器16和液晶顯示控制寄存器23。
R/W和RS位與操作方式之間的關系可總結如下。當R/W位＝0且RS位＝0時，進入把設定值寫入CPU地址計數(shù)器6和指令寄存器組24的操作方式。當R/W位＝0且RS位＝1時，進入向顯示RAM4寫入數(shù)據(jù)的操作方式。當R/W位＝1且RS位＝0時，進入從CPU地址計數(shù)器6讀出數(shù)值的操作方式。當R/W位＝1且RS位＝1時，進入從顯示RAM4讀出數(shù)據(jù)的操作方式。
當在起始字節(jié)內用R/W位指定寫時，則用跟隨起始字節(jié)的兩個字節(jié)(16位)寫入一行8位的數(shù)據(jù)行。換句話說，8位數(shù)據(jù)行被分成兩個高階和低階4位數(shù)據(jù)行。借助起始字節(jié)的下一字節(jié)(低階字節(jié))，輸入低階4位數(shù)據(jù)行和連續(xù)為“0”的4位并且借助于下一字節(jié)(高位字節(jié))輸入高4位數(shù)據(jù)行以及連續(xù)為“0”的4位。因而，除去同步位串之外，在SID上永遠不會連續(xù)地出現(xiàn)5位或更多位的“1”。
當用R/W位在起始字節(jié)中指定讀操作時，便用一個字節(jié)(8位)從SOD端讀出一個8位數(shù)據(jù)行，該字節(jié)跟隨起始字節(jié)之后。甚至在該數(shù)據(jù)行被從SOD端讀出的同時，來自SID的5位同步字串仍被監(jiān)測著。圖9(A)-9(B)表明把讀時序變?yōu)閷憰r序的過程。例如，在第一字節(jié)內，第一起始字節(jié)的R/W位被設為“1”而RS位被設為“0”時，CPU地址計數(shù)器6的內容就在第二字節(jié)內讀出。在用于讀的第二字節(jié)內，R/W位被設為“0”，同時RS位被設為“1”，并且在第三第四字節(jié)內把數(shù)據(jù)寫入顯示RAM4中。這樣，三個接口信號SCLK、SID和SOD被用來使從寫操作轉換為讀操作，并且反之亦然。當需要從液晶顯示控制裝置2讀數(shù)據(jù)時，SCLK和SID端可用作接口。
由于采用了這種接口程序，可以簡單地以與時鐘信號同步操作的方式實現(xiàn)數(shù)據(jù)傳輸。換句話說，不需要專門的使用時鐘或有特定波形的定時信號的數(shù)據(jù)傳輸規(guī)約。因此，按照本發(fā)明用來控制液晶顯示裝置2的CPU1便只需具有普通的串行接口或端口，這便便得可以利用任何一般的CPU，這樣便增加了CPU的通用性。
圖10是說明CPU接口7的內部情況的方塊圖。由SID提供的數(shù)據(jù)按順序由級連連接的鎖存電路(1)51-(8)58在SCLK的前沿取出。起始同步檢查電路59總是監(jiān)測著由鎖存電路4(54)-(8)58取出的數(shù)據(jù)的輸出，并且當輸出全部成為“1”時，便確認進入同步位串。在同步位串被檢測的時刻，起始同步檢查電路59就把鎖存電路2(52)和3(53)的輸出數(shù)據(jù)認為是RS和R/W位，并分別在RS鎖存電路61和R/W鎖存電路60中把這些輸出鎖住。
傳遞位計數(shù)器62產生鎖存定時，在此時刻低階數(shù)據(jù)鎖存電路63和高階數(shù)據(jù)鎖存電路64分別取出收到的數(shù)據(jù)行中的有效的低階和高階4位數(shù)據(jù)行。傳遞位計數(shù)器62按順序對此數(shù)據(jù)由SCLK計數(shù)。RS鎖存電路61，R/W鎖存電路60，低階數(shù)據(jù)鎖存電路63和高階數(shù)據(jù)鎖存電路64的輸出被供給液晶顯示控制裝置2的各自的方塊中，作為RS信號、R/W信號、DB0-DB7信號。
傳遞位計數(shù)器62借助于由起始同步檢查電路59檢查的同步位串被強制復位并起動。當在供電時傳遞條件未設定時，或當被CPU1和CPU接口7處理過的數(shù)據(jù)行中的位因為在傳遞操作期間在串行傳遞時鐘輸入端(SCLK)中引入的噪聲而彼此脫離時，可通過同步位串利用傳遞位計數(shù)器62把傳遞程序重置為正常條件。
借助于把從并/串轉換電路65的串行輸出數(shù)據(jù)送到CPU1，在由串行傳遞時鐘輸入端SCLK提供的時鐘信號的下降沿從SOD端讀取串行數(shù)據(jù)。由液晶顯示控制裝置2的每個方塊提供的數(shù)據(jù)，通過并/串轉換電路65中的DB0-DB7加載。這一加載定時由傳遞位計數(shù)器62逐字節(jié)地提供。在這種情況下，CPU1在SCLK的上升沿取回從SOD端輸出的串行數(shù)據(jù)。
在起始字節(jié)中的R/W位以及RS位不需要改變的情況下，可以連續(xù)地傳遞幾個字節(jié)數(shù)據(jù)。當在顯示RAM4中的幾個字節(jié)被集中地且連續(xù)地重寫時，在顯示RAM4中的數(shù)據(jù)可不用起始字節(jié)而被連續(xù)地重寫，如果在起始字節(jié)中的R/W位被設為“0”而RS位開始時被設為“1”的話。因為用來供給顯示RAM4中重寫地址的CPU地址計數(shù)器6在每寫一個字節(jié)時是自動地增加的，因而CPU1不需要按順序重置CPU地址計數(shù)器6。
當R/W位＝0，RS位＝0時，CPU地址計數(shù)器6或指定令寄存器組24按如上所述被選擇并且對其寫入數(shù)據(jù)。在這種情況下，CPU地址計數(shù)器6和指令寄存器組24內的一個寄存器可用下述方式選擇。
跟隨上述起始字節(jié)的兩個字節(jié)中的數(shù)據(jù)的特定位被用作選擇數(shù)據(jù)。用于選擇CPU地址計數(shù)器6和指令寄存器組24內的一個寄存器的選擇信號通過使用用于選擇的譯碼器對特定位譯碼形成。除去特定位的兩個字節(jié)的數(shù)據(jù)(其余位)被用作設定數(shù)據(jù)，因為在指令寄存器組24中的寄存器內要被設定的這種數(shù)據(jù)的位數(shù)可能不大于8位。出于這一理由，除去特定位的兩個字節(jié)的數(shù)據(jù)(其余位)可以被用作設定位。
當R/W＝0且RS＝1時，由于CPU地址計數(shù)器6生成了RAM地址，則這兩個字節(jié)的數(shù)據(jù)用來進行寫操作。
當R/W＝1時，CPU地址計數(shù)器6中的數(shù)據(jù)或RAM中的數(shù)據(jù)按照RS的值被讀出。
本發(fā)明的上述實施例具有下述效果;
(1)由于具有渦卷顯示行指定寄存器5和渦卷點量寄存器16用來選擇地進行在顯示行內從一邊到一邊的渦卷，以及行一致檢查電路20用來檢查是否一個正被顯示行是要被渦卷的行，以及渦卷移位寄存器11用來把被顯示的字符圖形按象素移位，因此可以使只有所要求的顯示行可以被選擇地按象素從一邊到一邊地渦卷。
(2)因而可以平滑地且有效地渦卷特定的顯示行。和逐個按字符圖形進行渦卷相比，顯示質量被大為改善。
(3)此外，在用來存儲字符碼的顯示RAM4中的數(shù)據(jù)當渦卷進行時不需重寫，這使得軟件處理簡化，因而減輕了CPU1的負載。
(4)當不同性質的信息在有限的顯示區(qū)域內被逐行地顯示時，例如在微型電話的小設備情況下，只有所需的顯示行可以連續(xù)地被渦卷，從而使其內容被顯示。這種在小的顯示設備中的顯示信息的性能或要被顯示的信息量可根據(jù)在各種未來的信息設施中尤其使用微型或移動的通信終端的需要而容易地擴充;例如，在天氣預報以及關于交通阻塞的信息被依次在一特定的顯示行上被顯示的情況下。
(5)借助于控制字節(jié)中的數(shù)據(jù)傳輸，使得和與串行傳遞時針同步的同步位串的檢查相同步地重置傳遞位計數(shù)器62，傳遞程序可以響應下一同步位串的檢查被重置，盡管相對于CPU1發(fā)生了數(shù)據(jù)位的移位。
(6)甚至在由CPU1通過輸出端SOD實行讀操作的同時，同步位串以及其后的R/W位根據(jù)收到的輸入端SID的輸出進行監(jiān)視，借助于使用三個接口信號SCLK、SID和SOD可以實現(xiàn)寫/讀轉換。
(7)接口程序的采用使相應于幾種操作方式的與SCLK同步的可能的數(shù)據(jù)傳輸成為簡單的時鐘信號。換句話說，不需要使用利用時鐘或特殊波形的定時信號的專門的數(shù)據(jù)傳輸規(guī)約。因此，按照本發(fā)明這一實施例，用來控制液晶顯示控制裝置2的CPU1要求具有普通的串行接口或端口。結果，可以在相當寬的范圍內廣泛地利用任何的CPU作為本液晶顯示控制裝置的主控器。
圖11表示使用液晶顯示控制裝置104的系統(tǒng)的結構，作為本發(fā)明的第二實施例。與圖1所示的功能相同的方塊給予相同的標號，并且此處將省略其詳細說明。參看圖1所述的實施例，在指令寄存器24內增加了渦卷顯示位指定寄存器111。通過CPU接口7在這種渦卷顯示位指定寄存器111中設定一個值。換句話說，關于要被渦卷的顯示位的位置數(shù)據(jù)被寫入渦卷顯示位指定寄存器111中。在由渦卷顯示行指定寄存器15指定的顯示行中，實行由渦卷點量寄存器16指定的象素相對于由渦卷顯示位指定寄存器111指定的顯示位的渦卷控制。由指令寄存器組24、渦卷控制電路115和渦卷移位寄存器11控制渦卷。
圖12是說明進行渦卷的詳細電路圖。第二實施例針對的是這種情況，例如，由6×8點構成的字符字根圖形的垂直4行和水平8位被顯示(并不限于此)。公共液晶驅動器18總共具有32個驅動電路，當顯示4位時，每次被顯示的字符行達到8行。而且，因為以6點間隔顯示8位，線段液晶驅動器14具有48個驅動電路。
在圖12中，象在圖2的實施例中的行一致檢查電路20把被驅動的行和在渦卷顯示行指定寄存器15中設定的4位數(shù)據(jù)進行比較，當比較結果一致時，在圖13所示的期間把渦卷行一致信號φ5設置為高電平。位一致檢查電路113把進行顯示操作的顯示位計數(shù)器112和在渦卷顯示位指定寄存器111中設定的8位數(shù)據(jù)進行比較，當比較的結果為一致時，在圖13所示的期間內把渦卷行一致信號φ6設置成高電平。顯示位計數(shù)器112按字符逐行地減小。在渦卷的行顯示期間，門電路31輸出由渦卷點量寄存器16指定的6位的渦卷點量。門電路114只在渦卷的行顯示期間內輸出6位的渦卷點量并把它提供給渦卷移位寄存器11。在渦卷行一致信號φ5或渦卷位一致信號φ6保持為低電平時，門電路31或門電路114通過屏蔽使全部6位渦卷點量指定信號SEL為邏輯值0，并把此信號供給渦卷移位寄存器11。因此，存儲在渦卷點量寄存器16中的渦卷點量指定數(shù)據(jù)只有在屏3上顯示的行和由寄存器15指定的渦卷行一致而不與由寄存器111指定的渦卷行一致時才供給渦卷移位寄存器11。
圖13為產生上述時序的一個例子。當?shù)谝恢恋谒男斜环謺r地驅動時，φ1至φ4分別被設為高電平。而φ5只在由渦卷顯示行指定寄存器15指定要被渦卷的顯示行被驅動的期間內被設為高電平。而且，φ6只有在由渦卷顯位指定寄存器111指定的要被渦卷的顯示位被驅動時才設為高電平。在渦卷期間內，渦卷點量指定信號SEL輸出存儲在渦卷點量寄存器16中的渦卷量并在任何其它期間內被設置為0。
圖14(A)、14(B)和圖15(A)、15(B)表示一個顯示位的渦卷部分的例子。在屏3上的第二行的渦卷由渦卷顯示行指定寄存器15指定，并且第二到第8位的渦卷由渦卷顯示位指定寄存器111指定。如圖14(A)、14(B)和15(A)、15(B)所示，渦卷點量依次增加，從而使屏3上的第二行的第二至第8位的7個字符被渦卷并按照由渦卷點量寄存器16指定的渦卷量顯示。
雖然渦卷顯示行指定寄存器15可以按顯示行被設定，渦卷不須由按顯示位設定渦卷顯示位指定寄存器111來限制。例如，1位結構的渦卷顯示位寄存器被構成，使得可以渦卷許多位，而不只是屏3的最左端的一位被指定。在這種情況下，當各位為1時，在屏3上不小于第二位的位被渦卷并被顯示，并且最左端的一位被永久顯示而不被渦卷。當有關的位是“0”時，所有的顯示位都可被渦卷和顯示。
圖16所示為使用作為本發(fā)明第三實施例的液晶顯示控制裝置102的系統(tǒng)結構，和圖1功能相同的方塊用相同的標號表示，并且將省略其細節(jié)描述。液晶顯示屏103用最多12位1行顯示5×8點的字根(不限于此)，并且有8個公共電極和60個線段電極。如同圖1的實施例中，CPU1向顯示RAM4內寫入要在液晶顯示屏103上顯示的字符的字符碼。這樣寫入的字符碼按順序從顯示RAM4中輸出，按照增加顯示地址計數(shù)器8的操作從第20位到第一位進行。被輸出的字符碼連同行地址計數(shù)器30的輸出一起形成字符發(fā)生器ROM5的地址數(shù)據(jù)，借此從字符發(fā)生器ROM5按5位輸出字根數(shù)據(jù)。5位字根數(shù)據(jù)由并/串轉換電路60轉換成串行數(shù)據(jù)，通過渦卷移位寄存器11和線段移位寄存器12送給線段液晶驅動器14。
為了實現(xiàn)按照本發(fā)明的本實施例的平滑的渦卷，代替圖1中的渦卷控制電路17和指令寄存器組24，提供一渦卷寄存器70，用來存儲渦卷控制數(shù)據(jù)，渦卷周期發(fā)生電路80，用來產生按點(象素)渦卷的渦卷周期，渦卷計數(shù)器90，用來計數(shù)渦卷量，渦卷結束檢查電路91，用來檢查渦卷結束。當進行平滑渦卷時CPU1只需為渦卷寄存器70選擇初始設定值，因此可以減輕加于CPU1上的負荷。CPU1通過CPU接口7完成渦卷寄存器70的初始設定。
圖17是本發(fā)明的這一實施例中的進行渦卷的方案的詳細方塊圖。渦卷周期產生電路80產生渦卷周期信號81，用來提供渦卷操作的時間間隔，即渦卷速度。在本發(fā)明的這一實施例中，渦卷周期信號81是一時鐘信號，它有一預定的周期，這是通過使多路復用器83選擇具有不同周期的計數(shù)電路或時鐘脈沖發(fā)生器82的輸出而完成的。渦卷周期信號81的周期可以相對于液晶的反應速度來確定，并且可被選擇的一組周期的范圍一般來說從幾十毫秒到幾百毫秒。上述的選擇通過把存儲在渦卷寄存器70中的渦卷速度數(shù)據(jù)(第一數(shù)據(jù))提供給多路復用器83完成。
渦卷計數(shù)器90在其時鐘輸入端IN接收渦卷周期信號81，對上升瞬變進行計數(shù)，并從其輸出端OUT把該計數(shù)值作為渦卷點量供給渦卷移位寄存器11。在圖1所示的情況下，渦卷移位寄存器11隨渦卷點量的增加選擇下一級鎖存電路22的輸出，并把這輸出供給線段移位寄存器12。在渦卷計數(shù)器90中，ID代表計數(shù)方向給定端，即給定增加或減少的指令。按照本發(fā)明的這一實施例，渦卷計數(shù)器90中的計數(shù)方向由存儲在渦卷寄存器70中的渦卷方向數(shù)據(jù)(第二數(shù)據(jù))72指定。
當所有計數(shù)位作為計數(shù)從渦卷計數(shù)器90被輸出時，渦卷計數(shù)器90的輸出值每當渦卷周期信號81變化一次就加1或減1。因此，渦卷周期信號81的每個周期渦卷一個點。當渦卷周期信號81的每個周期渦卷兩個點時，只需要在渦卷計數(shù)器90輸出的最小有效位上加一為“0”的空位，然后把所得結果供給多路復用器21。
Reset是渦卷計數(shù)器90的復位端。在渦卷計數(shù)器90的復位狀態(tài)下，其輸出不僅被初始化，使得所有位都為“0”。復位狀態(tài)還使渦卷點量減到“0”。在本發(fā)明的這一實施例中，總的渦卷量數(shù)據(jù)(第三數(shù)據(jù))被存儲在渦卷寄存器70中并被供給渦卷結束檢查電路91。渦卷結束檢查電路91檢查渦卷計數(shù)器90的輸出與總渦卷量數(shù)據(jù)73的一致性，并復位渦卷計數(shù)器90，從而結束一系列的渦卷操作。
下面給出第三實施例的說明，在這一功能的描述中，渦卷周期信號81的每個周期要渦卷一個點。當顯示行被渦卷時，CPU1工作，從而在渦卷寄存器70中設定渦卷數(shù)據(jù)，包括總渦卷量數(shù)據(jù)(點數(shù))73，渦卷方向數(shù)據(jù)72以及渦卷速度數(shù)據(jù)71。渦卷寄存器70進行增加或減少操作，從而在所選的渦卷周期信號81的每個周期使渦卷量逐點地推進，并把產生的計數(shù)值供給渦卷移位寄存器11。渦卷移位寄存器11每當計數(shù)值增加一次就選擇下級的鎖存電路的輸出，并且每當計數(shù)值減少一次就選擇前級的鎖存電路的輸出。在控制傳遞時滯量(滯后量)時，渦卷移位寄存器11使顯示行逐點地進行渦卷。當渦卷計數(shù)器90的輸出與總渦卷量一致時，渦卷計數(shù)器90在平滑渦卷結束的時刻被復位。利用這種方案，應當理解向右的渦卷可以用來使向左的渦卷顯示再移向向右的渦卷。在這種情況下，CPU1只需再設置指令，以便使向左渦卷的過程中使渦卷移位寄存器71的內容向右渦卷。
例如，當向左渦卷20點被沿水平方向進行時，CPU1只要對渦卷寄存器70寫入渦卷數(shù)據(jù)，包括總渦卷量數(shù)據(jù)73，渦卷方向數(shù)據(jù)72和渦卷速度數(shù)據(jù)71，如圖18(A)所示。根據(jù)寫入渦卷寄存器70的數(shù)據(jù)以及渦卷周期發(fā)生電路80的計數(shù)周期，渦卷計數(shù)器90按順序把渦卷量從“0”點增加到第20點，而通過渦卷移位寄存器11自動處理使渦卷從“0”點直到第20點。當渦卷結束檢查電路91檢查到渦計數(shù)器90已經計數(shù)到20點時，就使渦卷計數(shù)器90停止增加操作。直到增加的操作停止，CPU1不需進行任何顯示控制而僅僅保持等待(顯示等待)。另一方面，在參照圖1描述的實施例的情況下，CPU1必須向液晶顯示控制裝置發(fā)出顯示渦卷指令，從而使每渦卷一個點時重寫渦卷點量寄存器16并執(zhí)行該指令(見圖18(B))。因而，CPU1必須重復執(zhí)行這種指令總共20次，還必須控制間隔時間使指令發(fā)出或執(zhí)行的時間間隔均勻，以便實現(xiàn)平滑的渦卷顯示。
用本發(fā)明這一實施例中的液晶顯示控制裝置102，當渦卷指令一旦發(fā)出之后，渦卷操作就不依賴于CPU1而自動地可控，并可以省去渦卷執(zhí)行時間控制。因此，伴隨著平滑渦卷施加到CPU1上的負載比圖1所示的實施例可大大減輕。雖然，在圖1所示的實施例中，可采用的渦卷方式比本實施例中具有較大的自由度，因為前面的寄存器16中可以設置任何的渦卷點量。
本發(fā)明人已經參照實施例給出了本發(fā)明的詳細描述。不過，本發(fā)明并不限于這些實施例，不脫離本發(fā)明的范圍和構思還可以用各種方式作出的修改就不贅述了。
雖然說明了有代表性的情況，例如在圖17的實施例中，渦卷單一的顯示行，但本發(fā)明可用于從幾個顯示行之中選擇所需的行進行渦卷的情況。例如，圖17中的渦卷計數(shù)器90的輸出通過圖2的實施例中的門電路31供給多路復用器21，從而用圖2的行一致檢查電路同樣地控制門電路。在這種情況下，只需要向渦卷寄存器71提供一區(qū)域，提供用來存儲被提供到行一致檢查電路20的渦卷顯示行數(shù)據(jù)。
在本發(fā)明的上述實施例中，顯示地址計數(shù)器8被減少并且象素數(shù)據(jù)行從線段移位寄存器12的左邊與其同步地輸入。此外，當渦卷量逐漸增加時，渦卷向左進行，而渦卷量逐漸減少時，渦卷則向右進行。
與此相反，也可以設置成顯示地址計數(shù)器8被減少并且象素數(shù)據(jù)執(zhí)行從線段移位寄存器12的右邊與其同步地輸入，這樣當渦卷量逐漸增加時，向右進行渦卷，而當渦卷量逐漸減少時，向左進行渦卷。
而且，渦卷顯示行可被固定，或者否則可省略渦卷顯示行控制裝置。
形成字根的象素數(shù)量，液晶顯示屏的顯示尺寸，顯示RAM的存儲容量等可以適當?shù)馗淖儯皇苌鲜鰧嵤├南拗?。雖然在上述實施例中使用了渦卷移位寄存器11，以便根據(jù)象素數(shù)據(jù)來移動把象素數(shù)據(jù)行提供給驅動電路的時刻，也可以采用一個示例性的方案，把鎖存電路的并行輸出以若干級的間隔提供給多路復用器21。
此外，本發(fā)明可用于在顯示設備的特定窗口內進行顯示。
每個液晶顯示控制裝置2(圖1)、104(圖11)以及102(圖16)在一個半導體基片上制成，雖然并不限于此，可利用已知的半導體技術。關于顯示RAM(DDRAM)與/或字符發(fā)生器ROM(CGROM)，可制在任何其它的半導體基片上，并不受本發(fā)明上述實施例的限制。在這方面，可以實現(xiàn)試圖增加顯示量與/或顯示類型的種類。
在圖1的實施例中，提供了一種液晶顯示控制裝置(液晶顯示控制LSI)，它在一個半導體基片上制成，具有用來接收串行時鐘SCLK的外部時鐘端，用來用來接收串行數(shù)據(jù)SID的外部數(shù)據(jù)端，以及用來輸出串行數(shù)據(jù)SOD的外部數(shù)據(jù)端。此外，用來輸出線段信號SEG1-SEG60的外部端以及用來輸出公共信號COM1-COM32的外部端也被提供了。然而，這些外部端可同時用于其它信號。
雖然以液晶顯示技術為背景給出了由本發(fā)明人所作發(fā)明的申請的說明，然而本發(fā)明并不限于以前提出的實施例，而是可用于驅動控制熒光管顯示，等離子顯示以及其它任何類似的顯示設備。
通過本發(fā)明的有代表性的實施例可達到的效果如下由于采用了渦卷量控制裝置，用來根據(jù)象素數(shù)據(jù)將提供給用于驅動信號電極的象素數(shù)據(jù)行的定時改變一個預定的量，可以由逐漸增加或減少被渦卷的量實現(xiàn)象素的平滑渦卷。
由于采用了渦卷顯示行控制裝置，可以平滑地渦卷任何所需的顯示行。
由于采用了渦卷顯示位控制裝置，可以平滑地渦卷任何所需的顯示位。
借助于能夠指定移位量，象在存儲裝置中的渦卷點量以及渦卷顯示行，指定任意渦卷方式的自由度被大大地改善了。
當進行平滑渦卷時，存儲在用來存儲字符碼的顯示RAM中的數(shù)據(jù)不需重寫，借此減輕加于CPU的負載，因而減化了軟件處理。而且，加于CPU的負載比位變換式顯示控制更加減少，因為不需要一系列的重寫大容量存儲器，例如，位變換存儲器，因而可實現(xiàn)平滑的渦卷。
此外，由于采用渦卷量控制裝置，用來自動地且按順序地更新渦卷速率和渦卷點量，使得加于CPU的負載被大大減輕了。
由于采用了接口裝置，通過和用串行時鐘信號同步的同步位行同步地復位傳遞控制計數(shù)器，并且在接收串行輸入端的輸入時，即使在從串行數(shù)據(jù)輸出端的讀操作期間，也監(jiān)視同步位串及緊接其后的讀取控制數(shù)據(jù)，使得和CPU，例如數(shù)據(jù)處理器或微機，可以用時鐘信號簡單地實現(xiàn)接口，借此使得CPU例如數(shù)據(jù)處理器或微機的接口可用串行時鐘信號簡單地實現(xiàn)。因此，可以實現(xiàn)不限于利用CPU作為控制的顯示控制裝置。
權利要求
1.一種顯示控制裝置，用來控制在若干顯示元素上顯示具有多個象素的圖形的顯示裝置，顯示元素以具有預定位數(shù)的點陣形式安置在掃描和信號電極的交叉處，該顯示控制裝置包括一個第一驅動電路，用來分時地驅動掃描電極；一個第二驅動電路，用來驅動信號電極，同時在掃描電極的每一驅動轉換間隔保持象素數(shù)據(jù)行，一個能夠存儲代碼數(shù)據(jù)的顯示RAM，一個圖形數(shù)據(jù)存儲器，用來根據(jù)相應于從顯示RAM按順序讀出的代碼數(shù)據(jù)的顯示圖形輸出象素數(shù)據(jù)，一個象素數(shù)據(jù)行提供電路，用來接收從圖形數(shù)據(jù)存儲器中順序輸出的象素數(shù)據(jù)行，并根據(jù)象素數(shù)據(jù)把向第二驅動電路提供象素數(shù)據(jù)行的定時改變一預定量，以及渦卷量控制裝置，用來可變地控制象素數(shù)據(jù)行提供電路的輸出定時改變量。
2.如權利要求1所述的顯示控制裝置，還包括渦卷顯示行控制電路，用來可變地控制其輸出定時要由象素數(shù)據(jù)行提供電路改變的象素數(shù)據(jù)行的顯示行。
3.如權利要求1所述的顯示控制裝置，還包括渦卷顯示位控制裝置，用來可變地控制其輸出定時要由象素數(shù)據(jù)行提供電路改變的象素數(shù)據(jù)行的位的位置。
4.如權利要求1所述的顯示控制裝置，其中象素數(shù)據(jù)行提供電路具有一個移位電路，用來串行地保持順序從圖形數(shù)據(jù)存儲器按象素順序地輸出的象素數(shù)據(jù)行，以及一個選擇電路，用來在移位電路的每一存儲級選擇輸入和輸出節(jié)點之一，使所選的節(jié)點成為其輸出。
5.如權利要求4所述的顯示控制裝置，其中渦卷量控制裝置包括第一存儲裝置，用來可重寫地存儲渦卷量，渦卷量用來在數(shù)據(jù)行提供電路中指定輸出定時改變量。
6.如權利要求5所述的顯示控制裝置，其中渦卷量控制裝置包括第二存儲裝置，用來可重寫地存儲要被渦卷的渦卷行，一個行檢查電路，用來檢查當前顯示行是否和由第二存儲裝置指定的渦卷行相一致，以及一個門電路，用來當行檢查電路檢查到上述的一致時，使保持在第一存儲裝置內的渦卷量供給所述選擇電路。
7.如權利要求3所述的顯示控制裝置，其中渦卷行控制裝置包括第三存儲裝置，用來可重寫地存儲渦卷行上要被渦卷的渦卷位，以信一個位檢查電路，用來檢查當前顯示位是否和由第三存儲裝置指定的渦卷位相一致。
8.如權利要求1所述的顯示控制裝置，其中渦卷量控制裝置包括一個用來產生渦卷周期信號從而調節(jié)渦卷速度的電路，以及一個渦卷計數(shù)器，用來和渦卷周期信號波動同步地更新用于指定數(shù)據(jù)行提供電路的輸出定時改變量的渦卷量。
9.如權利要求8所述的顯示控制裝置，其中渦卷量控制裝置包括第四存儲裝置，用于可重寫地存儲第一控制數(shù)據(jù)，用來對所述電路指定渦卷周期信號的周期，從而產生渦卷周期信號，第二控制數(shù)據(jù)，用來對渦卷計數(shù)器指定計數(shù)方向，以及第二控制數(shù)據(jù)，用來指示全部渦卷量;以及渦卷結束檢查電路，用來復位渦卷計數(shù)器，以便檢查渦卷計數(shù)器的輸出已經達第四存儲裝置中存儲的第三控制數(shù)據(jù)。
10.如權利要求5所述的顯示控制裝置，進一步包括接口裝置，用來使第一存儲裝置和外部相接口，所述接口裝置包括一個與第一存儲裝置的輸入相連的內部總線，一個串行時鐘輸入端，一個串行數(shù)據(jù)輸入端，一個串行存儲電路，它連接于所述串行數(shù)據(jù)輸入端，并具有幾個鎖存電路，一個并行數(shù)據(jù)鎖存電路，其并行輸入端與包含在串行存儲電路中的預定級的各個鎖存電路的輸出節(jié)點相連，其并行輸出端與內部總線相連，一個同步位串檢查電路，具有一個與并行數(shù)據(jù)鎖存電路輸入端相連的輸入端，和一個與多個鎖存電路中其它鎖存電路輸出的輸出端相連的輸入端，并且當其輸入為預定的邏輯值時，輸出一個第一信號，一個讀取控制數(shù)據(jù)鎖存電路，用來通過所述第一信號取出在其輸出不與所述邏輯電路相連的鎖存電路中存儲的數(shù)據(jù)，以及一個傳遞控制計數(shù)器，其計數(shù)操作由第一信號復位，并用來控制并行數(shù)據(jù)鎖存電路的鎖存定時。
11.如權利要求10所述的顯示控制裝置，其中接口電路包括一個串行數(shù)據(jù)輸出端，以及一個并/串轉換電路，其輸入與內部總線并聯(lián)，其輸出連接于串行數(shù)據(jù)輸出端，串行輸出與時鐘信號同步，并且其中傳遞控制計數(shù)器還根據(jù)其計數(shù)產生一個用來控制并/串轉換電路的輸出起始定時的控制信號。
12.一種顯示控制電路，用來使顯示裝置顯示與從中央處理單元接收到的數(shù)據(jù)相應的圖形，包括一個存儲器，用來保持來自中央處理單元的數(shù)據(jù)，一個地址電路，用來指定存儲器的地址，第一轉換裝置，用來把從中央處理單元接收到的串行數(shù)據(jù)轉換成并行數(shù)據(jù)，以及寫裝置，用來把第一轉換裝置接收到的數(shù)據(jù)寫入由地址電路指定的存儲器的地址中。
13.如權利要求12所述的顯示控制裝置，其中第一轉換裝置包括用來把串行數(shù)據(jù)和外部時鐘信號同步地轉換成并行數(shù)據(jù)的裝置。
14.如權利要求13所述的顯示控制裝置，還包括第二轉換裝置，用來把保持在存儲器中的并行數(shù)據(jù)和時鐘信號同步地轉換成串行數(shù)據(jù)。
15.如權利要求14所述的顯示控制裝置，其中第一轉換裝置，第二轉換裝置，地址電路，存儲器以及寫裝置被制造在一個半導體基片上。
16.如權利要求15所述的顯示控制裝置，還包括用來輸出串行數(shù)據(jù)的第一外部端子，用來接收串行數(shù)據(jù)的第二外部端子，以及用來接收時鐘信號的第三外部端子。
17.如權利要求16所述的顯示控制裝置，還包括用來對所述存儲器讀取的讀取裝置，以及圖形形成裝置，用來把由讀取裝置從存儲器中讀出的數(shù)據(jù)轉換成在顯示裝置上要被顯示的圖形。
全文摘要
CPU把相應于液晶顯示部分的顯示字符碼寫入顯示RAM中，從而使任何需要的字符從字符發(fā)生器ROM中讀出并被顯示，提供有渦卷顯示行指定寄存器，用來指定要被渦卷的顯示行，以及渦卷點量寄存器，用來按象素指定渦卷量。渦卷寄存器對線段移位寄存器提供字符數(shù)據(jù)，該字符數(shù)據(jù)相對于指定的顯示行上的字符數(shù)據(jù)被延遲指定的點數(shù)，并且使顯示行被顯示。
文檔編號G09G5/34GK1113019SQ9411936
公開日1995年12月6日 申請日期1994年12月5日 優(yōu)先權日1993年12月7日
發(fā)明者橫田善和, 坂卷五郎, 谷邦彥 申請人:株式會社日立制作所