本發(fā)明涉及顯示領(lǐng)域，特別涉及一種移位寄存器單元及其驅(qū)動方法、陣列基板和顯示裝置。

背景技術(shù)：

陣列基板行驅(qū)動(gatedriveronarray，goa)技術(shù)相較于傳統(tǒng)工藝而言，不僅能省去承載柵極驅(qū)動器的電路板、能實現(xiàn)顯示面板兩邊對稱的設(shè)計，還能省去顯示面板邊緣上芯片綁定區(qū)域和例如扇出區(qū)的布線區(qū)域，有利于窄邊框設(shè)計的實現(xiàn)。同時，由于goa技術(shù)可以省去行方向上的芯片綁定工藝，對整體的產(chǎn)能、良率提升也有很大的幫助。

在有機發(fā)光二極管(organiclight-emittingdiode，oled)顯示裝置中，具備閾值電壓補償功能的像素電路需要柵極驅(qū)動器提供至少兩個行掃描信號，并且這至少兩個行掃描信號的電平邊沿還需要彼此錯開以避免時序錯誤。而為了滿足這樣的應(yīng)用需求，一般需要至少四條時鐘信號線來提供若干個彼此錯開的電平邊沿，以將這些電平邊沿分別作為各個行掃描信號開始輸出和停止輸出的觸發(fā)。但是，過多的時鐘信號線不僅造成各方面電路結(jié)構(gòu)的復(fù)雜化，還占據(jù)了大量的邊框區(qū)域，非常不利于電路結(jié)構(gòu)的簡化和顯示邊框的窄化。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種移位寄存器單元及其驅(qū)動方法、陣列基板和顯示裝置，可以在滿足應(yīng)用需求的情況下減少柵極驅(qū)動器所使用的時鐘信號線的數(shù)量。

第一方面，本發(fā)明提供了一種移位寄存器單元，所述移位寄存器單元具有第一掃描輸入端、第二掃描輸入端、第一掃描輸出端和第二掃描輸出端；所述移位寄存器單元包括：

分別連接所述第一掃描輸入端和所述第一掃描輸出端的移位寄存模塊，用于在所述第一掃描輸出端處輸出相較于所述第一掃描輸入端處的信號滯后的信號；

分別連接所述第二掃描輸入端和所述第二掃描輸出端的輸出模塊，用于在所述第二掃描輸入端處和第一時鐘信號均為第一電平時將所述第二掃描輸出端處置為第一電平；

分別連接所述第一掃描輸出端和所述第二掃描輸出端的第一復(fù)位模塊，用于在第二時鐘信號和所述第一掃描輸出端處均為第一電平的時段內(nèi)將第一節(jié)點處置為第一電平，并在所述第一節(jié)點為第一電平且第二時鐘信號為第二電平時將所述第二掃描輸出端處置為第二電平；

其中，所述第一時鐘信號和第二時鐘信號均為時鐘周期內(nèi)第二電平的持續(xù)時長大于第一電平的持續(xù)時長的時鐘信號，所述第一時鐘信號為第一電平的時段內(nèi)所述第二時鐘信號為第二電平，所述第一時鐘信號由第一電平轉(zhuǎn)為第二電平的時刻與第二時鐘信號由第二電平轉(zhuǎn)為第一電平的時刻相互錯開。

在一種可能的實現(xiàn)方式中，所述移位寄存器單元還包括：

分別連接所述第二掃描輸入端和所述第一掃描輸出端的第二復(fù)位模塊，用于在所述第二掃描輸入端為第一電平時將所述第一掃描輸出端處置為第二電平。

在一種可能的實現(xiàn)方式中，所述第二復(fù)位模塊包括第一晶體管；

所述第一晶體管的柵極連接所述第二掃描輸入端，源極和漏極中的一個連接提供第二電平的電壓線，另一個連接所述第一掃描輸出端。

在一種可能的實現(xiàn)方式中，所述移位寄存模塊包括：

分別連接所述第一掃描輸入端和第二節(jié)點的輸入子模塊，用于在所述第一時鐘信號為第一電平時將所述第二節(jié)點處置為與所述第一掃描輸入端處相同的電平；

分別連接所述第二節(jié)點和所述第一掃描輸出端的輸出子模塊，用于在所述第二節(jié)點處為第一電平時將所述第一掃描輸出端處置為與第二時鐘信號相同的電平。

在一種可能的實現(xiàn)方式中，所述輸入子模塊包括第二晶體管，所述輸出子模塊包括第三晶體管和第一電容；其中，

所述第二晶體管的柵極連接所述第一時鐘信號，源極和漏極中的一個連接所述第二節(jié)點，另一個連接所述第一掃描輸入端；

所述第三晶體管的柵極連接所述第二節(jié)點，源極和漏極中的一個連接所述第一掃描輸出端，另一個連接所述第二時鐘信號；

所述第一電容的第一端連接所述第二節(jié)點，第二端連接所述第一掃描輸出端。

在一種可能的實現(xiàn)方式中，所述輸出模塊包括第四晶體管、第五晶體管、第六晶體管、第七晶體管和第二電容；其中，

所述第四晶體管的柵極連接所述第一時鐘信號，源極和漏極中的一個連接第三節(jié)點，另一個連接所述第二掃描輸入端；

所述第五晶體管的柵極連接所述第三節(jié)點，源極和漏極中的一個連接第四節(jié)點，另一個連接提供第一電平的電壓線；

所述第六晶體管的柵極連接所述第四節(jié)點，源極和漏極中的一個連接第五節(jié)點，另一個連接所述第四節(jié)點；

所述第七晶體管的柵極連接所述第五節(jié)點，源極和漏極中的一個連接所述第二掃描輸出端，另一個連接提供第一電平的電壓線；

所述第二電容的第一端連接所述第四節(jié)點，第二端連接所述第一時鐘信號。

在一種可能的實現(xiàn)方式中，所述第一復(fù)位模塊包括第八晶體管、第九晶體管、第十晶體管、第十一晶體管和第十二晶體管；其中，

所述第八晶體管的柵極連接所述第二時鐘信號，源極和漏極中的一個連接第一節(jié)點，另一個連接所述第二節(jié)點；

所述第九晶體管的柵極連接所述第一掃描輸出端，源極和漏極中的一個連接所述第一節(jié)點，另一個連接提供第一電平的電壓線；

所述第十晶體管的柵極連接所述第一節(jié)點，源極和漏極中的一個連接所述第二時鐘信號，另一個連接所述第二掃描輸出端；

所述第十一晶體管的柵極連接所述第一掃描輸出端，源極和漏極中的一個連接提供第二電平的電壓線，另一個連接所述第三節(jié)點；

所述第十二晶體管的柵極連接所述第一節(jié)點，源極和漏極中的一個連接提供第二電平的電壓線，另一個連接所述第五節(jié)點。

在一種可能的實現(xiàn)方式中，所述移位寄存器單元還包括第十三晶體管，

所述第十三晶體管的柵極連接所述第二掃描輸入端，源極和漏極中的一個連接提供第二電平的電壓線，另一個連接所述第一節(jié)點。

在一種可能的實現(xiàn)方式中，所述移位寄存器單元還具有復(fù)位端，所述移位寄存器單元還包括第十四晶體管，

所述第十四晶體管的柵極連接所述復(fù)位端，源極和漏極中的一個連接提供第二電平的電壓線，另一個連接所述第二掃描輸出端。

第二方面，本發(fā)明還提供了一種上述任意一種的移位寄存器單元的驅(qū)動方法，所述驅(qū)動方法包括：

在所述移位寄存器單元的第一掃描輸入端處施加第一掃描信號，在所述移位寄存器單元的第二掃描輸入端處施加第二掃描信號；

其中，所述移位寄存模塊在所述第一掃描輸出端處輸出的相較于所述第一掃描信號滯后的信號與所述第二時鐘信號之間具有同為第一電平的時段；所述第二掃描信號在期望所述第二掃描輸出端處由第二電平轉(zhuǎn)為第一電平的過程中為第一電平。

第三方面，本發(fā)明還提供了一種陣列基板，所述陣列基板包括至少一個掃描驅(qū)動電路，每個所述掃描驅(qū)動電路各自包括多級上述任意一種的移位寄存器單元；每個所述掃描驅(qū)動電路中，除第一級以外的每一級移位寄存器單元的所述第一掃描輸入端連接上一級移位寄存器單元的第一掃描輸出端，除第一級以外的每一級移位寄存器單元的所述第二掃描輸入端連接上一級移位寄存器單元的第二掃描輸出端。

在一種可能的實現(xiàn)方式中，所述移位寄存器單元還具有復(fù)位端，所述移位寄存器單元還包括第十四晶體管，所述第十四晶體管的柵極連接所述復(fù)位端，源極和漏極中的一個連接提供第二電平的電壓線，另一個連接所述第二掃描輸出端；每個所述掃描驅(qū)動電路中，除倒數(shù)第一級和倒數(shù)第二級的移位寄存器單元以外，第n級移位寄存器單元的復(fù)位端連接第n+2級移位寄存器單元的第一掃描輸出端；所述n為大于0的整數(shù)。

第四方面，本發(fā)明還提供了一種顯示裝置，所述顯示裝置包括上述任意一種的陣列基板。

由上述技術(shù)方案可知，基于移位寄存器單元所具有的結(jié)構(gòu)，其能夠僅需要兩個時鐘信號就能實現(xiàn)電平邊沿相互錯開的兩個掃描信號的輸出，因而克服了oled顯示裝置的應(yīng)用場景下柵極驅(qū)動器所使用的時鐘信號線的數(shù)量難以減少的困難，有助于簡化陣列基板上的電路結(jié)構(gòu)，實現(xiàn)顯示裝置的邊框的窄化。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，這些附圖的合理變型也都涵蓋在本發(fā)明的保護范圍中。

圖1是本發(fā)明一個實施例提供的移位寄存器單元的結(jié)構(gòu)框圖；

圖2是本發(fā)明一個實施例提供的移位寄存器單元的電路時序圖；

圖3是本發(fā)明一個實施例提供的移位寄存器單元能夠提供的驅(qū)動信號的信號波形示意圖；

圖4是一個對比示例中oled像素電路的驅(qū)動信號的示意圖；

圖5是本發(fā)明又一實施例提供的移位寄存器單元的電路結(jié)構(gòu)圖；

圖6是本發(fā)明又一實施例提供的移位寄存器單元的電路時序圖；

圖7是本發(fā)明一個實施例提供的陣列基板上的掃描驅(qū)動電路的結(jié)構(gòu)框圖；

圖8是本發(fā)明一個實施例提供的顯示裝置的結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進一步地詳細描述。顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例?；谒枋龅谋景l(fā)明的實施例，本領(lǐng)域普通技術(shù)人員在無需創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。除非另外定義，本發(fā)明使用的技術(shù)術(shù)語或者科學(xué)術(shù)語應(yīng)當(dāng)為本發(fā)明所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本發(fā)明中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分?！鞍ā被蛘哳愃频脑~語意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。“連接”或者“相連”等類似的詞語并非限定于物理的或者機械的連接，而是可以包括電性的連接，且該連接可以是直接的或間接的。

圖1是本發(fā)明一個實施例提供的移位寄存器單元的結(jié)構(gòu)框圖。參見圖1，該移位寄存器單元具有第一掃描輸入端sn-1、第二掃描輸入端en-1、第一掃描輸出端sn和第二掃描輸出端en，并包括移位寄存模塊11、輸出模塊12和第一復(fù)位模塊13，其中：

移位寄存模塊11分別連接所述第一掃描輸入端sn-1和所述第一掃描輸出端sn的，用于在所述第一掃描輸出端sn處輸出相較于所述第一掃描輸入端sn-1處的信號滯后的信號。

輸出模塊12分別連接所述第二掃描輸入端en-1和所述第二掃描輸出端en，用于在所述第二掃描輸入端en-1處和第一時鐘信號ck均為第一電平時將所述第二掃描輸出端en處置為第一電平；

第一復(fù)位模塊13分別連接所述第一掃描輸出端sn和所述第二掃描輸出端en，用于在第二時鐘信號xck和所述第一掃描輸出端sn處均為第一電平的時段內(nèi)將未在圖1中示出的第一節(jié)點處置為第一電平，并在第一節(jié)點為第一電平且第二時鐘信號xck為第二電平時將第二掃描輸出端en處置為第二電平。

關(guān)于上述時鐘信號，所述第一時鐘信號ck和第二時鐘信號xck均為時鐘周期內(nèi)第二電平的持續(xù)時長大于第一電平的持續(xù)時長的時鐘信號，所述第一時鐘信號ck為第一電平的時段內(nèi)所述第二時鐘信號xck為第二電平，所述第一時鐘信號ck由第一電平轉(zhuǎn)為第二電平的時刻與第二時鐘信號xck由第二電平轉(zhuǎn)為第一電平的時刻相互錯開。

需要說明的是，本文中的第一電平與第二電平分別指的是兩個不同的預(yù)先配置的電壓范圍(均以公共端電壓為基準(zhǔn))。為敘述方便，下面主要以第一電平為所在數(shù)字電路中的低電平，第二電平為所在數(shù)字電路中的高電平作為示例。

圖2是本發(fā)明一個實施例提供的移位寄存器單元的電路時序圖。具體地，圖2是圖1所示的移位寄存器單元的驅(qū)動方法的一種示例性的實現(xiàn)方式。上述移位寄存器單元的驅(qū)動方法包括：

在所述移位寄存器單元的第一掃描輸入端sn-1處施加第一掃描信號，在所述移位寄存器單元的第二掃描輸入端en-1處施加第二掃描信號。

其中，所述移位寄存模塊在所述第一掃描輸出端sn處輸出的相較于所述第一掃描信號滯后的信號與所述第二時鐘信號xck之間具有同為第一電平的時段；所述第二掃描信號在期望所述第二掃描輸出端en處由第二電平轉(zhuǎn)為第一電平的過程中為第一電平。

參見圖1和圖2，圖1所示的移位寄存器單元具有兩個信號輸入端和兩個信號輸出端，即該移位寄存器單元的基本功能為通過第一掃描輸入端sn-1和第二掃描輸入端en-1接收來自外部的信號，并通過第一掃描輸出端sn和第二掃描輸出端en輸出相應(yīng)的信號。因此，上述移位寄存器單元所具有的結(jié)構(gòu)需要與上述驅(qū)動方法的過程相互配合才能實現(xiàn)所期望的功能。

如圖2所示，上述第一時鐘信號ck與第二時鐘信號xck均為時鐘周期內(nèi)高電平的持續(xù)時長大于低電平的持續(xù)時長的時鐘信號，即均為占空比大于50％的時鐘信號；而且，第一時鐘信號ck為低電平的時段內(nèi)第二時鐘信號xck均為高電平，第二時鐘信號xck為低電平的時段內(nèi)第一時鐘信號ck均為高電平，第一時鐘信號ck由低電平轉(zhuǎn)為高電平的時刻與第二時鐘信號xck由高電平轉(zhuǎn)為低電平的時刻相互錯開。

如圖2所示，上述移位寄存模塊11能夠在第一掃描輸入端sn-1的信號輸入下在第一掃描輸出端sn處輸出相對滯后的信號，能實現(xiàn)這一功能的電路可以例如參照相關(guān)技術(shù)中任一種goa單元電路實現(xiàn)?？梢钥闯?，圖2中第一掃描輸出端sn處由高電平轉(zhuǎn)為低電平的變化應(yīng)當(dāng)是由第二時鐘信號xck在第一時刻t1的下降沿直接或間接觸發(fā)的，第一掃描輸出端sn處由低電平轉(zhuǎn)為高電平的變化應(yīng)當(dāng)是由第二時鐘信號xck在第二時刻t2的上升沿直接或間接觸發(fā)的。而上述驅(qū)動方法中，在第一掃描輸入端sn-1處施加了適應(yīng)于移位寄存模塊11的具體結(jié)構(gòu)、能使其在第一掃描輸出端sn處所輸出的信號與第二時鐘信號xck之間具有同為低電平的時段，如圖2所示的從第一時刻t1至第二時刻t2的時段。

在這一時段內(nèi)，上述第一復(fù)位模塊13在第一掃描輸出端sn處的低電平和第二時鐘信號xck的低電平的共同作用下將第一節(jié)點處置為低電平，在例如寄生電容的電荷保持作用下第一節(jié)點處可以在第二時刻t2附近仍保持為低電平，繼而從第二時刻t2開始，第一復(fù)位模塊13在第一節(jié)點處的低電平和第二時鐘信號xck的高電平的共同作用下將第二掃描輸出端en處置為高電平，即實現(xiàn)了第二掃描輸出端en處由低電平轉(zhuǎn)為高電平的變化過程。

此后，由于上述驅(qū)動方法中在第二掃描輸入端en-1處施加的第二掃描信號在第三時刻t3由高電平轉(zhuǎn)為了低電平，使得在期望第二掃描輸出端en處由高電平轉(zhuǎn)為低電平的過程(第四時刻t4附近)中第二掃描輸入端en-1處為低電平，從而使得輸出模塊12在第二掃描輸入端en-1處和第一時鐘信號ck均為低電平的第四時刻t4將第二掃描輸出端en處置為低電平。

依照圖2所示的電路時序可以推知的是，如果采用一個與上述移位寄存器單元具有相同構(gòu)造的電路單元，使該電路單元第一掃描輸入端連接上述移位寄存器單元的第一掃描輸出端sn，使該電路單元的第二掃描輸入端連接上述移位寄存器單元的第二掃描輸出端en，并使上述第一時鐘信號ck作為該電路單元的第二時鐘信號、使上述第二時鐘信號xck作為該電路單元的第一時鐘信號，那么可以預(yù)計該電路單元在其第一掃描輸出端sn+1處輸出的信號波形將如圖3中所示的那樣，處于低電平的時段與第二時刻t2和第三時刻t3之間第一時鐘信號ck為低電平的時段重合。從而，圖3所示出的該電路單元的第一掃描輸出端sn+1處輸出的信號和上述移位寄存器單元在第二掃描輸出端en處輸出的信號可以作為一組驅(qū)動信號提供給同一像素行上的oled像素電路。

圖4是一個對比示例中oled像素電路的驅(qū)動信號的示意圖。參見圖4，第一驅(qū)動信號emission_n主要用于控制oled像素電路是否向oled器件輸出發(fā)光電流，第二驅(qū)動信號gate_n主要用于控制oled像素電路是否將數(shù)據(jù)線上的電壓寫入到內(nèi)部。由此，可以在每一顯示幀中設(shè)置第一驅(qū)動信號emission_n在一小段時間內(nèi)為高電平，以暫停向oled器件輸出發(fā)光電流，并在設(shè)置第二驅(qū)動信號gate_n在該段時間內(nèi)存在一小段時間的低電平，以將數(shù)據(jù)線上的電壓寫入到內(nèi)部。在如圖4所示的對比示例中，雖然理論上第一驅(qū)動信號emission_n的上升沿與第二驅(qū)動信號gate_n的下降沿是同一時刻，但由于信號延遲等因素的影響兩者實際上會存在不確定的先后順序，這會使得oled像素電路的工作時序容易發(fā)生錯誤，導(dǎo)致oled顯示裝置的工作異常。

在圖3中可以看出，在將上述移位寄存器單元在第二掃描輸出端en處輸出的信號作為上述第一驅(qū)動信號，將上述電路單元的第一掃描輸出端sn+1處輸出的信號作為上述第二驅(qū)動信號時，在電路結(jié)構(gòu)和時鐘信號的綜合作用下，第一驅(qū)動信號的上升沿可以與第二驅(qū)動信號的下降沿之間具有確定的先后順序，因而能夠克服上述oled像素電路的工作時序容易發(fā)生錯誤的問題。而且能夠看出的是，如圖3所示的驅(qū)動信號可以在僅使用兩個時鐘信號的移位寄存器單元的基礎(chǔ)上得以實現(xiàn)，因而相比于需要使用四個乃至更多時鐘信號的電路而言能夠減少時鐘信號線的使用數(shù)量，進而簡化陣列基板上的電路結(jié)構(gòu)，實現(xiàn)顯示裝置的邊框的窄化。

需要說明的是，上述移位寄存模塊11、輸出模塊12和第一復(fù)位模塊13的功能可以由例如開關(guān)元件所組成的電路實現(xiàn)，其中的開關(guān)元件在可實現(xiàn)的范圍內(nèi)可以例如是任意類型晶體管、憶阻器件、霍爾元件等等。而且，上述移位寄存器單元可以在進一步的應(yīng)用需求下還包括其他相應(yīng)的電路結(jié)構(gòu)，并可以不僅限于上文所示出的實現(xiàn)形式。

圖5是本發(fā)明又一實施例提供的移位寄存器單元的電路結(jié)構(gòu)圖。參見圖5，該移位寄存器單元具有第一掃描輸入端sn-1、第二掃描輸入端en-1、第一掃描輸出端sn、第二掃描輸出端en和復(fù)位端sn+2，并且該移位寄存器單元包括移位寄存模塊11、輸出模塊12、第一復(fù)位模塊13、第二復(fù)位模塊14，以及第十三晶體管m13和第十四晶體管m14。相較于圖1所示的結(jié)構(gòu)，圖5所示的移位寄存器單元增加了第二復(fù)位模塊14、第十三晶體管m13和第十四晶體管m14。

在模塊關(guān)系上，第二復(fù)位模塊14分別連接第二掃描輸入端en-1和第一掃描輸出端sn，主要用于在第二掃描輸入端en-1為第一電平時將第一掃描輸出端sn處置為第二電平。在圖5中，第二復(fù)位模塊14包括第一晶體管m1，第一晶體管m1的柵極連接第二掃描輸入端en-1，源極和漏極中的一個連接提供作為第二電平的高電平的電壓線vgh，另一個連接第一掃描輸出端sn。需要說明的是，根據(jù)晶體管具體類型的不同，可以分別設(shè)置晶體管的源極和漏極所具有的連接關(guān)系，以與流過晶體管的電流的方向相匹配；在晶體管具有源極與漏極對稱的結(jié)構(gòu)時，源極和漏極可以視為不作特別區(qū)分的兩個電極。

基于第二復(fù)位模塊14的設(shè)置，可以利用第二掃描輸入端en-1處的信號在移位寄存器單元不在第一掃描輸出端sn處輸出驅(qū)動信號時，將第一掃描輸出端sn處穩(wěn)定在作為第二電平的高電平上，即起到了釋放噪聲電壓、避免誤輸出的作用。可以看出，相比于例如相關(guān)技術(shù)中包含有下拉節(jié)點(pulldown，pd)的goa電路中的單獨設(shè)計的降噪結(jié)構(gòu)，上述方式可以巧妙地利用一個掃描信號對另一個掃描信號進行降噪，從而可以最少使用一個晶體管實現(xiàn)掃描信號輸出端處釋放噪聲電壓的功能，能夠省去單獨設(shè)計的降噪結(jié)構(gòu)，大幅簡化移位寄存器單元的電路結(jié)構(gòu)，進一步簡化陣列基板上的電路結(jié)構(gòu)，窄化顯示裝置的邊框。

圖5中，移位寄存模塊11包括第二晶體管m2、第三晶體管m3和第一電容c1，第二晶體管m2的柵極連接第一時鐘信號ck，源極和漏極中的一個連接第二節(jié)點n2，另一個連接第一掃描輸入端sn-1；第三晶體管m3的柵極連接第二節(jié)點n2，源極和漏極中的一個連接第一掃描輸出端sn，另一個連接第二時鐘信號xck；第一電容c1的第一端連接第二節(jié)點n2，第二端連接第一掃描輸出端sn。移位寄存模塊11中，第二晶體管m2構(gòu)成移位寄存模塊11中的輸入子模塊，第三晶體管m3和第一電容c1構(gòu)成移位寄存模塊11中的輸出子模塊。其中，輸入子模塊分別連接第一掃描輸入端sn-1和第二節(jié)點n2，用于在第一時鐘信號ck為作為第一電平的低電平時將第二節(jié)點處置為與第一掃描輸入端sn-1處相同的電平；輸出子模塊分別連接第二節(jié)點和第一掃描輸出端sn，用于在第二節(jié)點n2處為作為第一電平的低電平時將第一掃描輸出端sn處置為與第二時鐘信號xck相同的電平。

基于輸入子模塊和輸出子模塊的設(shè)置，輸入子模塊能在第一時鐘信號ck的周期性低電平作用下依照第一掃描輸入端sn-1處的電平對第二節(jié)點n2處進行下拉或復(fù)位，而輸出子模塊能在第二節(jié)點n2為低電平的時段內(nèi)利用第二時鐘信號xck的低電平階段完成掃描信號的輸出。由此，輸入子模塊和輸出子模塊均可以由最少一個晶體管實現(xiàn)其功能，因而相比于各自設(shè)置四個晶體管分別進行第二節(jié)點的下拉、第二節(jié)點的復(fù)位、第一掃描輸出端處的下拉、第一掃描輸出端處的復(fù)位的方案而言可以省去至多兩個晶體管的設(shè)置，有助于簡化上述移位寄存模塊的結(jié)構(gòu)，進一步簡化陣列基板上的電路結(jié)構(gòu)，窄化顯示裝置的邊框。

圖5中，輸出模塊12包括第四晶體管m4、第五晶體管m5、第六晶體管m6、第七晶體管m7和第二電容c2，其中：

第四晶體管m4的柵極連接第一時鐘信號ck，源極和漏極中的一個連接第三節(jié)點n3，另一個連接第二掃描輸入端en-1；

第五晶體管m5的柵極連接第三節(jié)點n3，源極和漏極中的一個連接第四節(jié)點n4，另一個連接提供作為第一電平的低電平的電壓線vgl；

第六晶體管m6的柵極連接第四節(jié)點n4，源極和漏極中的一個連接第五節(jié)點n5，另一個連接第四節(jié)點n4；

第七晶體管m7的柵極連接第五節(jié)點n5，源極和漏極中的一個連接第二掃描輸出端en，另一個連接提供作為第一電平的低電平的電壓線vgl；

第二電容c2的第一端連接第四節(jié)點n4，第二端連接第一時鐘信號ck。

基于此，在第一時鐘信號ck和第二掃描輸入端en-1處均為低電平時：第一時鐘信號ck的低電平作用下第四晶體管m4開啟，使得第三節(jié)點n3處被第二掃描輸入端en-1處置為低電平，繼而第五晶體管m5開啟，第四節(jié)點n4處被電壓線vgl置為低電平，從而第五節(jié)點n5處被第四節(jié)點n4的低電平置為低電平，第七晶體管m7開啟，第二掃描輸出端en處被電壓線vgl置為低電平?？梢钥闯?，上述電路結(jié)構(gòu)可以實現(xiàn)上述輸出模塊12的在所述第二掃描輸入端en-1處和第一時鐘信號ck均為第一電平時將所述第二掃描輸出端en處置為第一電平的功能。

圖5中，第一復(fù)位模塊13包括第八晶體管m8、第九晶體管m9、第十晶體管m10、第十一晶體管m11和第十二晶體管m12，其中：

第八晶體管m8的柵極連接第二時鐘信號xck，源極和漏極中的一個連接第一節(jié)點n1，另一個連接第二節(jié)點n2；

第九晶體管m9的柵極連接第一掃描輸出端sn，源極和漏極中的一個連接第一節(jié)點n1，另一個連接提供作為第一電平的低電平的電壓線vgl；

第十晶體管m10的柵極連接第一節(jié)點n1，源極和漏極中的一個連接第二時鐘信號xck，另一個連接第二掃描輸出端en；

第十一晶體管m11的柵極連接第一掃描輸出端sn，源極和漏極中的一個連接提供作為第二電平的高電平的電壓線vgh，另一個連接第三節(jié)點n3；

第十二晶體管m12的柵極連接第一節(jié)點n1，源極和漏極中的一個連接提供作為第二電平的高電平的電壓線vgh，另一個連接第五節(jié)點n5。

基于此，在第二時鐘信號xck和所述第一掃描輸出端sn處均為低電平的時段內(nèi)，第八晶體管m8和第九晶體管m9均開啟，從而第一節(jié)點n1可以被第一掃描輸出端sn處的低電平置為低電平，也可以被第二節(jié)點n2處的低電平置為低電平。而在第一節(jié)點n1為低電平且第二時鐘信號xck為高電平時，第十晶體管m10開啟，使得第二掃描輸出端en處被電壓線vgh置為高電平?？梢钥闯?，上述電路結(jié)構(gòu)能使第一復(fù)位模塊13實現(xiàn)上述在第二時鐘信號xck和所述第一掃描輸出端sn處均為第一電平的時段內(nèi)將未在圖1中示出的第一節(jié)點處置為第一電平，并在第一節(jié)點為第一電平且第二時鐘信號xck為第二電平時將第二掃描輸出端en處置為第二電平的功能。

圖5中，第十三晶體管m13的柵極連接第二掃描輸入端en-1，源極和漏極中的一個連接提供作為第二電平的高電平的電壓線vgh，另一個連接第一節(jié)點n1?；诖?，該方式利用了第二掃描輸入端en-1處的掃描信號對第一節(jié)點n1進行降噪，并基于第八晶體管m8和第二晶體管m2的設(shè)置間接地實現(xiàn)了對第二節(jié)點n2以及對第一掃描輸入端sn-1處的降噪，能夠省去單獨設(shè)計的降噪結(jié)構(gòu)，大幅簡化移位寄存器單元的電路結(jié)構(gòu)，進一步簡化陣列基板上的電路結(jié)構(gòu)，窄化顯示裝置的邊框。

圖5中，第十四晶體管m14的柵極連接復(fù)位端sn+2，源極和漏極中的一個連接提供作為第二電平的高電平的電壓線vgh，另一個連接第二掃描輸出端en?；诖?，第二掃描輸出端en處的掃描信號能在高電平階段內(nèi)更加穩(wěn)定。即，在第十晶體管m10在第一節(jié)點n1變?yōu)榈碗娖蕉P(guān)閉之后，第二掃描輸出端en處會處于懸空(floating)狀態(tài)，即此時的掃描信號會變得不穩(wěn)定。此時，上述驅(qū)動方法可以還包括在所述移位寄存器單元的復(fù)位端處施加第三掃描信號，所述第三掃描信號在第一時段內(nèi)為第一電平，所述第一時段的起始時刻為所述第二時鐘信號在與第一掃描輸出端處同為第一電平的時段之后的首個從第二電平轉(zhuǎn)為第一電平的時刻。例如，可以在第二掃描輸入端en-1處由高電平轉(zhuǎn)為低電平時第十三晶體管m13開啟而第十晶體管m10關(guān)閉之后，開始在復(fù)位端sn+2處施加高電平，從而為第二掃描輸出端en處提供穩(wěn)定的高電平輸出。

需要說明的是，圖5中示出的晶體管均為p型晶體管，即可以通過相同制作工藝形成以降低制造成本。為了便于理解，本實施例中均是以全部晶體管均為p型晶體管，并且低電平作為柵極的開啟電平、高電平作為柵極關(guān)閉電平為例進行說明的。當(dāng)然，實施時在也可以采用高電平作為柵極的開啟電平、低電平作為柵極關(guān)閉電平，和/或，將部分或全部的p型晶體管變更為n型晶體管的設(shè)置。例如，可以在本實施例的基礎(chǔ)上進行如下變更：將圖5中的晶體管全部設(shè)置為n型晶體管，并將相關(guān)信號的高電平與低電平相互交換，例如使輸出低電平的電壓線vgl與輸出高電平的電壓線vgh相互交換。容易理解的是，這樣的變更會使得電路工作原理中的高電平變?yōu)榈碗娖健⒌碗娖阶優(yōu)楦唠娖?，電位上拉變?yōu)殡娢幌吕?、電位下拉變?yōu)殡娢簧侠?，而電路工作原理的實質(zhì)則保持不變。因此，變更后的電路結(jié)構(gòu)、電路時序和電路工作原理可以比照上述實施例進行理解，在此不再贅述。

圖6是本發(fā)明又一實施例提供的移位寄存器單元的電路時序圖。參見圖6，如圖5所示的移位寄存器單元的工作階段主要包括第一階段p1、第二階段p2、第三階段p3、第四階段p4和第五階段p5。參見圖5和圖6，上述移位寄存器單元的工作原理簡述如下：

第一階段p1中，第一時鐘信號ck為低電平，第二時鐘信號xck為高電平，第一掃描輸入端sn-1處為低電平。在第一時鐘信號ck的低電平作用下第二晶體管m2開啟，從而第二節(jié)點n2處被第一掃描輸入端sn-1處的低電平置為低電平。由于此時第二掃描輸入端en-1處為低電平，第一晶體管m1和第十三晶體管m13開啟，第一節(jié)點n1和第一掃描輸出端sn處被保持為高電平。從而，第一電容c1被充電，與第二節(jié)點n2相連的一端為低電平，與第一掃描輸出端sn相連的一端為高電平。此時，雖然第三晶體管m3在第二節(jié)點n2的低電平作用下開啟，但第二時鐘信號xck的高電平并不會使第一掃描輸出端sn處的高電平變?yōu)榈碗娖?。此外，第一時鐘信號ck和第一掃描輸入端sn-1處的低電平作用下第四晶體管m4、第五晶體管m5、第六晶體管m6、第七晶體管m7開啟，第三節(jié)點n3、第四節(jié)點n4、第五節(jié)點n5處均為低電平，第二掃描輸出端en處被電壓線vgl置為低電平。

第一階段p1與第二階段p2之間，第一時鐘信號ck轉(zhuǎn)為高電平，同時第一掃描輸入端sn-1和第二掃描輸入端en-1處轉(zhuǎn)為高電平，從而第一晶體管m1和第十三晶體管m13關(guān)閉，第一節(jié)點n1處轉(zhuǎn)為懸空狀態(tài)，第一掃描輸出端sn處被第二時鐘信號xck的高電平保持為高電平。而且，第二晶體管m2和第四晶體管m4關(guān)閉，兩個輸入端處的電平將不再對內(nèi)部各節(jié)點的電平起上拉或下拉作用。

第二階段p2中，第二時鐘信號xck轉(zhuǎn)為低電平，因而懸空的第二節(jié)點n2在第一電容c1的電荷保持作用下會跳變到一個電位更低的低電平上，使得第三晶體管m3完全打開，快速將第一掃描輸出端sn處上拉至高電平。由此，第九晶體管m9和第十一晶體管m11開啟，且第八晶體管m8開啟，第一節(jié)點n1在第二節(jié)點n2處的低電平和電壓線vgl的作用下被置為電壓線vgl提供的低電平，同時第二節(jié)點n2處逐漸回到電壓線vgl提供的低電平上。而由于第十一晶體管m11的開啟，第三節(jié)點n3處被電壓線vgh置為高電平。第一節(jié)點n1的高電平作用下第十晶體管m10和第十二晶體管m12開啟，第二掃描輸出端en處被第二時鐘信號xck保持為低電平，第五節(jié)點n5處被電壓線vgh置為高電平。

第二階段p2結(jié)束時，第二時鐘信號xck轉(zhuǎn)為高電平，在開啟的第十晶體管m10的作用下第二掃描輸出端en處隨之被置為高電平。而且，第二節(jié)點n2處開始為低電平，第三晶體管m3開啟下第一掃描輸出端sn處被第二時鐘信號xck置為高電平，而懸空的第二節(jié)點n2處會在第一電容c1的電荷保持作用隨之上升直至第三晶體管m3關(guān)閉。第一節(jié)點n1處可能會受例如寄生電容等因素的影響而產(chǎn)生電位上升，但即便電位上升也仍應(yīng)保持在低電平的范圍內(nèi)，因而第十晶體管m10繼續(xù)開啟，使第二掃描輸出端en處被第二時鐘信號xck置為高電平。

在第三階段p3開始時，第一時鐘信號ck由高電平轉(zhuǎn)為低電平，這使得第二晶體管m2和第四晶體管m4開啟，第三節(jié)點n3被第二掃描輸入端en-1處保持為高電平，第二節(jié)點n2處被第一掃描輸入端sn-1的高電平進一步復(fù)位到高電平上。而在第三階段p3結(jié)束時：第一時鐘信號ck又由低電平轉(zhuǎn)為高電平，這使得第二晶體管m2和第四晶體管m4關(guān)閉，第二節(jié)點n2和第三節(jié)點n3回到懸空狀態(tài)，其余各電路節(jié)點處的電平均保持不變。

第四階段p4中，第二時鐘信號xck為低電平，第二掃描輸入端en-1處為低電平，從而第一晶體管m1和第十三晶體管m13開啟，第一節(jié)點n1處和第一掃描輸出端sn處被電壓線vgh置為高電平，第十晶體管m10和第十二晶體管m1關(guān)閉。在圖6中未示出的是，第四階段p4中復(fù)位端sn+2為低電平，從而第十四晶體管m14開啟，將第二掃描輸出端en處保持為穩(wěn)定的高電平。

第五階段p5開始時，第一時鐘信號ck轉(zhuǎn)為低電平，第一時鐘信號ck和第二掃描輸入端en-1處的低電平作用下第四晶體管m4、第五晶體管m5、第六晶體管m6、第七晶體管m7開啟，使得第三節(jié)點n3、第四節(jié)點n4、第五節(jié)點n5處均轉(zhuǎn)為低電平，第二掃描輸出端en處被電壓線vgl置為低電平。

此后，直到下一次第一掃描輸入端sn-1轉(zhuǎn)為低電平之前，第一掃描輸入端sn-1處在第二掃描輸入端en-1處的高電平作用下保持為高電平，第一節(jié)點n1、第二節(jié)點n2和第一掃描輸入端sn-1處在第二掃描輸入端en-1處的高電平作用下保持為高電平，第三節(jié)點n3、第四節(jié)點n4、第五節(jié)點n5以及第二掃描輸出端en處在第一時鐘信號ck和第二掃描輸入端en-1處同時為低電平的時段內(nèi)被重新置為低電平，移位寄存器單元保持為無驅(qū)動信號輸出的狀態(tài)。

可以看出，第一掃描輸出端sn處的信號輸出(低電平轉(zhuǎn)為高電平)的過程主要由移位寄存模塊11實現(xiàn)，第二掃描輸出端en處的信號輸出(高電平轉(zhuǎn)為低電平)主要由輸出模塊12實現(xiàn)，而第二掃描輸出端en處的信號復(fù)位(低電平轉(zhuǎn)為高電平)主要由第一復(fù)位模塊13實現(xiàn)，第一晶體管m1、第二晶體管m2、第八晶體管m8和第十三晶體管m13共同完成了第一節(jié)點n1、第二節(jié)點n2和第二掃描輸出端en處的信號復(fù)位(低電平轉(zhuǎn)為高電平)。

需要說明的是，圖5和圖6所示出的移位寄存器單元的電路方案是對圖1所示的移位寄存器單元及其驅(qū)動方法的說明性示例，基于同樣的模塊功能，還可以在此基礎(chǔ)上得到其他的電路方案。例如，關(guān)于第一復(fù)位單元13的實現(xiàn)方式，能夠看出第八晶體管m8和第九晶體管m9均起到了在第二時鐘信號xck和第一掃描輸出端sn處均為第一電平的時段內(nèi)將第一節(jié)點n1處置為低電平的作用，因此可替代地可將去除第九晶體管m9的設(shè)置，從而得到工作原理基本不變的移位寄存器單元及其驅(qū)動方法的實現(xiàn)方式。

本發(fā)明的又一實施例提供了一種陣列基板，該陣列基板包括至少一個掃描驅(qū)動電路，每個掃描驅(qū)動電路各自包括多級上述任意一種的移位寄存器單元；每個掃描驅(qū)動電路中，除第一級以外的每一級移位寄存器單元的第一掃描輸入端連接上一級移位寄存器單元的第一掃描輸出端，除第一級以外的每一級移位寄存器單元的第二掃描輸入端連接上一級移位寄存器單元的第二掃描輸出端。

在一種可能的實現(xiàn)方式中，移位寄存器單元還具有復(fù)位端，移位寄存器單元還包括第十三晶體管，第十三晶體管的柵極連接復(fù)位端，源極和漏極中的一個連接提供作為第二電平的高電平的電壓線，另一個連接第二掃描輸出端；每個掃描驅(qū)動電路中，除倒數(shù)第一級和倒數(shù)第二級的移位寄存器單元以外，第n級移位寄存器單元的復(fù)位端連接第n+2級移位寄存器單元的第一掃描輸出端；n為大于0的整數(shù)。

作為一種示例，圖7是本發(fā)明一個實施例提供的陣列基板上的掃描驅(qū)動電路的結(jié)構(gòu)框圖。本示例中，m為大于2的整數(shù)。參見圖7，級序號分別為m-1、m、m+1和m+2的連續(xù)四級的移位寄存器單元按照下述方式連接：

任一級移位寄存器單元的第一掃描輸出端sn連接下一級移位寄存器單元的第一掃描輸入端sn-1，并作為本級第二驅(qū)動信號的輸出端。例如，第m-1級移位寄存器單元um-1的第一掃描輸出端sn連接第m級移位寄存器單元um的第一掃描輸入端sn-1，并作為第m-1級第二驅(qū)動信號gate_m-1的輸出端。

任一級移位寄存器單元的第二掃描輸出端en連接下一級移位寄存器單元的第二掃描輸入端en-1，并作為下一級第一驅(qū)動信號的輸出端。例如，第m+1級移位寄存器單元um+1的第二掃描輸出端en連接第m+2級移位寄存器單元um+2的第二掃描輸入端en-1，并作為第m+2級第一驅(qū)動信號emission_m+2的輸出端。

第n級移位寄存器單元的復(fù)位端sn+2連接第n+2級移位寄存器單元的第一掃描輸出端sn；n為大于0的整數(shù)。例如，第m級移位寄存器單元um的復(fù)位端sn+2連接第m+2級移位寄存器單元um+2的第一掃描輸出端sn。

此外，相鄰兩級的移位寄存器單元中，前一級移位寄存器單元所連接的第一時鐘信號是后一級移位寄存器單元所連接的第二時鐘信號，前一級移位寄存器單元所連接的第二時鐘信號是后一級移位寄存器單元所連接的第一時鐘信號。例如，第m級移位寄存器單元um的第一時鐘信號端ck連接正向時鐘信號ck1，第二時鐘信號端xck連接反向時鐘信號ck2；而第m+1級移位寄存器單元um+1的第一時鐘信號端ck連接反向時鐘信號ck2，第二時鐘信號端xck連接正向時鐘信號ck1。

由此，任一掃描驅(qū)動電路中除了第一級和最后兩級之外的全部移位寄存器單元可以按照如圖7所示的級聯(lián)方式進行連接，而第一極移位寄存器單元的第一掃描輸入端可以例如由外部信號按照上述任一種驅(qū)動方法中第一掃描信號施加方式提供輸入，第一極移位寄存器單元的第二掃描輸出端可以例如由外部信號按照上述任一種驅(qū)動方法中第二掃描信號的施加方式提供輸入，而最后兩級的移位寄存器單元的復(fù)位端可以例如由外部信號按照上述任一種驅(qū)動方法中第三掃描信號施加方式提供輸入，并可以不僅限于此。

基于同樣的發(fā)明構(gòu)思，本發(fā)明實施例提供一種顯示裝置，該顯示裝置包括由上述任意一種的陣列基板。本發(fā)明實施例中的顯示裝置可以為：顯示面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。例如圖8所示的顯示裝置100，其在顯示區(qū)域內(nèi)包括行列設(shè)置的子像素單元px，上述陣列基板可以設(shè)置在顯示裝置100內(nèi)部，陣列基板在每個子像素單元px內(nèi)可以包括像素電路，以實現(xiàn)對每個子像素單元px的顯示灰階的調(diào)節(jié)，而陣列基板可以在顯示區(qū)域外包括至少一個的上述掃描驅(qū)動電路，以向像素電路提供其所需要的驅(qū)動信號。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。