本實用新型涉及LED屏控制技術領域，具體為一種6K點對點超大分辨率拼接編播控制器。

背景技術：

拼接屏，既能單獨作為顯示器使用，又可以拼接成超大屏幕使用。根據(jù)不同使用需求，實現(xiàn)可變大也可變小的百變大屏功能：單屏分割顯示、單屏單獨顯示、任意組合顯示、全屏液晶拼接、雙重拼接液晶屏拼接、豎屏顯示，圖像邊框可選補償或遮蓋，支持數(shù)字信號的漫游、縮放拉伸、跨屏顯示，各種顯示預案的設置和運行，全高清信號實時處理。雖然拼接屏能夠方便地拼接成超大屏使用，但是隨著拼接屏個數(shù)的增加，其播放編碼控制也越來越復雜，要求傳輸?shù)臄?shù)據(jù)量大，掃描速度快，對于傳統(tǒng)的單片機而言，由于內部資源少，運行速度慢，不能滿足系統(tǒng)要求。

技術實現(xiàn)要素：

針對以上問題，本實用新型提供了一種6K點對點超大分辨率拼接編播控制器，能夠實現(xiàn)大數(shù)據(jù)處理，處理速度快，設計靈活性高，可以有效解決背景技術中的問題。

為實現(xiàn)上述目的，本實用新型提供如下技術方案：一種6K點對點超大分辨率拼接編播控制器，包括主控芯片和拼接屏，所述主控芯片下表面連接有安裝板，所述主控芯片連接有視頻數(shù)據(jù)處理模塊和時鐘信號控制模塊和通信接口模塊，所述視頻數(shù)據(jù)處理模塊包括視頻解碼器和備份存儲器，所述視頻解碼器連接到主控芯片的數(shù)據(jù)輸入端，備份存儲器連接到主控芯片的數(shù)據(jù)存儲輸出端，所述時鐘信號控制模塊連接到主控芯片的URAT接口；所述主控芯片的信號輸出端還連接有圖像數(shù)據(jù)產(chǎn)生電路，所述圖像數(shù)據(jù)產(chǎn)生電路包括鎖相環(huán)、同步信號發(fā)生器和DDR緩存器；所述鎖相環(huán)的一端與時鐘信號控制模塊相連，DDR緩存器連接到主控芯片的數(shù)據(jù)接口；所述通信接口模塊連接到主控芯片的通信接口，所述通信接口模塊包括TTL電平接口、WiFi通信接口，所述TTL電平接口的另一端連接有LED驅動器，LED驅動器連接到拼接屏的驅動端。

作為本實用新型一種優(yōu)選的技術方案，所述主控芯片采用現(xiàn)場可編程邏輯器件EP2C20系列芯片，所述LED驅動器采用JXI5050驅動芯片。

作為本實用新型一種優(yōu)選的技術方案，WiFi通信接口安裝有無線收發(fā)器。

作為本實用新型一種優(yōu)選的技術方案，所述時鐘信號控制模塊采用S-35390系列的RTC實時時鐘芯片，且該芯片還連接有32.768KHz的外部晶振。

與現(xiàn)有技術相比，本實用新型的有益效果是：該6K點對點超大分辨率拼接編播控制器，通過設置主控芯片，采用FPGA控制器，利用FPGA控制器的并行處理優(yōu)勢，大大提高了數(shù)據(jù)讀取速度和處理速度；設置時鐘信號控制模塊和鎖相環(huán)，保證了時鐘同步，避免了因為時序問題導致的視頻播放異常；設置WiFi通信接口和無線收發(fā)器，實現(xiàn)了無線數(shù)據(jù)傳輸，提高了裝置靈活性。

附圖說明

圖1為本實用新型結構示意圖；

圖2為本實用新型剖面結構示意圖；

圖3為LED驅動器電路原理圖。

圖中：1-主控芯片；2-拼接屏；3-安裝板；4-視頻數(shù)據(jù)處理模塊；5-時鐘信號控制模塊；6-通信接口模塊；7-備份存儲器；8-圖像數(shù)據(jù)產(chǎn)生電路；9-鎖相環(huán)；10-同步信號發(fā)生器；11-DDR緩存器；12-TTL電平接口；13-WiFi通信接口；14-LED驅動器；15-外部晶振；16-無線收發(fā)器；17-視頻解碼器。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

實施例：

請參閱圖1至圖3，本實用新型提供一種技術方案：一種6K點對點超大分辨率拼接編播控制器，包括主控芯片1和拼接屏2，所述主控芯片1下表面連接有安裝板3，所述主控芯片1連接有視頻數(shù)據(jù)處理模塊4和時鐘信號控制模塊5和通信接口模塊6，所述視頻數(shù)據(jù)處理模塊4包括視頻解碼器17和備份存儲器7，所述視頻解碼器17連接到主控芯片1的數(shù)據(jù)輸入端，備份存儲器7連接到主控芯片1的數(shù)據(jù)存儲輸出端，所述時鐘信號控制模塊5連接到主控芯片1的URAT接口；所述主控芯片1的信號輸出端還連接有圖像數(shù)據(jù)產(chǎn)生電路8，所述圖像數(shù)據(jù)產(chǎn)生電路8包括鎖相環(huán)9、同步信號發(fā)生器10和DDR緩存器11；所述鎖相環(huán)9的一端與時鐘信號控制模塊5相連，DDR緩存器11連接到主控芯片1的數(shù)據(jù)接口；所述通信接口模塊6連接到主控芯片1的通信接口，所述通信接口模塊6包括TTL電平接口12、WiFi通信接口13，所述TTL電平接口12的另一端連接有LED驅動器14，LED驅動器14連接到拼接屏2的驅動端；所述主控芯片1采用現(xiàn)場可編程邏輯器件EP2C20系列芯片，所述LED驅動器14采用JXI5050驅動芯片；所述WiFi通信接口13安裝有無線收發(fā)器16；所述時鐘信號控制模塊5采用S-35390系列的RTC實時時鐘芯片，且該芯片還連接有32.768KHz的外部晶振15。

本實用新型的工作原理：所述主控芯片1通過安裝板3安裝在拼接屏2的下方，所述主控芯片1利用FPGA控制器，用于實現(xiàn)時鐘配置、數(shù)據(jù)處理和LED驅動控制；所述視頻數(shù)據(jù)處理模塊4中的視頻解碼器17將接收到的壓縮編碼的視頻數(shù)據(jù)進行解碼操作，所述備份存儲器7將接收到的數(shù)據(jù)進行備份存儲；所述時鐘信號控制模塊5通過外部晶振15產(chǎn)生時鐘脈沖，并由RTC實時時鐘芯片產(chǎn)生同步掃描信號，以控制主控芯片1進行實時掃描，所述圖像數(shù)據(jù)產(chǎn)生電路8用于產(chǎn)生電信號以在拼接屏2上顯示接收到的數(shù)據(jù)圖像，所述鎖相環(huán)9用于實現(xiàn)相位同步操作，即將同步信號發(fā)生器10的時鐘頻率保持與時鐘信號控制模塊5一致，從而保證正確的讀寫時序；所述DDR緩存器11用于緩存視頻數(shù)據(jù)，實現(xiàn)在同一時鐘的上升沿和下降沿均讀取數(shù)據(jù)，從而提高數(shù)據(jù)讀取速率；所述TTL電平接口12將同步信號發(fā)生器10產(chǎn)生的電信號輸入到LED驅動器14，通過LED驅動器14點亮拼接屏2，所述WiFi通信接口13連接到無線收發(fā)器16，通過無線收發(fā)器16將本地數(shù)據(jù)信號以無線電波的方式按照設定信道發(fā)送到遠程計算機。

該6K點對點超大分辨率拼接編播控制器，通過設置主控芯片1，采用FPGA控制器，利用FPGA控制器的并行處理優(yōu)勢，大大提高了數(shù)據(jù)讀取速度和處理速度；設置時鐘信號控制模塊5和鎖相環(huán)9，保證了時鐘同步，避免了因為時序問題導致的視頻播放異常；設置WiFi通信接口13和無線收發(fā)器16，實現(xiàn)了無線數(shù)據(jù)傳輸，提高了裝置靈活性，同時也節(jié)約了成本。

以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。