改善OLED面板Mura缺陷的像素驅動電路的制作方法
【專利摘要】本實用新型公開了一種改善OLED面板Mura缺陷的像素驅動電路，包括掃描驅動模塊、信號驅動模塊、第一晶體管、第二晶體管、信號儲存電容和閉環(huán)恒流鏡驅動模塊，閉環(huán)恒流鏡驅動模塊包括運算放大器、NMOS管和恒流電阻，NMOS管的漏極與第二晶體管的第三電極相連NMOS管的柵極與運算放大器的輸出端相連，NMOS管的源極經恒流電阻接地，恒流電阻與NMOS管的源極相連的一端與運算放大器的反向輸入端相連。本實用新型在不犧牲像素開口率的情況下，能有效的克服由于TFT的特性差異以及閾值電壓漂移而帶來的面板顯示亮度不均勻等缺陷。
【專利說明】改善OLED面板Mura缺陷的像素驅動電路

【技術領域】
[0001] 本實用新型涉及0LED驅動【技術領域】，具體地指一種改善0LED面板Mura缺陷的像 素驅動電路。

【背景技術】
[0002] 0LED面板（有機電致發(fā)光顯示器）作為繼TFT-LCD (液晶顯示器）之后的第三代 顯示器，與TFT-LCD相比，具有響應速度快、高亮度、高對比度、超輕超薄、低功耗、無視角限 制、工作溫度范圍寬、抗震性能好、可實現(xiàn)柔軟顯示等優(yōu)點，可以預見在不久的將來0LH)面 板將會成為通用性的顯示設備走進千家萬戶。
[0003] 傳統(tǒng)的2T1C 0LED驅動結構由2個薄膜晶體管和1個電容搭建，如圖1所示，其工 作過程為：掃描驅動模塊發(fā)出選通信號，第一晶體管TFT1被打開，數(shù)據(jù)信號Vdata通過第一 晶體管TFT1對電容Cs進行充電，同時電容Cs將數(shù)據(jù)信號Vdata送達第二晶體管TFT2的 柵極選通第二晶體管TFT2 ;當?shù)谝痪w管TFT1關閉時，電容Cs與第二晶體管TFT2形成回 路，之前存儲在電容Cs中的數(shù)據(jù)信號Vdata使得第二晶體管TFT2導通直至下一個掃描信 號的到來。由于晶體管TFT的個體特性差異以及0LED器件老化而產生的閾值電壓漂移易 造成的面板的Mura缺陷。Mura缺陷是指顯示亮度不均勻，造成各種痕跡的現(xiàn)象，Mura缺陷 嚴重的制約著2T1C 0LED驅動結構的顯示效果。
[0004] 近年來，本領域技術人員提出了一些補償電路，如：3T2C驅動結構（中國實用 新型201310713291. 4、中國實用新型201010522417. 6)、4T1C驅動結構（中國實用新型 201310259473. 9)、5T2C驅動結構（中國實用新型201310009175. 4)、6T1C驅動結構（中國 實用新型201310341693. 6)，這些補償電路在一定程度上能有效的改善TFT的特性差異以 及閾值電壓漂移，但同時也存在著如開口率低等諸多局限性。開口率是指除去每一個像素 的配線部晶體管部（通常采用黑色矩陣隱藏）后的光線通過部分的面積和每一個像素整體 的面積之間的比例。開口率越高，光線通過的效率越高，顯示效果越好。由于上述3T2C驅 動結構、4T1C驅動結構、6T1C驅動結構這些像素驅動結構較為復雜，大幅度的犧牲了像素 開口率，嚴重影響了顯示效果。


【發(fā)明內容】

[0005] 針對現(xiàn)有技術的不足，本實用新型的目的在于提供一種改善0LED面板Mura缺陷 的像素驅動電路，在不犧牲2T1C 0LED驅動結構像素開口率的基礎上，改善由于TFT的特性 差異以及閾值電壓漂移而造成的面板Mura缺陷。
[0006] 為實現(xiàn)上述目的，本實用新型所設計的改善0LED面板Mura缺陷的像素驅動電路， 包括掃描驅動模塊、信號驅動模塊、第一晶體管、信號儲存電容和第二晶體管，所述第一晶 體管的柵極與掃描驅動模塊相連，所述第一晶體管的第二電極與信號驅動模塊相連，所述 第一晶體管的第三電極分別與信號儲存電容和第二晶體管的柵極相連；所述信號儲存電容 的另一端接地；所述第二晶體管的第二電極與0LED發(fā)光單元的陰極相連，所述0LED發(fā)光單 元的陽極與VDD相連，其特殊之處在于，還包括閉環(huán)恒流鏡驅動模塊；所述閉環(huán)恒流鏡驅動 模塊包括運算放大器、NMOS管和恒流電阻，所述NMOS管的漏極與第二晶體管的第三電極相 連，所述NMOS管的柵極與運算放大器的輸出端相連，所述NMOS管的源極經恒流電阻接地， 所述恒流電阻與NMOS管的源極相連的一端與運算放大器的反向輸入端相連。
[0007] 進一步地，所述像素驅動電路包括η個支路，每個支路包括第一晶體管、信號儲存 電容、第二晶體管和NM0S管，每個所述NM0S管的漏極分別與對應的第二晶體管的第三電極 相連，每個所述第二晶體管的第二電極與一個0LED發(fā)光單元的陰極相連，每個所述NM0S管 的柵極相連，每個所述NM0S管的源極相連。
[0008] 更進一步地，所述第二晶體管的第三電極與0LED發(fā)光單元的陽極相連，所述0LED 發(fā)光單元的陰極與NM0S管的漏極相連。
[0009] 本實用新型的原理為：所述運算放大器同相輸入端的電壓由外部供電模塊提供， 流經恒流電阻的電流可以由下式確定：
[0010]

【權利要求】
1. 一種改善OLED面板Mura缺陷的像素驅動電路，包括掃描驅動模塊（1)、信號驅動模 塊（2)、第一晶體管（4)、信號儲存電容（5)和第二晶體管￠)，所述第一晶體管（4)的柵極 與掃描驅動模塊（1)相連，所述第一晶體管（4)的第二電極與信號驅動模塊（2)相連，所述 第一晶體管（4)的第三電極分別與信號儲存電容（5)和第二晶體管￠)的柵極相連；所述 信號儲存電容（5)的另一端接地；所述第二晶體管（6)的第二電極與0LED發(fā)光單元（7)的 陰極相連，所述0LED發(fā)光單元（7)的陽極與VDD相連，其特征在于：還包括閉環(huán)恒流鏡驅動 模塊（3); 所述閉環(huán)恒流鏡驅動模塊（3)包括運算放大器（3-1)、NM0S管（3-2)和恒流電阻 (3-3)，所述NM0S管（3-2)的漏極與第二晶體管（6)的第三電極相連，所述NM0S管（3-2) 的柵極與運算放大器（3-1)的輸出端相連，所述NM0S管（3-2)的源極經恒流電阻（3-3)接 地，所述恒流電阻（3-3)與NM0S管（3-2)的源極相連的一端與運算放大器（3-1)的反向輸 入端相連。
2. 根據(jù)權利要求1所述的改善0LED面板Mura缺陷的像素驅動電路，其特征在于：所 述像素驅動電路包括η個支路，每個支路包括第一晶體管（4)、信號儲存電容（5)、第二晶體 管（6)和NM0S管（3-2)，每個所述NM0S管（3-2)的漏極分別與對應的第二晶體管（6)的第 三電極相連，每個所述第二晶體管￠)的第二電極與一個0LED發(fā)光單元（7)的陰極相連， 每個所述NM0S管（3-2)的柵極相連，每個所述NM0S管（3-2)的源極相連。
3. 根據(jù)權利要求1所述的改善0LED面板Mura缺陷的像素驅動電路，其特征在于：所述 第二晶體管（6)的第三電極與0LED發(fā)光單元（7)的陽極相連，所述0LED發(fā)光單元（7)的 陰極與NM0S管（3-2)的漏極相連。
【文檔編號】G09G3/32GK204087757SQ201420556029
【公開日】2015年1月7日 申請日期:2014年9月25日 優(yōu)先權日:2014年9月25日
【發(fā)明者】彭騫, 陳凱, 沈亞非, 唐浩林 申請人:武漢精測電子技術股份有限公司, 武漢理工大學