一種行柵極掃描器的制造方法
【專利摘要】本實(shí)用新型公開(kāi)了一種行柵極掃描器，行柵極掃描器由電源與時(shí)序控制模塊、奇數(shù)行柵極驅(qū)動(dòng)陣列及偶數(shù)行柵極驅(qū)動(dòng)陣列構(gòu)成，奇數(shù)行柵極驅(qū)動(dòng)陣列及偶數(shù)行柵極驅(qū)動(dòng)陣列內(nèi)部的柵極驅(qū)動(dòng)單元電路采用多重反饋回路抑制內(nèi)部泄漏電流，具有低功耗，工作穩(wěn)定等特點(diǎn)；行柵極掃描器利用25％和37.5％占空比混合時(shí)序驅(qū)動(dòng)，不僅能夠避免出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)的危險(xiǎn)，保持電路穩(wěn)定性，而且能夠把輸出端口的充電和放電功能集中到對(duì)應(yīng)的相同晶體管完成，利于減少占用面積，減少延時(shí)效應(yīng)。同時(shí)，對(duì)行柵極充電和放電過(guò)程都充分利用了電路內(nèi)部自舉后的高電壓驅(qū)動(dòng)大尺寸TFT，提高反應(yīng)速度，有利于高頻顯示。
【專利說(shuō)明】
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及有源矩陣發(fā)光平板顯示器的行柵極掃描技術(shù)，具體涉及行柵極掃 描器的驅(qū)動(dòng)電路。 一種行柵極掃描器

【背景技術(shù)】
[0002] 有源主動(dòng)發(fā)光顯示器一直以來(lái)都是現(xiàn)代顯示的主流媒體，而集成在顯示器面板上 的驅(qū)動(dòng)行與列像素的電路是有源主動(dòng)發(fā)光顯示器的核心技術(shù)。傳統(tǒng)的平板驅(qū)動(dòng)電路是通過(guò) C0G工藝將專門(mén)的驅(qū)動(dòng)芯片直接安裝在顯示面板中，近年來(lái)，隨著FPD技術(shù)的發(fā)展，利用晶 體管在顯示面板中直接集成驅(qū)動(dòng)電路來(lái)代替驅(qū)動(dòng)芯片成為了熱門(mén)的技術(shù)。其中，行柵極掃 描器是集成在顯示面板側(cè)面的用以逐行驅(qū)動(dòng)像素電路中控制數(shù)據(jù)信號(hào)寫(xiě)入的晶體管的柵 極，將其打開(kāi)以便數(shù)據(jù)寫(xiě)入，并將其關(guān)閉以便數(shù)據(jù)鎖存。利用集成的行柵極掃描器可以降低 工業(yè)生產(chǎn)成本，減小平板的占用面積，降低信號(hào)傳輸?shù)暮膿p，提高平板顯示的質(zhì)量。
[0003] 新興的氧化物薄膜晶體管是近年來(lái)集成電路器件的熱門(mén)研究對(duì)象。面向應(yīng)用的氧 化物半導(dǎo)體器件都是N型的，而且具有閾值電壓為負(fù)值的特點(diǎn)。利用具有正閾值電壓值的 晶體管器件集成傳統(tǒng)的行掃描電路會(huì)存在泄漏電流問(wèn)題，影響電路的正常工作。大多數(shù)新 型的行掃描器集成電路內(nèi)部所用到的反相器模塊在輸出低電壓信號(hào)時(shí)會(huì)產(chǎn)生一個(gè)從高電 壓到低電壓的直流回路，這會(huì)消耗相當(dāng)大一部分能量，不利于便攜式平板顯示器的應(yīng)用。此 夕卜，大多數(shù)行掃描器對(duì)柵極的充電和放電功能需要分別由兩個(gè)尺寸較大的晶體管完成，造 成掃描器占用面板面積比較大。另外，緊密的驅(qū)動(dòng)時(shí)序可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)的危險(xiǎn)，降低電路 的可靠性，而且不能在放電的時(shí)候很好地利用內(nèi)部自舉的高電壓來(lái)驅(qū)動(dòng)晶體管，會(huì)造成放 電關(guān)斷行柵極不及時(shí)，難以滿足高分辨率驅(qū)動(dòng)要求。 實(shí)用新型內(nèi)容
[0004] 本實(shí)用新型的目的在于提供一種低功耗、具有多重內(nèi)部反饋抑制節(jié)點(diǎn)泄漏功能的 行柵極掃描器。
[0005] 為了達(dá)到上述目的，本實(shí)用新型采用以下技術(shù)方案：
[0006] -種行柵極掃描器，包括電源與時(shí)序控制模塊、奇數(shù)行柵極驅(qū)動(dòng)陣列及偶數(shù)行柵 極驅(qū)動(dòng)陣列，所述奇數(shù)行柵極驅(qū)動(dòng)陣列及偶數(shù)行柵極驅(qū)動(dòng)陣列分別和電源與時(shí)序控制模塊 連接，其中電源與時(shí)序控制模塊輸出信號(hào)包括高電壓、第一低電壓、第二低電壓、第一時(shí)鐘、 第二時(shí)鐘、第三時(shí)鐘、第四時(shí)鐘、第五時(shí)鐘、第六時(shí)鐘、第七時(shí)鐘、第八時(shí)鐘、第一觸發(fā)時(shí)鐘及 第二觸發(fā)時(shí)鐘，第一到第八時(shí)鐘信號(hào)高電平與高電壓相等，其中第一時(shí)鐘、第二時(shí)鐘、第三 時(shí)鐘、第四時(shí)鐘的低電平與第二低電壓相等，第五時(shí)鐘、第六時(shí)鐘、第七時(shí)鐘、第八時(shí)鐘的低 電平與第一低電壓相等，其中第一低電壓高于第二低電壓。
[0007] 優(yōu)選的，所述奇數(shù)行柵極驅(qū)動(dòng)陣列由N級(jí)第一柵極驅(qū)動(dòng)單元與N級(jí)第三柵極驅(qū)動(dòng) 單元交替相連組成，偶數(shù)行柵極驅(qū)動(dòng)陣列由N級(jí)第二柵極驅(qū)動(dòng)單元與N級(jí)第四柵極驅(qū)動(dòng)單 元交替相連組成，其中N為自然數(shù)。
[0008] 優(yōu)選的，第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū) 動(dòng)單兀都包括第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口、第一電源口、第二電源 口、第三電源口、信號(hào)采集口、第一輸出口及第二輸出口，每個(gè)柵極驅(qū)動(dòng)單元的第一電源口 與高電壓相連，第二電源口與第一低電壓相連，第三電源口與第二低電壓相連，信號(hào)采集口 與陣列中相鄰上一級(jí)的第一輸出口相連，第一輸出口與陣列中相鄰下一級(jí)的信號(hào)采集口相 連，第二輸出口與顯示器中對(duì)應(yīng)的行柵極相連，另外，奇數(shù)行陣列的第一級(jí)第一柵極驅(qū)動(dòng)單 元的信號(hào)采集口與第一觸發(fā)時(shí)鐘相連，偶數(shù)行陣列的第一級(jí)第二柵極驅(qū)動(dòng)單元的信號(hào)采集 口與第二觸發(fā)時(shí)鐘相連。
[0009] 優(yōu)選的，第一柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口 分別與電源與時(shí)序控制模塊的第一時(shí)鐘、第三時(shí)鐘、第七時(shí)鐘相連；
[0010] 第二柵極驅(qū)動(dòng)單兀的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與 電源與時(shí)序控制模塊的第二時(shí)鐘、第四時(shí)鐘、第八時(shí)鐘相連；
[0011] 第三柵極驅(qū)動(dòng)單兀的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與 電源與時(shí)序控制模塊的第三時(shí)鐘、第一時(shí)鐘、第五時(shí)鐘相連；
[0012] 第四柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與 電源與時(shí)序控制模塊的第四時(shí)鐘、第二時(shí)鐘、第六時(shí)鐘相連。
[0013] 優(yōu)選的，第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū) 動(dòng)單元都由信號(hào)采集模塊、反相器模塊、內(nèi)部輸出模塊及掃描輸出模塊構(gòu)成；
[0014] 信號(hào)采集模塊由第一到第四晶體管構(gòu)成，第一晶體管漏極與信號(hào)采集口相連，源 極與第二晶體管的漏極相連，柵極與第二晶體管的柵極、第一時(shí)鐘輸入口相連，第二晶體管 的源極與第三晶體管漏極相連，作為采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q，第三晶體管的源極與第四晶體管 的漏極相連，柵極與第四晶體管的柵極及反相器輸出節(jié)點(diǎn)QB相連，第四晶體管的源極與第 三電源口相連；
[0015] 反相器模塊由第五到第七晶體管構(gòu)成，第五晶體管漏極與第一電源口相連，柵極 與第一時(shí)鐘輸入口相連，源極與第六晶體管的漏極、第七晶體管漏極相連，作為反相輸出節(jié) 點(diǎn)QB，第六晶體管柵極與信號(hào)采集口相連，源極與第三電源口相連，第七晶體管柵極與第十 晶體管源極相連，漏極與第三電源口相連。
[0016] 內(nèi)部輸出模塊由第八到第十晶體管、第一存儲(chǔ)電容構(gòu)成，第八晶體管漏極與第十 晶體管漏極、第二時(shí)鐘輸入口相連，柵極與采集信號(hào)存儲(chǔ)Q相連，源極與第九晶體管的漏 極、第十晶體管的柵極、第一輸出口相連，第九晶體管的柵極與反向輸出節(jié)點(diǎn)QB相連，源極 與第三電源口相連，第十晶體管源極與第一晶體管源極、第二晶體管漏極、第三晶體管源極 及第四晶體管漏極相連，第一存儲(chǔ)電容一端與米集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，另一端與第一輸 出口相連；
[0017] 掃描輸出模塊由第十一及第十二晶體管構(gòu)成，第十一晶體管漏極與第三時(shí)鐘輸 入口相連，柵極與采集信號(hào)存儲(chǔ)點(diǎn)Q相連，源極與第十二晶體管漏極、第二輸出口相連，第 十二晶體管柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源口相連。
[0018] 優(yōu)選的，第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū) 動(dòng)單元都由信號(hào)采集模塊、反相器模塊、內(nèi)部輸出模塊及掃描輸出模塊構(gòu)成；
[0019] 信號(hào)采集模塊由第一到第四晶體管構(gòu)成，第一晶體管漏極與信號(hào)采集口相連，源 極與第二晶體管的漏極相連，柵極與第二晶體管的柵極、第一時(shí)鐘輸入口相連，第二晶體管 的源極與第三晶體管漏極相連，作為采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q，第三晶體管的源極與第四晶體管 的漏極相連，柵極與反相器輸出節(jié)點(diǎn)QB相連，第四晶體管的柵極與第二時(shí)鐘輸入口相連， 源極與第一輸出口相連；
[0020] 反相器模塊由第五及第六晶體管構(gòu)成，第五晶體管漏極與第一電源口相連，柵極 與第一時(shí)鐘輸入口相連，源極與第六晶體管的漏極相連，作為反相輸出節(jié)點(diǎn)QB，第六晶體管 柵極與采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，源極與信號(hào)采集口相連；
[0021] 內(nèi)部輸出模塊由第七到第九晶體管、第一存儲(chǔ)電容構(gòu)成，第七晶體管漏極與第九 晶體管漏極、第二時(shí)鐘輸入口相連，柵極與采集信號(hào)存儲(chǔ)Q相連，源極與第八晶體管的漏 極、第九晶體管的柵極、第一輸出口相連，第八晶體管的柵極與反向輸出節(jié)點(diǎn)QB相連，源極 與第三電源口相連，第九晶體管源極與第一晶體管源極、第二晶體管漏極、第三晶體管源極 及第四晶體管漏極相連，第一存儲(chǔ)電容一端與米集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，另一端與第一輸 出口相連；
[0022] 掃描輸出模塊由第十及第十一晶體管構(gòu)成，第十晶體管漏極與第三時(shí)鐘輸入口相 連，柵極與采集信號(hào)存儲(chǔ)點(diǎn)Q相連，源極與第十一晶體管漏極、第二輸出口相連，第十一晶 體管柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源口相連。
[0023] 本實(shí)用新型相對(duì)于現(xiàn)有技術(shù)具有如下的優(yōu)點(diǎn)及效果：
[0024] (1)本實(shí)用新型的行驅(qū)動(dòng)器電路內(nèi)部新型反相器模塊不需要利用兩個(gè)TFT器件的 電阻分壓功能來(lái)提供低電平輸出，器件的尺寸可以做得更小，有利于減少面積。同時(shí)，第二 種新型反相器能避免從高電壓流經(jīng)TFT到低電壓的直流回路，大大降低了驅(qū)動(dòng)器的功耗。
[0025] (2)本實(shí)用新型的驅(qū)動(dòng)方法利用37. 5%占空比時(shí)序控制信號(hào)采集模塊、反相器模 塊及內(nèi)部輸出模塊，能夠避免內(nèi)部出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)情況，增加電路的穩(wěn)定性和可靠性，有利于 實(shí)現(xiàn)商頻顯不。
[0026] (3)本實(shí)用新型的驅(qū)動(dòng)方法利用25%占空比時(shí)序控制掃描輸出模塊，能將對(duì)行柵 極線的充電和放電功能集中到同一個(gè)TFT完成，減少了大尺寸TFT的應(yīng)用，利于減少面積。 同時(shí)，充電和放電過(guò)程都充分利用了電路內(nèi)部自舉后的高電壓驅(qū)動(dòng)大尺寸TFT，減少延時(shí)效 應(yīng)，有利于商頻顯不。

【專利附圖】

【附圖說(shuō)明】
[0027] 圖1是本實(shí)用新型實(shí)施例中的行柵極掃描器結(jié)構(gòu)圖。
[0028] 圖2是本實(shí)用新型實(shí)施例1中每一級(jí)驅(qū)動(dòng)單元的一種電路原理圖。
[0029] 圖3是本實(shí)用新型實(shí)施例中圖2驅(qū)動(dòng)單元的工作波形圖。
[0030] 圖4是本實(shí)用新型實(shí)施例2中每一級(jí)驅(qū)動(dòng)單元另外一種電路原理圖。
[0031] 圖5是本實(shí)用新型實(shí)施例中圖4驅(qū)動(dòng)單元的工作波形圖。
[0032] 圖6是本實(shí)用新型實(shí)施例中行柵極掃描器工作波形圖。

【具體實(shí)施方式】
[0033] 下面結(jié)合實(shí)施例及附圖對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的描述，但本實(shí)用新型的實(shí)施 方式不限于此。
[0034] 實(shí)施例1
[0035] 如圖1所示，一種行柵極掃描器，包括電源與時(shí)序控制模塊10、奇數(shù)行柵極驅(qū)動(dòng)陣 列20及偶數(shù)行柵極驅(qū)動(dòng)陣列30,其中電源與時(shí)序控制模塊輸出信號(hào)包括高電壓VD、第一低 電壓VS、第二低電壓VL、第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3、第四時(shí)鐘CK4、第五時(shí) 鐘CK5、第六時(shí)鐘CK6、第七時(shí)鐘CK7、第八時(shí)鐘CK8、第一觸發(fā)時(shí)鐘VII及第二觸發(fā)時(shí)鐘VI2， 第一到第八時(shí)鐘信號(hào)的高電平與高電壓VD相等，其中第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí) 鐘CK3、第四時(shí)鐘CK4的低電平與第二低電壓VL相等，第五時(shí)鐘CK5、第六時(shí)鐘CK6、第七時(shí) 鐘CK7、第八時(shí)鐘CK8的低電平與第一低電壓VS相等，其中第一低電壓VS高于第二低電壓 VL〇
[0036] 所述的奇數(shù)行柵極驅(qū)動(dòng)陣列20由N級(jí)第一柵極驅(qū)動(dòng)單元與N級(jí)第二柵極驅(qū)動(dòng)單 元交替相連組成，偶數(shù)行柵極驅(qū)動(dòng)陣列30由N級(jí)第二柵極驅(qū)動(dòng)單元與N級(jí)第四柵極驅(qū)動(dòng)單 元交替相連組成，其中N為自然數(shù)。
[0037] 所述的第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū) 動(dòng)單元都包括第一時(shí)鐘輸入口 CLK1L、第二時(shí)鐘輸入口 CLK2L、第三時(shí)鐘輸入口 CLK2、第一 電源口 VDD、第二電源口 VSS、第三電源口 VSL、信號(hào)采集口 VI、第一輸出口 C0UT及第二輸出 口 0UT，每個(gè)柵極驅(qū)動(dòng)單元的第一電源口 VDD與高電壓VD相連，第二電源口 VSS與第一低電 壓VS相連，第三電源口 VSL與第二低電壓VL相連，信號(hào)采集口 VI與陣列中相鄰上一級(jí)的 第一輸出口 C0UT相連，第一輸出口 C0UT與陣列中相鄰下一級(jí)的信號(hào)采集口 VI相連，第二 輸出口 OUT與顯示器中對(duì)應(yīng)的行柵極相連，其中，奇數(shù)行陣列的第一級(jí)第一柵極驅(qū)動(dòng)單元 的信號(hào)采集口 VI與第一觸發(fā)時(shí)鐘VII相連，偶數(shù)行陣列的第一級(jí)第二柵極驅(qū)動(dòng)單元的信號(hào) 采集口 VI與第二觸發(fā)時(shí)鐘VI2相連。
[0038] 所述的第一柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口 CLK1L、第二時(shí)鐘輸入口 CLK2L、第三 時(shí)鐘輸入口 CLK2分別與電源與時(shí)序控制模塊的第一時(shí)鐘CK1、第三時(shí)鐘CK3、第七時(shí)鐘CK7 相連；
[0039] 所述的第二柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口 CLK1L、第二時(shí)鐘輸入口 CLK2L、第三 時(shí)鐘輸入口 CLK2分別與電源與時(shí)序控制模塊的第二時(shí)鐘CK2、第四時(shí)鐘CK4、第八時(shí)鐘CK8 相連；
[0040] 所述的第三柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口 CLK1L、第二時(shí)鐘輸入口 CLK2L、第三 時(shí)鐘輸入口 CLK2分別與電源與時(shí)序控制模塊的第三時(shí)鐘CK3、第一時(shí)鐘CK1、第五時(shí)鐘CK5 相連；
[0041] 所述的第四柵極驅(qū)動(dòng)單元的第一時(shí)鐘輸入口 CLK1L、第二時(shí)鐘輸入口 CLK2L、第三 時(shí)鐘輸入口 CLK2分別與電源與時(shí)序控制模塊的第四時(shí)鐘CK4、第二時(shí)鐘CK2、第六時(shí)鐘CK6 相連。
[0042] 所述的第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū) 動(dòng)單元都由信號(hào)采集模塊、反相器模塊、內(nèi)部輸出模塊及掃描輸出模塊構(gòu)成。
[0043] 如圖2所示，其中一種柵極驅(qū)動(dòng)單元電路結(jié)構(gòu)為：
[0044] 信號(hào)采集模塊41由第一到第四晶體管構(gòu)成，第一晶體管T1漏極與信號(hào)采集口 VI 相連，源極與第二晶體管T2的漏極相連，柵極與第二晶體管T2的柵極、第一時(shí)鐘輸入口 CLK1L相連，第二晶體管T2的源極與第三晶體管T3漏極相連，作為采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q，第 三晶體管T3的源極與第四晶體管T4的漏極相連，柵極與第四晶體管T4的柵極及反相器輸 出節(jié)點(diǎn)QB相連，第四晶體管Τ4的源極與第三電源口 VSSL相連；
[0045] 反相器模塊42由第五到第七晶體管構(gòu)成，第五晶體管Τ5漏極與第一電源口 VDD 相連，柵極與第一時(shí)鐘輸入口 CL1L相連，源極與第六晶體管Τ6的漏極、第七晶體管Τ7漏極 相連，作為反相輸出節(jié)點(diǎn)QB，第六晶體管Τ6柵極與信號(hào)采集口 VI相連，源極與第三電源口 VSSL相連，第七晶體管Τ7柵極與第十晶體管Τ10源極相連，漏極與第三電源口 VSSL相連。
[0046] 內(nèi)部輸出模塊43由第八到第十晶體管、第一存儲(chǔ)電容C1構(gòu)成，第八晶體管Τ8漏 極與第十晶體管Τ10漏極、第二時(shí)鐘輸入口 CK2L相連，柵極與采集信號(hào)存儲(chǔ)Q相連，源極與 第九晶體管T9的漏極、第十晶體管Τ10的柵極、第一輸出口 C0UT相連，第九晶體管T9的柵 極與反向輸出節(jié)點(diǎn)QB相連，源極與第三電源口 VSSL相連，第十晶體管Τ10源極與第一晶體 管T1源極、第二晶體管T2漏極、第三晶體管T3源極及第四晶體管T4漏極相連，第一存儲(chǔ) 電容C1 一端與采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，另一端與第一輸出口 C0UT相連；
[0047] 掃描輸出模塊44由第i^一及第十二晶體管構(gòu)成，第i^一晶體管T11漏極與第三時(shí) 鐘輸入口 CK2相連，柵極與采集信號(hào)存儲(chǔ)點(diǎn)Q相連，源極與第十二晶體管T12漏極、第二輸 出口 OUT相連，第十二晶體管T12柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源口 VSS相 連。
[0048] 請(qǐng)結(jié)合圖3和圖6。第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3、第四時(shí)鐘CK4的 脈沖寬度相同，占空比為50%，第五時(shí)鐘CK5、第六時(shí)鐘CK6、第七時(shí)鐘CK7、第八時(shí)鐘CK8的 脈沖寬度相同，占空比為25%，第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3、第四時(shí)鐘CK4的 脈沖寬度是第五時(shí)鐘CK5、第六時(shí)鐘CK6、第七時(shí)鐘CK7、第八時(shí)鐘CK8的脈沖寬度的兩倍。
[0049] 對(duì)于該柵極驅(qū)動(dòng)單元結(jié)構(gòu)，如圖3所示，每一級(jí)柵極驅(qū)動(dòng)單元包括以下步驟：
[0050] 采集存儲(chǔ)階段：如圖3中tl時(shí)間段。第一時(shí)鐘口 CLK1L輸入高電壓VD，將第一晶 體管T1、第二晶體管T2及第五晶體管T5打開(kāi)，信號(hào)采集口 VI輸入高電平信號(hào)VD，并輸入 到采集信號(hào)存儲(chǔ)點(diǎn)Q、第六晶體管T6的柵極及第一存儲(chǔ)電容C1中，第六晶體管T6被打開(kāi)， 反向輸出節(jié)點(diǎn)QB變?yōu)榈诙碗妷篤L，第九晶體管T9、第十晶體管T10及第十二晶體管T12 被關(guān)斷，第二時(shí)鐘口 CLK2L及第三時(shí)鐘口 CLK2分別輸入第二低電壓VL及第一低電壓VS，第 一輸出口 C0UT及第二輸出口 OUT分別輸出第二低電壓VL及第一低電壓VS ;37. 5%時(shí)鐘周 期時(shí)間后，第一時(shí)鐘信號(hào)CLK1L變?yōu)榈诙碗妷篤L，將第一晶體管T1、第二晶體管T2及第 五晶體管T5關(guān)斷，信號(hào)采集口 VI輸入第二低電壓VL。此階段經(jīng)歷50%時(shí)鐘周期T時(shí)間。
[0051] 信號(hào)輸出階段：如圖3中t2時(shí)間段。第二時(shí)鐘口 CLK2L輸入高電壓VD，由于第一 電容C1的自舉作用，采集信號(hào)存儲(chǔ)點(diǎn)Q的電平跳變?yōu)榧s等于兩倍原來(lái)的高電平，第八晶體 管T8及第i^一晶體管T11被充分打開(kāi)，第一輸出口 C0UT輸出高電壓VD ;第十晶體管T10被 打開(kāi)，第二時(shí)鐘輸入口 CLK2L高電壓被反饋回第一晶體管T1源極、第二晶體管T2漏極、第 三晶體管T3源極、第四晶體管T4漏極及第七晶體管T7的柵極，第七晶體管T7被打開(kāi)，反 向輸出節(jié)點(diǎn)QB穩(wěn)定維持輸出第二低電壓VL ;6. 25%周期時(shí)間后，第三時(shí)鐘口 CLK2輸入高 電壓VD，第二輸出口 OUT輸出高電壓VD ;25%周期時(shí)間后，第三時(shí)鐘口 CLK2變?yōu)榈谝坏碗?壓VS，采集信號(hào)存儲(chǔ)點(diǎn)Q維持在自舉后的高電壓，第二輸出口 OUT輸出第一低電壓VS，存儲(chǔ) 在行柵極的電荷通過(guò)第i^一晶體管T11釋放；6. 25%周期時(shí)間后，第二時(shí)鐘口 CLK2L輸入第 二低電壓VL，采集信號(hào)存儲(chǔ)點(diǎn)Q變?yōu)榕c第一階段相同的高電壓，第一輸出口 C0UT輸出第二 低電壓VL。此階段經(jīng)歷50%時(shí)鐘周期T時(shí)間。
[0052] 重置階段：如圖3中t3時(shí)間段。第一時(shí)鐘口 CLK1L輸入高電平信號(hào)VD，第一晶體 管T1、第二晶體管T2、第五晶體管T5被打開(kāi)，采集信號(hào)存儲(chǔ)點(diǎn)Q變?yōu)榈碗娖?，反向輸出?jié) 點(diǎn)QB變?yōu)楦唠娖剑诎司w管T8、第十一晶體管T11被關(guān)斷，第九晶體管T9、第十二晶體管 T12被打開(kāi)，第一輸出口 C0UT及第二輸出口 OUT分別維持輸出第二低電壓VL及第一低電壓 VS。此階段持續(xù)到下一次信號(hào)采集口 VI輸入高電壓。
[0053] 請(qǐng)結(jié)合圖1和圖6,奇數(shù)行柵極驅(qū)動(dòng)陣列與偶數(shù)行柵極驅(qū)動(dòng)陣列交替輸出柵極驅(qū) 動(dòng)信號(hào)，逐行驅(qū)動(dòng)顯示器內(nèi)像素電路的柵極，實(shí)現(xiàn)顯示器每一幀圖像的顯示功能。
[0054] 實(shí)施例2
[0055] 本實(shí)施例的技術(shù)方案除了下述技術(shù)特征之外，其他技術(shù)特征與實(shí)施例1相同：
[0056] 如圖4所示，所述的另外一種結(jié)構(gòu)的第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū)動(dòng)單元、第三 柵極驅(qū)動(dòng)單元及第四柵極驅(qū)動(dòng)單元都由信號(hào)采集模塊51、反相器模塊52、內(nèi)部輸出模塊53 及掃描輸出模塊54構(gòu)成。其中：
[0057] 信號(hào)采集模塊51由第一到第四晶體管構(gòu)成，第一晶體管T1漏極與信號(hào)采集口 VI 相連，源極與第二晶體管T2的漏極相連，柵極與第二晶體管T2的柵極、第一時(shí)鐘輸入口 CLK1L相連，第二晶體管T2的源極與第三晶體管T3漏極相連，作為采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q，第 三晶體管T3的源極與第四晶體管T4的漏極相連，柵極與反相器輸出節(jié)點(diǎn)QB相連，第四晶 體管T4的柵極與第二時(shí)鐘輸入口 CLK2L相連，源極與第一輸出口 C0UT相連；
[0058] 反相器模塊52由第五及第六晶體管構(gòu)成，第五晶體管T5漏極與第一電源口 VDD 相連，柵極與第一時(shí)鐘輸入口 CLK1L相連，源極與第六晶體管T6的漏極相連，作為反相輸出 節(jié)點(diǎn)QB，第六晶體管T6柵極與采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，源極與信號(hào)采集口 VI相連；反相 器的創(chuàng)新工作方法如下：
[0059] 只有當(dāng)?shù)谝粫r(shí)鐘口輸入高時(shí)，采集節(jié)點(diǎn)Q才輸入信號(hào)，當(dāng)Q輸入第二低電壓時(shí)，第 六晶體管T6被關(guān)斷，輸出節(jié)點(diǎn)QB通過(guò)第五晶體管T5充電，輸出高電壓，當(dāng)Q輸入高電壓時(shí)， 第五晶體管T5及第六晶體管T6被打開(kāi)，同時(shí)信號(hào)米集口輸入高電壓，輸出節(jié)點(diǎn)QB仍然輸 出高電壓，只有當(dāng)?shù)谝粫r(shí)鐘口輸入第二低電壓，第五晶體管T5被關(guān)斷后，輸出節(jié)點(diǎn)QB才輸 出第二低電壓。因此整個(gè)工作過(guò)程沒(méi)有產(chǎn)生直流電流回路，大大降低了功耗
[0060] 內(nèi)部輸出模塊53由第七到第九晶體管、第一存儲(chǔ)電容C1構(gòu)成，第七晶體管T7漏 極與第九晶體管T9漏極、第二時(shí)鐘輸入口 CLK2L相連，柵極與采集信號(hào)存儲(chǔ)Q相連，源極與 第八晶體管T8的漏極、第九晶體管T9的柵極、第一輸出口 C0UT相連，第八晶體管T8的柵 極與反向輸出節(jié)點(diǎn)QB相連，源極與第三電源口 VSL相連，第九晶體管T9源極與第一晶體管 T1源極、第二晶體管T2漏極、第三晶體管T3源極及第四晶體管T4漏極相連，第一存儲(chǔ)電容 C1 一端與采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，另一端與第一輸出口 C0UT相連；
[0061] 掃描輸出模塊54由第十及第^ 晶體管構(gòu)成，第十晶體管T10漏極與第三時(shí)鐘輸 入口 CLK2相連，柵極與采集信號(hào)存儲(chǔ)點(diǎn)Q相連，源極與第i^一晶體管T11漏極、第二輸出口 OUT相連，第i^一晶體管T11柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源口 VSS相連。
[0062] 請(qǐng)結(jié)合圖5和圖6。第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3、第四時(shí)鐘CK4的 脈沖寬度相同，占空比為50%，第五時(shí)鐘CK5、第六時(shí)鐘CK6、第七時(shí)鐘CK7、第八時(shí)鐘CK8的 脈沖寬度相同，占空比為25%，第一時(shí)鐘CK1、第二時(shí)鐘CK2、第三時(shí)鐘CK3、第四時(shí)鐘CK4的 脈沖寬度是第五時(shí)鐘CK5、第六時(shí)鐘CK6、第七時(shí)鐘CK7、第八時(shí)鐘CK8的脈沖寬度的兩倍，
[0063] 對(duì)于上述驅(qū)動(dòng)單元，如圖5所示，每一級(jí)柵極驅(qū)動(dòng)單元包括以下步驟：
[0064] 采集存儲(chǔ)階段：如圖5中tl時(shí)間段。第一時(shí)鐘口 CLK1L輸入高電壓VD，將第一晶 體管T1、第二晶體管T2及第五晶體管T5打開(kāi)，信號(hào)采集口 VI輸入高電平信號(hào)VD，并輸入 到采集信號(hào)存儲(chǔ)點(diǎn)Q、第六晶體管T6的源極及第一存儲(chǔ)電容C1中，第六晶體管T6被打開(kāi)， 反向輸出節(jié)點(diǎn)QB維持高電壓，第二時(shí)鐘口 CLK2L及第三時(shí)鐘口 CLK2分別輸入第二低電壓 VL及第一低電壓VS，第一輸出口 C0UT及第二輸出口 OUT分別輸出第二低電壓VL及第一低 電壓VS ;37. 5%時(shí)鐘周期T時(shí)間后，第一時(shí)鐘信號(hào)CLK1L變?yōu)榈诙碗奦L壓，將第一晶體管 T1、第二晶體管T2及第五晶體管T5關(guān)斷，信號(hào)采集口 VI輸入第二低電壓VL，反向輸出節(jié) 點(diǎn)QB變成第二低電平VL，第三晶體管T3、第八晶體管T8及第i^一晶體管T11被關(guān)斷。此 階段經(jīng)歷50%時(shí)鐘周期T時(shí)間。
[0065] 信號(hào)輸出階段：如圖5中t2時(shí)間段。第二時(shí)鐘口 CLK2L輸入高電壓VD，由于第一 電容C1的自舉作用，采集信號(hào)存儲(chǔ)點(diǎn)Q的電平跳變?yōu)榧s等于兩倍原來(lái)的高電平，第七晶體 管17及第十晶體管T10被充分打開(kāi)，第一輸出口 C0UT輸出高電壓VD ;第九晶體管T9被打 開(kāi)，第二時(shí)鐘輸入口 CLK2L高電壓被反饋回第一晶體管T1源極、第二晶體管T2漏極、第三 晶體管源極了3及第四晶體管漏了4;6.25%時(shí)鐘周期1'時(shí)間后，第三時(shí)鐘口0^2輸入高電壓 VD，第二輸出口 OUT輸出高電壓VD ;25%時(shí)鐘周期T時(shí)間后，第三時(shí)鐘口 CLK2變?yōu)榈谝坏?電壓VS，采集信號(hào)存儲(chǔ)點(diǎn)Q維持在自舉后的高電壓，第二輸出口 OUT輸出第一低電壓VS，存 儲(chǔ)在行柵極的電荷通過(guò)第十晶體管T10釋放；6. 25%時(shí)鐘周期T時(shí)間后，第二時(shí)鐘口 CLK2L 輸入第二低電壓VL，采集信號(hào)存儲(chǔ)點(diǎn)Q變?yōu)榕c第一階段相同的高電壓，第一輸出口 C0UT輸 出第二低電壓VL。此階段經(jīng)歷50%時(shí)鐘周期T時(shí)間。
[0066] 重置階段：如圖5中t3時(shí)間段。第一時(shí)鐘口 CLK1L輸入高電平信號(hào)VD，第一晶體 管T1、第二晶體管T2、第五晶體管T5被打開(kāi)，采集信號(hào)存儲(chǔ)點(diǎn)Q變?yōu)榈碗娖剑聪蜉敵龉?jié)點(diǎn) QB變?yōu)楦唠娖?，第七晶體管T7、第十晶體管T10被關(guān)斷，第八晶體管T8、第i^一晶體管T11 被打開(kāi)，第一輸出口 C0UT及第二輸出口 OUT分別維持輸出第二低電壓VL及第一低電壓VS。 此階段持續(xù)到下一次信號(hào)采集口 VI輸入高電壓。
[〇〇67] 上述實(shí)施例為本實(shí)用新型較佳的實(shí)施方式，但本實(shí)用新型的實(shí)施方式并不受上述 實(shí)施例的限制，其他的任何未背離本實(shí)用新型的精神實(shí)質(zhì)與原理下所作的改變、修飾、替 代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種行柵極掃描器，其特征在于，包括電源與時(shí)序控制模塊、奇數(shù)行柵極驅(qū)動(dòng)陣列及 偶數(shù)行柵極驅(qū)動(dòng)陣列，所述奇數(shù)行柵極驅(qū)動(dòng)陣列及偶數(shù)行柵極驅(qū)動(dòng)陣列分別和電源與時(shí)序 控制模塊連接，其中電源與時(shí)序控制模塊輸出信號(hào)包括高電壓、第一低電壓、第二低電壓、 第一時(shí)鐘、第二時(shí)鐘、第三時(shí)鐘、第四時(shí)鐘、第五時(shí)鐘、第六時(shí)鐘、第七時(shí)鐘、第八時(shí)鐘、第一 觸發(fā)時(shí)鐘及第二觸發(fā)時(shí)鐘，第一到第八時(shí)鐘信號(hào)高電平與高電壓相等，其中第一時(shí)鐘、第二 時(shí)鐘、第三時(shí)鐘、第四時(shí)鐘的低電平與第二低電壓相等，第五時(shí)鐘、第六時(shí)鐘、第七時(shí)鐘、第 八時(shí)鐘的低電平與第一低電壓相等，其中第一低電壓高于第二低電壓。
2. 根據(jù)權(quán)利要求1所述的行柵極掃描器，其特征在于，所述奇數(shù)行柵極驅(qū)動(dòng)陣列由N級(jí) 第一柵極驅(qū)動(dòng)單元與N級(jí)第三柵極驅(qū)動(dòng)單元交替相連組成，偶數(shù)行柵極驅(qū)動(dòng)陣列由N級(jí)第 二柵極驅(qū)動(dòng)單元與N級(jí)第四柵極驅(qū)動(dòng)單元交替相連組成，其中N為自然數(shù)。
3. 根據(jù)權(quán)利要求2所述的行柵極掃描器，其特征在于，第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū) 動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū)動(dòng)單元都包括第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、 第三時(shí)鐘輸入口、第一電源口、第二電源口、第三電源口、信號(hào)采集口、第一輸出口及第二輸 出口，每個(gè)柵極驅(qū)動(dòng)單元的第一電源口與高電壓相連，第二電源口與第一低電壓相連，第三 電源口與第二低電壓相連，信號(hào)采集口與陣列中相鄰上一級(jí)的第一輸出口相連，第一輸出 口與陣列中相鄰下一級(jí)的信號(hào)采集口相連，第二輸出口與顯示器中對(duì)應(yīng)的行柵極相連，另 夕卜，奇數(shù)行陣列的第一級(jí)第一柵極驅(qū)動(dòng)單元的信號(hào)采集口與第一觸發(fā)時(shí)鐘相連，偶數(shù)行陣 列的第一級(jí)第二柵極驅(qū)動(dòng)單元的信號(hào)采集口與第二觸發(fā)時(shí)鐘相連。
4. 根據(jù)權(quán)利要求3所述的行柵極掃描器，其特征在于，第一柵極驅(qū)動(dòng)單元的第一時(shí)鐘 輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與電源與時(shí)序控制模塊的第一時(shí)鐘、第三時(shí) 鐘、第七時(shí)鐘相連； 第二柵極驅(qū)動(dòng)單兀的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與電源 與時(shí)序控制模塊的第二時(shí)鐘、第四時(shí)鐘、第八時(shí)鐘相連； 第三柵極驅(qū)動(dòng)單兀的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與電源 與時(shí)序控制模塊的第三時(shí)鐘、第一時(shí)鐘、第五時(shí)鐘相連； 第四柵極驅(qū)動(dòng)單兀的第一時(shí)鐘輸入口、第二時(shí)鐘輸入口、第三時(shí)鐘輸入口分別與電源 與時(shí)序控制模塊的第四時(shí)鐘、第二時(shí)鐘、第六時(shí)鐘相連。
5. 根據(jù)權(quán)利要求2所述的行柵極掃描器，其特征在于，第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū) 動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū)動(dòng)單元都由信號(hào)采集模塊、反相器模塊、內(nèi)部輸出 模塊及掃描輸出模塊構(gòu)成； 信號(hào)采集模塊由第一到第四晶體管構(gòu)成，第一晶體管漏極與信號(hào)采集口相連，源極與 第二晶體管的漏極相連，柵極與第二晶體管的柵極、第一時(shí)鐘輸入口相連，第二晶體管的源 極與第三晶體管漏極相連，作為采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q，第三晶體管的源極與第四晶體管的漏 極相連，柵極與第四晶體管的柵極及反相器輸出節(jié)點(diǎn)QB相連，第四晶體管的源極與第三電 源口相連； 反相器模塊由第五到第七晶體管構(gòu)成，第五晶體管漏極與第一電源口相連，柵極與第 一時(shí)鐘輸入口相連，源極與第六晶體管的漏極、第七晶體管漏極相連，作為反相輸出節(jié)點(diǎn) QB，第六晶體管柵極與信號(hào)采集口相連，源極與第三電源口相連，第七晶體管柵極與第十晶 體管源極相連，漏極與第三電源口相連； 內(nèi)部輸出模塊由第八到第十晶體管、第一存儲(chǔ)電容構(gòu)成，第八晶體管漏極與第十晶體 管漏極、第二時(shí)鐘輸入口相連，柵極與采集信號(hào)存儲(chǔ)Q相連，源極與第九晶體管的漏極、第 十晶體管的柵極、第一輸出口相連，第九晶體管的柵極與反向輸出節(jié)點(diǎn)QB相連，源極與第 三電源口相連，第十晶體管源極與第一晶體管源極、第二晶體管漏極、第三晶體管源極及第 四晶體管漏極相連，第一存儲(chǔ)電容一端與米集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，另一端與第一輸出口 相連； 掃描輸出模塊由第十一及第十二晶體管構(gòu)成，第十一晶體管漏極與第三時(shí)鐘輸入口相 連，柵極與采集信號(hào)存儲(chǔ)點(diǎn)Q相連，源極與第十二晶體管漏極、第二輸出口相連，第十二晶 體管柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源口相連。
6.根據(jù)權(quán)利要求2所述的行柵極掃描器，其特征在于，第一柵極驅(qū)動(dòng)單元、第二柵極驅(qū) 動(dòng)單元、第三柵極驅(qū)動(dòng)單元及第四柵極驅(qū)動(dòng)單元都由信號(hào)采集模塊、反相器模塊、內(nèi)部輸出 模塊及掃描輸出模塊構(gòu)成； 信號(hào)采集模塊由第一到第四晶體管構(gòu)成，第一晶體管漏極與信號(hào)采集口相連，源極與 第二晶體管的漏極相連，柵極與第二晶體管的柵極、第一時(shí)鐘輸入口相連，第二晶體管的源 極與第三晶體管漏極相連，作為采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q，第三晶體管的源極與第四晶體管的漏 極相連，柵極與反相器輸出節(jié)點(diǎn)QB相連，第四晶體管的柵極與第二時(shí)鐘輸入口相連，源極 與第一輸出口相連； 反相器模塊由第五及第六晶體管構(gòu)成，第五晶體管漏極與第一電源口相連，柵極與第 一時(shí)鐘輸入口相連，源極與第六晶體管的漏極相連，作為反相輸出節(jié)點(diǎn)QB，第六晶體管柵極 與采集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，源極與信號(hào)采集口相連； 內(nèi)部輸出模塊由第七到第九晶體管、第一存儲(chǔ)電容構(gòu)成，第七晶體管漏極與第九晶體 管漏極、第二時(shí)鐘輸入口相連，柵極與采集信號(hào)存儲(chǔ)Q相連，源極與第八晶體管的漏極、第 九晶體管的柵極、第一輸出口相連，第八晶體管的柵極與反向輸出節(jié)點(diǎn)QB相連，源極與第 三電源口相連，第九晶體管源極與第一晶體管源極、第二晶體管漏極、第三晶體管源極及第 四晶體管漏極相連，第一存儲(chǔ)電容一端與米集信號(hào)存儲(chǔ)節(jié)點(diǎn)Q相連，另一端與第一輸出口 相連； 掃描輸出模塊由第十及第十一晶體管構(gòu)成，第十晶體管漏極與第三時(shí)鐘輸入口相連， 柵極與采集信號(hào)存儲(chǔ)點(diǎn)Q相連，源極與第十一晶體管漏極、第二輸出口相連，第十一晶體管 柵極與反相輸出節(jié)點(diǎn)QB相連，源極與第二電源口相連。
【文檔編號(hào)】G09G3/20GK203870946SQ201420211953
【公開(kāi)日】2014年10月8日 申請(qǐng)日期:2014年4月28日 優(yōu)先權(quán)日:2014年4月28日
【發(fā)明者】吳為敬, 李冠明, 夏興衡, 張立榮, 周雷, 徐苗, 王磊, 彭俊彪 申請(qǐng)人:華南理工大學(xué), 廣州新視界光電科技有限公司