用于窄邊框液晶顯示器的柵極驅(qū)動(dòng)器的制造方法
【專利摘要】本發(fā)明的柵極驅(qū)動(dòng)器將下拉保持電路和信號的有效結(jié)合，可以對電路的架構(gòu)有效的刪減，能真正的做到超窄邊框柵極驅(qū)動(dòng)器的設(shè)計(jì)。此外，第一下拉保持電路的晶體管采用等效二極管的連接方式可以有效低降低電壓偏移作用，延長GOA電路的操作時(shí)間，增加液晶顯示器的使用壽命。最后，減少第一和第二下拉保持電路使用的晶體管和信號數(shù)量，可以減小電路的RC延遲，可以有效地降低電路的功耗，更加有效的降低液晶顯示器的能耗。
【專利說明】用于窄邊框液晶顯示器的柵極驅(qū)動(dòng)器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及平面顯示領(lǐng)域，尤其一種用于窄邊框液晶顯示器的柵極驅(qū)動(dòng)器。
【背景技術(shù)】
[0002]GOA (Gate Driver On Array)電路是利用薄膜晶體管液晶顯示器Array制程將柵極驅(qū)動(dòng)器制作在薄膜晶體管陣列基板上，以實(shí)現(xiàn)逐行掃描的驅(qū)動(dòng)方式。
[0003]GOA電路主要由上拉電路(Pull-up circuit)、上拉控制電路(Pull_up controlcircuit)、下傳電路(Transfer circuit)、下拉電路(Pull-down circuit)、下拉保持電路(Pull-down Holding circuit)、以及負(fù)責(zé)電位抬升的上升電路(Boost circuit)組成。
[0004]上拉電路主要負(fù)責(zé)將輸入的時(shí)鐘信號(Clock)輸出至薄膜晶體管(thin filmtransistor, TFT)的柵極，作為液晶顯示器的驅(qū)動(dòng)信號。上拉控制電路負(fù)責(zé)控制上拉電路的打開，一般是由上級GOA電路傳遞來的信號作用。下拉電路負(fù)責(zé)在輸出掃描信號后，快速地將掃描信號(亦即薄膜晶體管的柵極的電位)拉低為低電平。下拉保持電路則負(fù)責(zé)將掃描信號和上拉電路的信號(亦即施加于Q點(diǎn)的信號)保持在關(guān)閉狀態(tài)(即設(shè)定的負(fù)電位)，通常有兩個(gè)下拉保持電路交替作用。上升電路則負(fù)責(zé)Q點(diǎn)電位的二次抬升，這樣確保上拉電路的G(N)正常輸出。
[0005]傳統(tǒng)GOA電路存在如下不足之處:(I)電路的TFT和信號線的數(shù)量較多，這對不利于窄邊框顯示裝置甚至無邊框顯示裝置的設(shè)計(jì)；(2)較多TFT和信號線的數(shù)量，必然會(huì)增加RC效應(yīng)，會(huì)使得電路具有較高的能耗，對于低能耗需求的標(biāo)準(zhǔn)較難滿足，不能達(dá)到未來綠色環(huán)保的設(shè)計(jì)要求。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明的目的是提供一種使用較少TFT的柵極驅(qū)動(dòng)器，以解決現(xiàn)有技術(shù)的問題。
[0007]本發(fā)明提供一種柵極驅(qū)動(dòng)器，其包含:數(shù)個(gè)移位緩存單元，所述數(shù)個(gè)移位緩存單元系以串聯(lián)的方式耦接，每一移位緩存單元用來依據(jù)第一時(shí)鐘信號、第二時(shí)鐘信號以及該每一移位緩存單元的前一個(gè)移位緩存單元的驅(qū)動(dòng)信號脈沖，在所述每一移位緩存單元的輸出端輸出輸出信號脈沖。每一移位緩存單元包含:一上拉電路，其包含第一晶體管，其柵極耦接于第一節(jié)點(diǎn)，源極耦接于第一時(shí)鐘信號，漏極耦接于該輸出端，用來依據(jù)該第一時(shí)鐘信號，由該輸出端提供該輸出信號脈沖；一下傳電路，其包含第二晶體管，其柵極耦接于該第一節(jié)點(diǎn)，源極耦接于第一時(shí)鐘信號，漏極耦接于驅(qū)動(dòng)信號端，用來依據(jù)該第一時(shí)鐘信號，由該驅(qū)動(dòng)信號端輸出驅(qū)動(dòng)信號脈沖；一上拉控制電路，其包含第三晶體管，其柵極耦接于該每一移位緩存單元的前一個(gè)移位緩存單元的輸出信號端，源極耦接于該每一移位緩存單元的前一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，漏極耦接于該第一節(jié)點(diǎn)，用來依據(jù)該每一移位緩存單元的前一個(gè)移位緩存單元的該驅(qū)動(dòng)信號脈沖，導(dǎo)通該上拉電路；一上升電路，耦接于該第一節(jié)點(diǎn)和該輸出端之間，用來抬升該第一節(jié)點(diǎn)的電位；一第一下拉保持電路，耦接于該第一節(jié)點(diǎn)、該第一時(shí)鐘信號、第一固定電壓以及第二固定電壓，用來依據(jù)維持該第一節(jié)點(diǎn)的低電平；一第二下拉保持電路，耦接于該第一節(jié)點(diǎn)、該每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號端、該第一固定電壓以及該第二固定電壓，用來依據(jù)該每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號，下拉該第一節(jié)點(diǎn)的電位；以及一下拉電路，耦接于該第一固定電壓、該驅(qū)動(dòng)信號端以及該每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，用來下拉該第一節(jié)點(diǎn)的電位至該第一固定電壓。
[0008]依據(jù)本發(fā)明，所述第一下拉保持電路包含:第四晶體管，其柵極耦接于該第一時(shí)鐘信號，源極耦接于第一時(shí)鐘信號，漏極耦接于第二節(jié)點(diǎn)；第五晶體管，其柵極耦接于該驅(qū)動(dòng)信號端，源極耦接于該第二節(jié)點(diǎn)，漏極耦接于該第二電源電壓；第六晶體管，其柵極耦接于該每一移位緩存單元的前一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于該第二節(jié)點(diǎn)，漏極耦接于該第二電源電壓；第七晶體管，其柵極耦接于該第二時(shí)鐘信號或是該第二節(jié)點(diǎn)，源極耦接于該第一時(shí)鐘信號，漏極耦接于該第二節(jié)點(diǎn)；第八晶體管，其柵極耦接于該第二節(jié)點(diǎn)，源極耦接于該輸出端，漏極耦接于該第一電源電壓；第九晶體管，其柵極耦接于該第二節(jié)點(diǎn)，源極耦接于該第一節(jié)點(diǎn)，漏極耦接于該第一電源電壓；以及第十晶體管，其柵極耦接于該第二節(jié)點(diǎn)，源極耦接于該驅(qū)動(dòng)信號端，漏極耦接于該第二電源電壓。
[0009]依據(jù)本發(fā)明，所述第二下拉保持電路包含:第十一晶體管，其柵極耦接于該每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于該第一節(jié)點(diǎn)，漏極耦接于該第一電源電壓。
[0010]依據(jù)本發(fā)明，所述第二下拉保持電路另包含:第十二晶體管，其柵極耦接于該每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于該輸出端，漏極耦接于該第一電源電壓。
[0011]依據(jù)本發(fā)明，所述下拉電路包含:第十三晶體管，其柵極耦接于該每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于該驅(qū)動(dòng)信號端，漏極耦接于該第二電源電壓。
[0012]依據(jù)本發(fā)明，所述下拉電路另包含:第十四晶體管，其柵極耦接于該每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于該輸出端，漏極耦接于該第一電源電壓。
[0013]依據(jù)本發(fā)明，所述下拉電路另包含:第十五晶體管，其柵極耦接于該每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于該第一節(jié)點(diǎn)，漏極耦接于該第一電源電壓。
[0014]依據(jù)本發(fā)明，所述下拉電路另包含:第十五晶體管，其柵極耦接于該每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于該第一節(jié)點(diǎn)；以及第十六晶體管，其柵極和源極皆耦接于該第十五晶體管的漏極，漏極耦接于該第一電源電壓。
[0015]依據(jù)本發(fā)明，所述上升電路是一電容。
[0016]依據(jù)本發(fā)明，該第一固定電壓的電壓大于該第二固定電壓。
[0017]相較于現(xiàn)有技術(shù)，本發(fā)明的柵極驅(qū)動(dòng)器將下拉保持電路和信號的有效結(jié)合，可以對電路的架構(gòu)有效的刪減，能真正的做到超窄邊框柵極驅(qū)動(dòng)器的設(shè)計(jì)。此外，第一下拉保持電路的第七晶體管采用等效二極管的連接方式可以有效低降低第二節(jié)點(diǎn)P(N)的電壓偏移作用，延長GOA電路的操作時(shí)間，增加液晶顯示器的使用壽命。最后，減少第一和第二下拉保持電路使用的晶體管和信號數(shù)量，可以減小電路的RC延遲，可以有效地降低電路的功耗，更加有效的降低液晶顯示器的能耗。
[0018]為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。
【專利附圖】

【附圖說明】
[0019]圖1是本發(fā)明的液晶顯示器的功能方塊圖。
[0020]圖2是本發(fā)明的柵極驅(qū)動(dòng)器的移位緩存單元的方塊圖。
[0021]圖3A是圖2移位緩存單元的第一實(shí)施例的電路圖。
[0022]圖3B是圖3A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0023]圖4A是圖2移位緩存單元的第二實(shí)施例的電路圖。
[0024]圖4B是圖4A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0025]圖5A是圖2移位緩存單元的第三實(shí)施例的電路圖。
[0026]圖5B是圖5A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0027]圖6A是圖2移位緩存單元的第四實(shí)施例的電路圖。
[0028]圖6B是圖6A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0029]圖7A是圖2移位緩存單元的第五實(shí)施例的電路圖。
[0030]圖7B是圖7A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0031]圖8A是圖2移位緩存單元的第六實(shí)施例的電路圖。
[0032]圖8B是圖8A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0033]圖9A是圖2移位緩存單元的第七實(shí)施例的電路圖。
[0034]圖9B是圖9A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0035]圖1OA是圖2移位緩存單元的第八實(shí)施例的電路圖。
[0036]圖1OB是圖1OA所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
[0037]圖1lA是圖2移位緩存單元的第九實(shí)施例的電路圖。
[0038]圖1lB是圖1IA所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。
【具體實(shí)施方式】
[0039]為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實(shí)施例及其附圖進(jìn)行詳細(xì)描述。
[0040]請參閱圖1，圖1是本發(fā)明的液晶顯示器10的功能方塊圖。液晶顯示器10包含液晶顯示面板12、柵極驅(qū)動(dòng)器(gate driver) 14以及源極驅(qū)動(dòng)器(source driver) 16。液晶顯示面板12包含數(shù)個(gè)像素(pixel)，而每一個(gè)像素包含三個(gè)分別代表紅綠藍(lán)(RGB)三原色的像素單元20構(gòu)成。以一個(gè)1024X 768分辨率的液晶顯示面板12來說，共需要1024X 768 X 3個(gè)像素單元20組合而成。柵極驅(qū)動(dòng)器14輸出掃描信號使得每一行的晶體管22依序開啟，同時(shí)源極驅(qū)動(dòng)器16則輸出對應(yīng)的數(shù)據(jù)信號至一整列的像素單元20使其充電到各自所需的電壓，以顯示不同的灰階。當(dāng)同一行充電完畢后，柵極驅(qū)動(dòng)器14便將該行的掃描信號關(guān)閉，然后柵極驅(qū)動(dòng)器14再輸出掃描信號將下一行的晶體管22打開，再由源極驅(qū)動(dòng)器16對下一行的像素單元20進(jìn)行充放電。如此依序下去，直到液晶顯示面板12的所有像素單元20都充電完成，再從第一列開始充電。
[0041]在目前的液晶顯示面板設(shè)計(jì)中，柵極驅(qū)動(dòng)器14等效上為移位寄存器(shiftregister),其目的即每隔一固定間隔輸出掃描信號至液晶顯不面板12。以一個(gè)1024X768分辨率的液晶顯示面板12以及60Hz的更新頻率為例，每一個(gè)畫面的顯示時(shí)間約為1/60 =16.67ms。所以每一個(gè)掃描信號的脈波約為16.67ms/768 = 21.7 μ S。而源極驅(qū)動(dòng)器16則在這21.7μ s的時(shí)間內(nèi)，將像素單元20充放電到所需的電壓，以顯示出相對應(yīng)的灰階。
[0042]請參閱圖2，圖2是本發(fā)明的柵極驅(qū)動(dòng)器14的移位緩存單元SR(N)的方塊圖。柵極驅(qū)動(dòng)器14包含數(shù)個(gè)串接(cascade-connected)的移位緩存單元SR(N) ,N為O或正整數(shù)。移位緩存單元SR(N)用來依據(jù)第一時(shí)鐘信號CK、一第二時(shí)鐘信號XCK以及每一移位緩存單元SR (N)之前一級移位緩存單元SR(N-1)的驅(qū)動(dòng)信號脈沖ST (N-1)輸出每一移位緩存單元SR(N)的掃描信號。當(dāng)?shù)谝患壱莆痪彺鎲卧?00 (I)自輸入端ST (O)接收到起始脈沖(startpulse)后,移位緩存單兀100(1)就會(huì)隔一標(biāo)準(zhǔn)時(shí)鐘(clock cycle)輸出產(chǎn)生輸出信號脈沖ST (I)，接下來，每一移位緩存單元SR(N)依據(jù)第一時(shí)鐘信號CK、第二時(shí)鐘信號XCK以及每一移位緩存單元SR(N)的前一級移位緩存單元SR (N-1)于驅(qū)動(dòng)信號端ST (N-1)輸出的驅(qū)動(dòng)信號脈沖，以每隔一標(biāo)準(zhǔn)時(shí)鐘于輸出端OUT(N)輸出該每一移位緩存單兀SR(N)的輸出信號，該輸出信號即掃描信號脈沖，用來輸出并開啟對應(yīng)的像素單元112的晶體管。第一時(shí)鐘信號CK與第二時(shí)鐘信號XCK的相位相差180度。
[0043]每一移位緩存單元SR(N)包含上拉控制電路(pull-up control circuit) 100、上拉電路(pull-up circuit) 200、下傳電路(transfer circuit) 300、下拉電路(pull-downcircuit)400以及下拉保持電路500。下拉保持電路500包含第一下拉保持電路510和第二下拉保持電路520。
[0044]請參閱圖3A，圖3A是圖2移位緩存單元SR(N)的第一實(shí)施例的電路圖。上拉電路200可以是第一晶體管Tl，其柵極耦接于第一節(jié)點(diǎn)Q (N)，源極耦接于第一時(shí)鐘信號CK，漏極率禹接于該輸出端G(N),用來依據(jù)第一時(shí)鐘信號CK,由輸出端G(N)提供輸出信號脈沖。下傳電路300可以是第二晶體管T2，其柵極耦接于該第一節(jié)點(diǎn)Q(N)，源極耦接于第一時(shí)鐘信號CK，漏極耦接于驅(qū)動(dòng)信號端ST(N)，用來依據(jù)第一時(shí)鐘信號CK，由驅(qū)動(dòng)信號端ST(N)輸出驅(qū)動(dòng)信號脈沖。上拉控制電路100可以是第三晶體管T3，其柵極耦接于前一個(gè)移位緩存單元SR(N-1)的輸出信號端G(N-1)，源極耦接于前一個(gè)移位緩存單元SR(N-1)的驅(qū)動(dòng)信號端ST(N-1)，漏極耦接于第一節(jié)點(diǎn)Q(N)，用來依據(jù)前一個(gè)移位緩存單元SR(N-1)的驅(qū)動(dòng)信號脈沖，導(dǎo)通上拉電路200。上升電路600可以是一電容Cb，其耦接于第一節(jié)點(diǎn)Q(N)和輸出端G(N)之間，用來抬升第一節(jié)點(diǎn)的電位Q(N)。第一下拉保持電路510耦接于第一節(jié)點(diǎn)G(N)、第一時(shí)鐘信號CK、第一固定電壓VSSl以及第二固定電壓VSS2，用來依據(jù)維持第一節(jié)點(diǎn)Q(N)的低電平。第二下拉保持電路520耦接于第一節(jié)點(diǎn)Q(N)、每一移位緩存單元的下兩個(gè)移位緩存單元SR(N+2)的驅(qū)動(dòng)信號端ST (N+2)、第一固定電壓VSSl以及第二固定電壓VSS2，用來依據(jù)每一移位緩存單元的下兩個(gè)移位緩存單元SR(N+2)的驅(qū)動(dòng)信號，下拉第一節(jié)點(diǎn)Q(N)的電位。下拉電路400耦接于第一固定電壓VSS1、驅(qū)動(dòng)信號端ST(N)以及每一移位緩存單元的下一個(gè)移位緩存單元SR(n+1)的驅(qū)動(dòng)信號端ST(n+1)，用來下拉第一節(jié)點(diǎn)Q(N)的電位至第一固定電壓VSS1。較佳實(shí)施例中,第一固定電壓VSSl的電壓大于第二固定電壓VSS2。
[0045]第一下拉保持電路510包含第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管Τ8、第九晶體管T9和第十晶體管Τ10。第四晶體管Τ4的柵極耦接于第一時(shí)鐘信號CK,源極稱接于第一時(shí)鐘信號CK,漏極稱接于第二節(jié)點(diǎn)P(N)。第五晶體管Τ5的柵極耦接于該驅(qū)動(dòng)信號端ST(N)，源極耦接于該第二節(jié)點(diǎn)P(N)，漏極耦接于第二電源電壓VSS2。第六晶體管Τ6的柵極耦接于前一個(gè)移位緩存單元SR(N-1)的驅(qū)動(dòng)信號端ST(N-1)，源極耦接于第二節(jié)點(diǎn)Ρ(Ν)，漏極耦接于第二電源電壓VSS2。第七晶體管Τ7的柵極耦接于第二時(shí)鐘信號XCK，源極耦接于該第一時(shí)鐘信號CK，漏極耦接于第二節(jié)點(diǎn)P (N)。第八晶體管Τ8的柵極耦接于第二節(jié)點(diǎn)P(N)，源極耦接于輸出端G(N)，漏極耦接于第一電源電壓VSSl。第九晶體管T9的柵極耦接于第二節(jié)點(diǎn)P (N)，源極耦接于第一節(jié)點(diǎn)Q (N)，漏極耦接于第一電源電壓VSSl。第十晶體管TlO的柵極耦接于第二節(jié)點(diǎn)P (N)，源極耦接于驅(qū)動(dòng)信號端ST (N)，漏極耦接于第二電源電壓VSS2。
[0046]第二下拉保持電路520包含第十一晶體管Tll和第十二晶體管T12。第H^一晶體管Tll的柵極耦接于該每一移位緩存單元的下兩個(gè)移位緩存單元SR(N+2)的驅(qū)動(dòng)信號端ST (N+2)，源極耦接于第一節(jié)點(diǎn)Q (N)，漏極耦接于第一電源電壓VSSl。第十二晶體管T12的柵極耦接于該每一移位緩存單元的下兩個(gè)移位緩存單元SR(N+2)的驅(qū)動(dòng)信號端ST(N+2)，源極耦接于輸出端G(N)，漏極耦接于第一電源電壓VSSl。
[0047]下拉電路400包含第十三晶體管T13、第十四晶體管T14和第十五晶體管T15。第十三晶體管T13的柵極耦接于該每一移位緩存單元的下一個(gè)移位緩存單元SR (n+1)的驅(qū)動(dòng)信號端ST (n+1)，源極耦接于驅(qū)動(dòng)信號端ST(N)，漏極耦接于第二電源電壓VSS2。第十四晶體管T14的柵極耦接于該每一移位緩存單元的下一個(gè)移位緩存單元SR (n+1)的驅(qū)動(dòng)信號端ST(n+l)，源極耦接于輸出端G(N)，漏極耦接于第一電源電壓VSS1。第十五晶體管T15的柵極耦接于每一移位緩存單元的下一個(gè)移位緩存單元SR (n+1)的驅(qū)動(dòng)信號端ST (n+1)，源極耦接于第一節(jié)點(diǎn)Q (N)，漏極耦接于第一電源電壓VSSl。
[0048]請一并參閱圖3A和圖3B。圖3B是圖3A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。第八晶體管T8用來將輸出端G(N)維持在低電平。第九晶體管T9用來將第一節(jié)點(diǎn)Q(N)維持在低電平。第五晶體管T5用來當(dāng)驅(qū)動(dòng)信號端ST(N)處于高電平的時(shí)候?qū)⒌诙?jié)點(diǎn)P(N)的電位下拉。第六晶體管T6用來當(dāng)驅(qū)動(dòng)信號端ST(N-1)處于高電平的時(shí)候?qū)⒌诙?jié)點(diǎn)P(N)的電位下拉，從而關(guān)閉作用期間的下拉保持電路510，以防止對第一節(jié)點(diǎn)Q(N)和輸出端G(N)輸出的影響。第二固定電壓VSS2的電位低于第一固定電壓VSS1(VSS2〈VSS1)的目的是為了通過兩段分壓原理降低第二節(jié)點(diǎn)P (N)的電位。因此第二節(jié)點(diǎn)P(N)在作用期間的電位被拉得越低，則第八晶體管T8和第九晶體管T9將會(huì)更有效地關(guān)閉而不導(dǎo)通，可防止對輸出端G(N)的放電導(dǎo)致輸出異常。第十二晶體管T12和第十一晶體管Tll分別用來在輸出端G(N)輸出后,在下一時(shí)段時(shí)下拉第一節(jié)點(diǎn)Q(N)和輸出端G(N)的電位，以確保第一節(jié)點(diǎn)Q(N)和輸出端G(N)的電位能快速下拉。
[0049]從圖3B可以看出，輸出端G(N)會(huì)被拉到第一固定電壓VSSl—樣的低電平,第二節(jié)點(diǎn)P(N)在第一節(jié)點(diǎn)Q(N)和輸出端G(N)處于高電平時(shí)會(huì)被拉到比第一固定電壓VSS2更低的電平。這樣第八晶體管T8和第九晶體管T9的柵極-源極電壓Vgs = VSS2-VSS1〈0，可以有效地降低第八晶體管T8和第九晶體管T9的漏電流。 [0050]請參閱圖4A和圖4B。圖4A是圖2移位緩存單元SR(N)的第二實(shí)施例的電路圖。圖4B是圖4A所不各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖4A的移位緩存單兀SR(N)與圖3A的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖4A和圖3A的差異在于，下拉電路400另包含第十六晶體管T16，且第十五晶體管T15和第十六晶體管T16的連結(jié)也不相同。第十五晶體管T15的柵極耦接于該每一移位緩存單元的下一個(gè)移位緩存單元SR (n+1)的驅(qū)動(dòng)信號端ST (n+1)，源極耦接于該第一節(jié)點(diǎn)Q (N)。第十六晶體管T16的柵極和源極皆耦接于該第十五晶體管T15的漏極，漏極耦接于第一電源電壓VSSl。圖4A的移位緩存單元SR(N)與圖3A的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0051]請參閱圖5A和圖5B。圖5A是圖2移位緩存單元的第三實(shí)施例的電路圖。圖5B是圖5A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖5A的移位緩存單元SR (N)與圖3A的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖5A和圖3A的差異在于，第一下拉保持電路510的第七晶體管T7的柵極耦接于第二節(jié)點(diǎn)P (N)，可以減小第一時(shí)鐘信號CK和第二時(shí)鐘信號XCK信號之間的跨線串?dāng)_。相較于圖3B，跟據(jù)第七晶體管T7的波形，第二節(jié)點(diǎn)P(N)能更有效的放電。圖5A的移位緩存單元SR(N)與圖3A的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0052]請參閱圖6A和圖6B。圖6A是圖2移位緩存單元的第四實(shí)施例的電路圖。圖6B是圖6A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖6A的移位緩存單元SR (N)與圖3A的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖6A和圖3A的差異在于，第二下拉保持電路520沒有第十二晶體管T12可以進(jìn)一步減少晶體管的數(shù)量，以減少RC延遲。圖6A的移位緩存單元SR(N)與圖3A的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0053]請參閱圖7A和圖7B。圖7A是圖2移位緩存單元的第五實(shí)施例的電路圖。圖7B是圖7A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖6A的移位緩存單元SR (N)與圖7A的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖7A和圖6A的差異在于，第一下拉保持電路510的第七晶體管T7的柵極耦接于第二節(jié)點(diǎn)P(N)，可以減小第一時(shí)鐘信號CK和第二時(shí)鐘信號XCK信號之間的跨線串?dāng)_。相較于圖6B，跟據(jù)第七晶體管T7的波形，第二節(jié)點(diǎn)P(N)能更有效的放電。圖7A的移位緩存單元SR(N)與圖6A的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0054]請參閱圖8A和圖8B。圖8A是圖2移位緩存單元的第六實(shí)施例的電路圖。圖8B是圖8A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖8A的移位緩存單元SR (N)與圖6A的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖8A和圖6A的差異在于，下拉電路400沒有第十五晶體管T15可以進(jìn)一步減少晶體管的數(shù)量，以減少RC延遲。圖8A的移位緩存單元SR(N)與圖6A的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0055]請參閱圖9A和圖9B。圖9A是圖2移位緩存單元的第七實(shí)施例的電路圖。圖9B是圖9A所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖9A的移位緩存單元SR (N)與圖8A的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖9A和圖8A的差異在于，第一下拉保持電路510的第七晶體管T7的柵極耦接于第二節(jié)點(diǎn)P(N)，可以減小第一時(shí)鐘信號CK和第二時(shí)鐘信號XCK信號之間的跨線串?dāng)_。相較于圖SB，跟據(jù)第七晶體管T7的波形，第二節(jié)點(diǎn)P(N)能更有效的放電。圖9A的移位緩存單元SR(N)與圖8A的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0056]請參閱圖1OA和圖10B。圖1OA是圖2移位緩存單元的第八實(shí)施例的電路圖。圖1OB是圖1OA所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖1OA的移位緩存單元SR(N)與圖8A的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖1OA和圖8A的差異在于，下拉電路400沒有第十四晶體管T14可以進(jìn)一步減少晶體管的數(shù)量，以減少RC延遲。圖1OA的移位緩存單元SR(N)與圖8A的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0057]請參閱圖1lA和圖1lB。圖1lA是圖2移位緩存單元的第九實(shí)施例的電路圖。圖1lB是圖1lA所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時(shí)序圖。圖1lA的移位緩存單元SR(N)與圖1OA的移位緩存單元SR(N)具有相同標(biāo)號組件者，其操作原理相同，在此不另贅述。圖1lA和圖1OA的差異在于，第一下拉保持電路510的第七晶體管T7的柵極耦接于第二節(jié)點(diǎn)P(N)，可以減小第一時(shí)鐘信號CK和第二時(shí)鐘信號XCK信號之間的跨線串?dāng)_。相較于圖10B，跟據(jù)第七晶體管T7的波形，第二節(jié)點(diǎn)P(N)能更有效的放電。圖1lA的移位緩存單元SR (N)與圖1OA的移位緩存單元SR(N)的運(yùn)作原理相同和達(dá)成效果相同，在此不另贅述。
[0058]相較于現(xiàn)有技術(shù)，本發(fā)明的柵極驅(qū)動(dòng)器將下拉保持電路和信號的有效結(jié)合，可以對電路的架構(gòu)有效的刪減，能真正的做到超窄邊框柵極驅(qū)動(dòng)器的設(shè)計(jì)。此外，第一下拉保持電路的第七晶體管采用等效二極管的連接方式可以有效低降低第二節(jié)點(diǎn)的電壓偏移作用，延長GOA電路的操作時(shí)間，增加液晶顯示器的使用壽命。最后，減少第一和第二下拉保持電路使用的晶體管和信號數(shù)量，可以減小電路的RC延遲，可以有效地降低電路的功耗，更加有效的降低液晶顯示器的能耗。
[0059]綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，但該較佳實(shí)施例并非用以限制本發(fā)明，該領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種柵極驅(qū)動(dòng)器，其包含: 數(shù)個(gè)移位緩存單元，所述數(shù)個(gè)移位緩存單元系以串聯(lián)的方式耦接，每一移位緩存單元用來依據(jù)第一時(shí)鐘信號、第二時(shí)鐘信號以及所述每一移位緩存單元的前一個(gè)移位緩存單元的驅(qū)動(dòng)信號脈沖，在所述每一移位緩存單元的輸出端輸出輸出信號脈沖，每一移位緩存單元包含: 上拉電路，其包含第一晶體管，其柵極耦接于第一節(jié)點(diǎn)，源極耦接于第一時(shí)鐘信號，漏極耦接于所述輸出端，用來依據(jù)所述第一時(shí)鐘信號，由所述輸出端提供所述輸出信號脈沖； 下傳電路，其包含第二晶體管，其柵極耦接于所述第一節(jié)點(diǎn)，源極耦接于第一時(shí)鐘信號，漏極耦接于驅(qū)動(dòng)信號端，用來依據(jù)所述第一時(shí)鐘信號，由所述驅(qū)動(dòng)信號端輸出驅(qū)動(dòng)信號脈沖； 上拉控制電路，其包含第三晶體管，其柵極耦接于所述每一移位緩存單元的前一個(gè)移位緩存單元的輸出信號端，源極耦接于所述每一移位緩存單元的前一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，漏極耦接于所述第一節(jié)點(diǎn)，用來依據(jù)所述每一移位緩存單元的前一個(gè)移位緩存單元的所述驅(qū)動(dòng)信號脈沖，導(dǎo)通所述上拉電路； 上升電路，耦接于所述第一節(jié)點(diǎn)和所述輸出端之間，用來抬升所述第一節(jié)點(diǎn)的電位； 其特征在于，每一移位緩存單元另包含: 第一下拉保持電路，耦接于所述第一節(jié)點(diǎn)、所述第一時(shí)鐘信號、第一固定電壓以及第二固定電壓，用來依據(jù)維持所述第一節(jié)點(diǎn)的低電平； 第二下拉保持電路，耦接于所述第一節(jié)點(diǎn)、所述每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號端、所述第一固定電壓以及所述第二固定電壓，用來依據(jù)所述每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號，下拉所述第一節(jié)點(diǎn)的電位；以及 下拉電路，耦接于所述第一固定電壓、所述驅(qū)動(dòng)信號端以及所述每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，用來下拉所述第一節(jié)點(diǎn)的電位至所述第一固定電壓。
2.如權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其特征在于，所述第一下拉保持電路包含: 第四晶體管，其柵極耦接于所述第一時(shí)鐘信號，源極耦接于第一時(shí)鐘信號，漏極耦接于第二節(jié)點(diǎn)； 第五晶體管，其柵極耦接于所述驅(qū)動(dòng)信號端，源極耦接于所述第二節(jié)點(diǎn)，漏極耦接于所述第二電源電壓； 第六晶體管，其柵極耦接于所述每一移位緩存單元的前一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于所述第二節(jié)點(diǎn)，漏極耦接于所述第二電源電壓； 第七晶體管，其柵極耦接于所述第二時(shí)鐘信號或是所述第二節(jié)點(diǎn)，源極耦接于所述第一時(shí)鐘信號，漏極耦接于所述第二節(jié)點(diǎn)； 第八晶體管，其柵極耦接于所述第二節(jié)點(diǎn)，源極耦接于所述輸出端，漏極耦接于所述第一電源電壓； 第九晶體管，其柵極耦接于所述第二節(jié)點(diǎn)，源極耦接于所述第一節(jié)點(diǎn)，漏極耦接于所述第一電源電壓；以及 第十晶體管，其柵極耦接于所述第二節(jié)點(diǎn)，源極耦接于所述驅(qū)動(dòng)信號端，漏極耦接于所述第二電源電壓。
3.如權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其特征在于，所述第二下拉保持電路包含: 第十一晶體管，其柵極耦接于所述每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于所述第一節(jié)點(diǎn)，漏極耦接于所述第一電源電壓。
4.如權(quán)利要求3所述的柵極驅(qū)動(dòng)器，其特征在于，所述第二下拉保持電路另包含: 第十二晶體管，其柵極耦接于所述每一移位緩存單元的下兩個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于所述輸出端，漏極耦接于所述第一電源電壓。
5.如權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其特征在于，所述下拉電路包含: 第十三晶體管，其柵極耦接于所述每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于所述驅(qū)動(dòng)信號端，漏極耦接于所述第二電源電壓。
6.如權(quán)利要求5所述的柵極驅(qū)動(dòng)器，其特征在于，所述下拉電路另包含: 第十四晶體管，其柵極耦接于所述每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于所述輸出端，漏極耦接于所述第一電源電壓。
7.如權(quán)利要求6所述的柵極驅(qū)動(dòng)器，其特征在于，所述下拉電路另包含: 第十五晶體管，其柵極耦接于所述每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于所述第一節(jié)點(diǎn)，漏極耦接于所述第一電源電壓。
8.如權(quán)利要求6所述的柵極驅(qū)動(dòng)器，其特征在于，所述下拉電路另包含: 第十五晶體管，其柵極耦接于所述每一移位緩存單元的下一個(gè)移位緩存單元的驅(qū)動(dòng)信號端，源極耦接于所述第一節(jié)點(diǎn)；以及 第十六晶體管，其柵極和源極皆耦接于所述第十五晶體管的漏極，漏極耦接于所述第一電源電壓。
9.如權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其特征在于，所述上升電路是一電容。
10.如權(quán)利要求1所述的柵極驅(qū)動(dòng)器，其特征在于，所述第一固定電壓的電壓大于所述第二固定電壓。
【文檔編號】G09G3/36GK103928009SQ201410177821
【公開日】2014年7月16日 申請日期:2014年4月29日 優(yōu)先權(quán)日:2014年4月29日
【發(fā)明者】肖軍城 申請人:深圳市華星光電技術(shù)有限公司