一種柵極驅(qū)動(dòng)電路及顯示面板的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種柵極驅(qū)動(dòng)電路及顯示面板，包括：驅(qū)動(dòng)單元，控制單元，第一負(fù)電壓輸入，驅(qū)動(dòng)電壓輸入，控制信號(hào)輸入；驅(qū)動(dòng)單元處于第一截止態(tài)時(shí)，控制單元控制第一負(fù)電壓輸入連接第三輸入端；處于第一驅(qū)動(dòng)態(tài)時(shí)，控制單元控制驅(qū)動(dòng)電壓輸入連接第一輸入端，以及使控制信號(hào)輸入連接第二輸入端，使第三輸入端與第一負(fù)電壓輸入斷開(kāi)連接；處于第二驅(qū)動(dòng)態(tài)時(shí)，控制單元控制第一輸入端連接驅(qū)動(dòng)電壓輸入，以及使控制信號(hào)與第二輸入端斷開(kāi)連接；處于第二截止態(tài)時(shí)，控制單元控制第一負(fù)電壓輸入連接第三輸入端；使第一輸入端與驅(qū)動(dòng)電壓輸入斷開(kāi)連接。本發(fā)明的有益效果是：能夠防止處于耗盡模式的氧化物薄膜晶體管產(chǎn)生漏電流，造成電路失效。
【專利說(shuō)明】一種柵極驅(qū)動(dòng)電路及顯示面板
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種顯示面板驅(qū)動(dòng)技術(shù)，尤其涉及一種柵極驅(qū)動(dòng)電路及顯示面板。
【背景技術(shù)】
[0002]液晶顯示裝置的組成中通常包括有顯示面板和驅(qū)動(dòng)電路。其中顯示面板上設(shè)置有多個(gè)像素顯示單元，共同組成了一個(gè)像素矩陣，驅(qū)動(dòng)電路用于驅(qū)動(dòng)該液晶顯示裝置，并通過(guò)顯示面板呈現(xiàn)不同的圖像。
[0003]在顯示面板的驅(qū)動(dòng)電路中，經(jīng)常用到薄膜場(chǎng)效應(yīng)晶體管(TFT)作為驅(qū)動(dòng)電路的基本組成元件。與傳統(tǒng)的硅基TFT相比，氧化物薄膜晶體管(Oxide TFT)具有高遷移特性，高透過(guò)率，較低的生產(chǎn)成本，良好的大面積均一性等優(yōu)點(diǎn)。采用氧化物薄膜晶體管的氧化物薄膜晶體管液晶顯示器(Oxide TFT LCD)，響應(yīng)速度快，分辨率高，耗電少，能夠滿足高清晰、大容量終端顯示的要求。因此Oxide TFT也被認(rèn)為是下一代顯示面板基板技術(shù)的首選。
[0004]目前Oxide TFT通常為耗盡模式(depletion mode)。因此當(dāng)TFT器件在源極與柵極之間的電壓相等時(shí)，即如圖1所示，Vgs=OV時(shí)，會(huì)存在較大的漏電流Ids。圖2為一種現(xiàn)有的棚極驅(qū)動(dòng)電路的不意圖，圖3為該電路的電路時(shí)序圖。結(jié)合圖2和圖3,在該驅(qū)動(dòng)電路中，由于在晶體管T6處產(chǎn)生漏電流1ffl，在晶體管T5處產(chǎn)生漏電流1ff2，以及在晶體管T3處產(chǎn)生漏電流1ff3，導(dǎo)致該柵極驅(qū)動(dòng)電路無(wú)法輸出有效的柵極驅(qū)動(dòng)波形，進(jìn)而使電路失效。由于柵極驅(qū)動(dòng)電路的輸出連接于像素驅(qū)動(dòng)電路的掃描線，用來(lái)實(shí)現(xiàn)數(shù)據(jù)信號(hào)到像素驅(qū)動(dòng)電路的寫(xiě)入控制，如果柵極驅(qū)動(dòng)電路的無(wú)法輸出預(yù)定柵極驅(qū)動(dòng)波形，將會(huì)影響像素驅(qū)動(dòng)電路的數(shù)據(jù)寫(xiě)入。
[0005]圖4為對(duì)現(xiàn)有柵極驅(qū)動(dòng)電路的一種改進(jìn)電路的示意圖。如圖4所示，在每個(gè)TFT(Taget TFT)上額外增加重置的TFT (Tfg)和電容(Ccouple)，用以防止由于TFT器件存在漏電流而可能導(dǎo)致電路失效的問(wèn)題。圖5為使用圖4所示電路的GOA (Gate Driver onArray，陣列基板行驅(qū)動(dòng)技術(shù))電路的示意圖。但是，由圖5可見(jiàn)，這種改進(jìn)電路由于需要為原先電路的每個(gè)TFT都另外增加一個(gè)TFT和電容，導(dǎo)致電路中TFT和電容的數(shù)量變得非常多，使電路變得復(fù)雜，電路占用的面積也隨之增大，不利于顯示面板的窄邊框設(shè)計(jì)，以及成本控制等。

【發(fā)明內(nèi)容】

[0006]針對(duì)以上所述現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路及顯示面板，以防止出現(xiàn)由于電路器件存在漏電流而影響電路輸出的問(wèn)題。
[0007]具體技術(shù)方案如下所示:
[0008]一種柵極驅(qū)動(dòng)電路，其中，包括:驅(qū)動(dòng)單元，控制單元，第一負(fù)電壓輸入，驅(qū)動(dòng)電壓輸入，控制信號(hào)輸入；
[0009]所述驅(qū)動(dòng)單元包括一驅(qū)動(dòng)部件和一電壓存儲(chǔ)部件；所述驅(qū)動(dòng)部件包括控制端，用以輸入驅(qū)動(dòng)電壓的第一電極和用以輸出電壓的第二電極，并根據(jù)所述驅(qū)動(dòng)部件控制端上加載的電壓變化調(diào)整所述驅(qū)動(dòng)部件輸出的電壓大??；
[0010]所述驅(qū)動(dòng)部件的第一電極形成所述驅(qū)動(dòng)單元的第一輸入端；所述電壓存儲(chǔ)部件的一端與所述驅(qū)動(dòng)部件的控制端并聯(lián)形成所述驅(qū)動(dòng)單元的第二輸入端；所述電壓存儲(chǔ)部件的另一端與所述驅(qū)動(dòng)部件的第二電極并聯(lián)同時(shí)形成所述驅(qū)動(dòng)單元的第三輸入端和輸出端；
[0011]所述控制單元使所述驅(qū)動(dòng)單元順序并循環(huán)的工作于第一截止態(tài)，第一驅(qū)動(dòng)態(tài)，第二驅(qū)動(dòng)態(tài)以及第二截止態(tài)；
[0012]所述驅(qū)動(dòng)單元處于所述第一截止態(tài)時(shí)，所述控制單元控制所述第一負(fù)電壓輸入連接所述第三輸入端；
[0013]所述驅(qū)動(dòng)單元處于所述第一驅(qū)動(dòng)態(tài)時(shí)，所述控制單元控制所述驅(qū)動(dòng)電壓輸入連接所述第一輸入端，以及使所述控制信號(hào)輸入連接所述第二輸入端，并使所述第三輸入端與所述第一負(fù)電壓輸入斷開(kāi)連接；
[0014]所述驅(qū)動(dòng)單元處于所述第二驅(qū)動(dòng)態(tài)時(shí)，所述控制單元控制所述第一輸入端連接所述驅(qū)動(dòng)電壓輸入，以及使所述控制信號(hào)與所述第二輸入端斷開(kāi)連接；
[0015]所述驅(qū)動(dòng)單元處于所述第二截止態(tài)時(shí)，所述控制單元控制所述第一負(fù)電壓輸入連接所述第三輸入端；并使所述第一輸入端與所述驅(qū)動(dòng)電壓輸入斷開(kāi)連接；
[0016]還包括第一截止單元，所述第一截止單元用于使所述驅(qū)動(dòng)部件停止輸出電壓，且于所述驅(qū)動(dòng)單元處于第一截止態(tài)以及處于第二截止態(tài)時(shí)，于所述控制單元控制下與所述第二輸入端連接，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)以及處于第二驅(qū)動(dòng)態(tài)時(shí)，于所述控制單元控制下與所述第二輸入端斷開(kāi)連接。
[0017]優(yōu)選的，所述控制單元包括:第一 NMOS開(kāi)關(guān)管，所述第一 NMOS開(kāi)關(guān)管連接于所述第一負(fù)電壓輸入與所述第三輸入端之間；
[0018]所述第一 NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止。
[0019]優(yōu)選的，所述控制單元包括:第二 NMOS開(kāi)關(guān)管，所述第二 NMOS開(kāi)關(guān)管連接于所述第一截止單元與所述第二輸入端之間；
[0020]所述第二 NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止。
[0021]優(yōu)選的，所述控制單元包括:第二 NMOS開(kāi)關(guān)管；所述第二 NMOS開(kāi)關(guān)管連接于所述第一截止單元與所述驅(qū)動(dòng)單元的第二輸入端之間；
[0022]所述第二 NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止；
[0023]所述第一 NMOS開(kāi)關(guān)管與所述第二 NMOS開(kāi)關(guān)管共同連接于第一控制電平輸入；所述第一 NMOS開(kāi)關(guān)管與所述第二 NMOS開(kāi)關(guān)管的通斷狀態(tài)相同。
[0024]優(yōu)選的，所述控制單元包括第三NMOS開(kāi)關(guān)管，所述第三NMOS開(kāi)關(guān)管連接于所述第二輸入端和所述控制信號(hào)輸入之間；
[0025]所述第三NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)，第二驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)截止，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)時(shí)導(dǎo)通。
[0026]優(yōu)選的，所述控制單元還包括:第四NMOS開(kāi)關(guān)管，第二控制電平輸入；所述第四NMOS開(kāi)關(guān)管連接于所述第三NMOS開(kāi)關(guān)管的柵極和所述控制信號(hào)輸入之間；所述第二控制電平輸入連接所述第四NMOS開(kāi)關(guān)管的柵極；
[0027]所述第二控制電平輸入于所述驅(qū)動(dòng)單元處于第一截止態(tài)，第二驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)，控制所述第四NMOS開(kāi)關(guān)管截止，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)時(shí)控制所述第四NMOS開(kāi)關(guān)管導(dǎo)通。
[0028]優(yōu)選的，所述控制單元還包括:第五NMOS開(kāi)關(guān)管，第三控制電平輸入，第二截止單元；所述第五NMOS開(kāi)關(guān)管連接于所述第三NMOS開(kāi)關(guān)管的控制端和所述第二截止單元之間；所述第三控制電平輸入連接所述第五NMOS開(kāi)關(guān)管的控制端；
[0029]所述第三控制電平輸入于所述驅(qū)動(dòng)單元處于第二驅(qū)動(dòng)態(tài)時(shí)控制所述第五NMOS開(kāi)關(guān)管導(dǎo)通，于所述驅(qū)動(dòng)單元處于第一截止態(tài)，第一驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)控制所述第五NMOS開(kāi)關(guān)管截止。
[0030]優(yōu)選的，所述驅(qū)動(dòng)部件主要由一 TFT驅(qū)動(dòng)管形成。
[0031]優(yōu)選的，所述第一截止單元主要由一第二負(fù)電壓輸入形成。
[0032]優(yōu)選的，所述第二截止單元主要由一第三負(fù)電壓輸入形成。
[0033]優(yōu)選的，所述電壓存儲(chǔ)部件主要由一電容形成。
[0034]優(yōu)選的，所述第一負(fù)電壓輸入為-5V。
[0035]優(yōu)選的，所述第二負(fù)電壓輸入為-10V。
[0036]優(yōu)選的，所述第三負(fù)電壓輸入為-12V。
[0037]—種顯示面板，其中，包括上述的柵極驅(qū)動(dòng)電路。
[0038]本技術(shù)方案的有益效果是:
[0039]1.本發(fā)明的一種柵極驅(qū)動(dòng)電路及顯示面板，能夠防止處于耗盡模式的Oxide TFT廣生漏電流，而造成電路失效的問(wèn)題；
[0040]2.本發(fā)明的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)簡(jiǎn)單，因此在顯示面板的占用面積小，有利于顯示面板的窄邊框設(shè)計(jì)；
[0041]3.本發(fā)明的一種柵極驅(qū)動(dòng)電路可以根據(jù)所使用的TFT晶體管的閾值電壓，調(diào)整截止電壓輸入，從而擴(kuò)大了本發(fā)明的適用范圍。
【專利附圖】

【附圖說(shuō)明】
[0042]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0043]圖1為Oxide TFT在不同源柵電壓下的漏電流變化示意圖；
[0044]圖2為一種現(xiàn)有的柵極驅(qū)動(dòng)電路的電路結(jié)構(gòu)示意圖；
[0045]圖3為圖2所示電路的電路時(shí)序圖；
[0046]圖4為對(duì)圖2所不電路的一種現(xiàn)有的改進(jìn)電路的電路結(jié)構(gòu)不意圖；
[0047]圖5為使用圖4所示電路的GOA電路的示意圖；
[0048]圖6為本發(fā)明的一種柵極驅(qū)動(dòng)電路的實(shí)施例的驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；
[0049]圖7為本發(fā)明的一種柵極驅(qū)動(dòng)電路的實(shí)施例的驅(qū)動(dòng)單元處于第一截止態(tài)時(shí)的連接狀態(tài)不意圖；[0050]圖8為本發(fā)明的一種柵極驅(qū)動(dòng)電路的實(shí)施例的驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)時(shí)的連接狀態(tài)不意圖；
[0051]圖9為本發(fā)明的一種柵極驅(qū)動(dòng)電路的實(shí)施例的驅(qū)動(dòng)單元處于第二驅(qū)動(dòng)態(tài)時(shí)的連接狀態(tài)不意圖；
[0052]圖10為本發(fā)明的一種柵極驅(qū)動(dòng)電路的實(shí)施例的驅(qū)動(dòng)單元處于第二截止態(tài)時(shí)的連接狀態(tài)不意圖；
[0053]圖11為本發(fā)明的一種柵極驅(qū)動(dòng)電路的實(shí)施例的結(jié)構(gòu)示意圖；
[0054]圖12為圖11所示柵極驅(qū)動(dòng)電路的電路時(shí)序圖；
[0055]圖13為通過(guò)圖11所示柵極驅(qū)動(dòng)電路得到的柵極驅(qū)動(dòng)波形測(cè)試圖。
【具體實(shí)施方式】
[0056]需要說(shuō)明的是，在不沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相
互組合。
[0057]下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，但不作為本發(fā)明的限定。
[0058]本發(fā)明的一種實(shí)施例公開(kāi)了一種柵極驅(qū)動(dòng)電路。柵極驅(qū)動(dòng)電路包括驅(qū)動(dòng)單元，控制單兀，第一負(fù)電壓輸入，驅(qū)動(dòng)電壓輸入，控制信號(hào)輸入。
[0059]圖6為本發(fā)明一種柵極驅(qū)動(dòng)電路的實(shí)施例的驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖。需說(shuō)明的是:附圖中給出的具體器件僅是為了對(duì)本發(fā)明的技術(shù)方案進(jìn)行說(shuō)明，并非對(duì)本發(fā)明的技術(shù)方案進(jìn)行限制。如圖6所示，驅(qū)動(dòng)單元I包括一驅(qū)動(dòng)部件2和一電壓存儲(chǔ)部件3。其中，驅(qū)動(dòng)部件2包括控制端，用以輸入驅(qū)動(dòng)電壓的第一電極和用以輸出電壓的第二電極。驅(qū)動(dòng)部件2根據(jù)驅(qū)動(dòng)部件2的控制端上加載的電壓變化調(diào)整輸出的電壓大小。驅(qū)動(dòng)部件2的第一電極形成驅(qū)動(dòng)單元I的第一輸入端II。電壓存儲(chǔ)部件3的一端與驅(qū)動(dòng)部件2的控制端并聯(lián)形成驅(qū)動(dòng)單元I的第二輸入端12。電壓存儲(chǔ)部件3的另一端與驅(qū)動(dòng)部件2的第二電極并聯(lián)同時(shí)形成驅(qū)動(dòng)單元I的第三輸入端13和輸出端O。驅(qū)動(dòng)單元I通過(guò)其第一輸入端II，第二輸入端12以及第三輸入端13接收外部輸入，并通過(guò)其輸出端O輸出柵極信號(hào)，如向像素驅(qū)動(dòng)電路(圖中未示出)，或者向下一級(jí)柵極驅(qū)動(dòng)電路(圖中未示出)輸出柵極信號(hào)。在一種【具體實(shí)施方式】中，上述的電壓存儲(chǔ)部件3可主要由一電容形成。進(jìn)一步來(lái)說(shuō)，可以是由一不區(qū)分極性的電容組成。
[0060]控制單元使驅(qū)動(dòng)單元I順序并循環(huán)的工作于第一截止態(tài)，第一驅(qū)動(dòng)態(tài)，第二驅(qū)動(dòng)態(tài)以及第二截止態(tài)，在不同的工作態(tài)下，改變驅(qū)動(dòng)單元I的各個(gè)輸入端與驅(qū)動(dòng)電壓輸入，控制信號(hào)輸入以及第一低電壓輸入之間的連通關(guān)系。圖7至圖10分別為驅(qū)動(dòng)單元I處于不同工作態(tài)時(shí)的連接狀態(tài)示意圖。
[0061]如圖7所示，當(dāng)驅(qū)動(dòng)單元I處于第一截止態(tài)時(shí)，控制單元(圖中未示出)控制第一負(fù)電壓輸入VGL連接驅(qū)動(dòng)單元I的第三輸入端13，并控制驅(qū)動(dòng)單元I的控制信號(hào)輸入Vgn-1與第二輸入端12斷開(kāi)連接，以及控制驅(qū)動(dòng)電壓輸入VDD與第一輸入端Il斷開(kāi)連接。
[0062]如圖8所示，當(dāng)驅(qū)動(dòng)單元I處于第一驅(qū)動(dòng)態(tài)時(shí)，控制單元(圖中未示出)控制驅(qū)動(dòng)電壓輸入VDD連接第一輸入端II，并使控制信號(hào)輸入Vgn-1連接第二輸入端12，以及使第三輸入端13與第一負(fù)電壓輸入VGL斷開(kāi)連接。
[0063]如圖9所示，當(dāng)驅(qū)動(dòng)單元I處于第二驅(qū)動(dòng)態(tài)時(shí)，控制單元(圖中未示出)控制第一輸入端Il連接驅(qū)動(dòng)電壓輸入VDD，并使控制信號(hào)輸入Vgn-1與第二輸入端12斷開(kāi)連接，以及維持第三輸入端13與第一負(fù)電壓輸入VGL之間的斷開(kāi)狀態(tài)。
[0064]如圖10所示，當(dāng)驅(qū)動(dòng)單元I處于第二截止態(tài)時(shí)，控制單元(圖中未示出)控制第一負(fù)電壓輸入VGL連接第三輸入端13，并使第一輸入端Il與驅(qū)動(dòng)電壓輸入VDD斷開(kāi)連接，以及維持第二輸入端12與控制信號(hào)輸入Vgn-1之間的斷開(kāi)狀態(tài)。
[0065]還包括第一截止單元4。第一截止單元4用于使驅(qū)動(dòng)部件2停止輸出電壓。如圖7和圖10所示，第一截止單元4于驅(qū)動(dòng)單元I處于第一截止態(tài)以及處于第二截止態(tài)時(shí)，于控制單元(圖中未示出)控制下與第二輸入端12連接。同時(shí)，于驅(qū)動(dòng)單元I處于第一驅(qū)動(dòng)態(tài)以及處于第二驅(qū)動(dòng)態(tài)時(shí)，于控制單元控制下與第二輸入端12斷開(kāi)連接。上述的第一截止單元4通過(guò)與驅(qū)動(dòng)單元I第二輸入端12的連通關(guān)系，即與驅(qū)動(dòng)部件2控制端的連通關(guān)系，使驅(qū)動(dòng)部件2完全關(guān)閉。在本發(fā)明的一種【具體實(shí)施方式】中，驅(qū)動(dòng)部件2可以主要由一驅(qū)動(dòng)管形成。進(jìn)一步的，由于本發(fā)明的技術(shù)方案的應(yīng)用領(lǐng)域主要為顯示面板上的柵極驅(qū)動(dòng)電路，因此可采用Oxide TFT作為優(yōu)選實(shí)現(xiàn)方式。在上述的驅(qū)動(dòng)部件2采用Oxide TFT作為實(shí)施方式的情況下，在一種較優(yōu)的實(shí)施方式中，第一截止單元4可以主要由一第二負(fù)電壓輸入形成，并且該第二負(fù)電壓輸入的負(fù)電壓取值可以根據(jù)作為驅(qū)動(dòng)部件2的驅(qū)動(dòng)管的閾值電壓(Vth)進(jìn)行調(diào)節(jié)，一種較優(yōu)的實(shí)施方式是，第二負(fù)電壓輸入的負(fù)電壓可設(shè)置為-ι?ν。通過(guò)調(diào)節(jié)第二負(fù)電壓的輸出，可以適應(yīng)具有不同閾值電壓(Vth)的Oxide TFT，防止由于Oxide TFT的驅(qū)動(dòng)部件2的柵源之間電壓相等，而產(chǎn)生漏電流，進(jìn)而影響驅(qū)動(dòng)單元I的電壓輸出。
[0066]于上述技術(shù)方案的基礎(chǔ)上，控制單元中包括:第一 NMOS開(kāi)關(guān)管，第一 NMOS開(kāi)關(guān)管連接于第一負(fù)電壓輸入VGL與第三輸入端13之間。第一 NMOS開(kāi)關(guān)管于驅(qū)動(dòng)單元I處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，使第一負(fù)電壓輸入VGL連接到驅(qū)動(dòng)單元I的第三輸入端13，于驅(qū)動(dòng)單元I處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止，使第一負(fù)電壓輸入VGL與驅(qū)動(dòng)單元I的第三輸入端13斷開(kāi)連接。第一負(fù)電壓輸入VGL的作用是限定驅(qū)動(dòng)單元輸出的低電壓的電壓值，該第一負(fù)電壓輸入 VGL可根據(jù)需要的低電壓輸出值進(jìn)行調(diào)整。
[0067]于上述技術(shù)方案的基礎(chǔ)上，控制單元中還包括:第二 NMOS開(kāi)關(guān)管。第二 NMOS開(kāi)關(guān)管連接于第一截止單元4與第二輸入端12之間，并且在第二 NMOS開(kāi)關(guān)管于驅(qū)動(dòng)單元I處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，使第一截止單元4連接到驅(qū)動(dòng)單元I的第二輸入端12 ;于驅(qū)動(dòng)單元I處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止，使第一截止單元4與驅(qū)動(dòng)單元I的第二輸入端12斷開(kāi)連接。
[0068]于上述技術(shù)方案的基礎(chǔ)上，由于上述的第一 NMOS管和第二 NMOS管的導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，即均在第一截止態(tài)和第二截止態(tài)下導(dǎo)通，在第一驅(qū)動(dòng)態(tài)和第二驅(qū)動(dòng)態(tài)下截止，因此在一種較優(yōu)的實(shí)施方式中，上述的第一 NMOS管和第二 NMOS管可以共同連接于控制單元中的第一控制電平輸入，以減少像素驅(qū)動(dòng)電路板面的控制電平輸入，從而利于簡(jiǎn)化布圖。第一控制電平輸入連接于第一 NMOS開(kāi)關(guān)管和第二 NMOS開(kāi)關(guān)管的柵極，用于控制第一 NMOS開(kāi)關(guān)管和第二 NMOS開(kāi)關(guān)管的導(dǎo)通和截止。因此，在第一截止態(tài)時(shí)以及第二截止態(tài)時(shí)，第一控制電平輸入為正電壓輸入，在第一驅(qū)動(dòng)態(tài)和第二驅(qū)動(dòng)態(tài)時(shí)為負(fù)電壓輸入。進(jìn)一步的，第一控制電平輸入的正電壓輸入可為15V,負(fù)電壓輸入可為-15V。
[0069]于上述技術(shù)方案的基礎(chǔ)上，控制單元包括第三NMOS開(kāi)關(guān)管，第三NMOS開(kāi)關(guān)管連接于第二輸入端12和控制信號(hào)輸入Vgn-1之間，以控制驅(qū)動(dòng)單元I的第二輸入端12和控制信號(hào)輸入Vgn-1在不同工作態(tài)下的連通狀態(tài)。第三NMOS開(kāi)關(guān)管于驅(qū)動(dòng)單元I處于第一截止態(tài)，第二驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)截止，于驅(qū)動(dòng)單元I處于第一驅(qū)動(dòng)態(tài)時(shí)導(dǎo)通。
[0070]于上述技術(shù)方案的基礎(chǔ)上，控制單元還包括:第四NMOS開(kāi)關(guān)管，第二控制電平輸入。第四NMOS開(kāi)關(guān)管連接于第三NMOS開(kāi)關(guān)管的柵極和控制信號(hào)輸入Vgn-1之間。第二控制電平輸入連接第四NMOS開(kāi)關(guān)管的柵極，控制第四NMOS開(kāi)關(guān)管的導(dǎo)通和截止。第二控制電平輸入于驅(qū)動(dòng)單元I處于第一截止態(tài)，第二驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)，輸入負(fù)電壓以控制第四NMOS開(kāi)關(guān)管截止，因此控制信號(hào)不會(huì)通過(guò)第四NMOS開(kāi)關(guān)管到達(dá)第三NMOS開(kāi)關(guān)管的柵極。第二控制電平輸入于驅(qū)動(dòng)單元I處于第一驅(qū)動(dòng)態(tài)時(shí)，輸入正電壓以控制第四NMOS開(kāi)關(guān)管導(dǎo)通，此時(shí)控制信號(hào)輸入Vgn-1可通過(guò)第四NMOS開(kāi)關(guān)管到達(dá)第三NMOS開(kāi)關(guān)管的柵極，從而間接地控制第三NMOS開(kāi)關(guān)管處于導(dǎo)通，使控制信號(hào)輸入Vgn-1通過(guò)第三NMOS開(kāi)關(guān)管，連通驅(qū)動(dòng)單元I的第二輸入端12。在一種【具體實(shí)施方式】中，上述的第二控制電平的正電壓輸入可為15V，負(fù)電壓輸入可為-15V。通過(guò)上述的第四NMOS開(kāi)關(guān)管，可以有效地對(duì)第三NMOS開(kāi)關(guān)管實(shí)現(xiàn)導(dǎo)通控制。
[0071]于上述技術(shù)方案的基礎(chǔ)上，控制單元還包括:第五NMOS開(kāi)關(guān)管，第三控制電平輸入，第二截止單元。第五NMOS開(kāi)關(guān)管連接于第三NMOS開(kāi)關(guān)管的柵極和第二截止單元之間。第三控制電平輸入連接第五NMOS開(kāi)關(guān)管的柵極。第三控制電平輸入于驅(qū)動(dòng)單元I處于第二驅(qū)動(dòng)態(tài)時(shí)控制第五NMOS開(kāi)關(guān)管導(dǎo)通，第五NMOS開(kāi)關(guān)管導(dǎo)通時(shí)，使第二截止單元連通第三NMOS的柵極。第三控制電平于驅(qū)動(dòng)單元I處于第一截止態(tài)、第一驅(qū)動(dòng)態(tài)以及第二截止態(tài)時(shí)控制第五NMOS開(kāi)關(guān)管截止，使第二截止單元不會(huì)連通第三NMOS開(kāi)關(guān)管的柵極。通過(guò)設(shè)置第二截止單元并通過(guò)第五NMOS開(kāi)關(guān)管進(jìn)行控制，可以實(shí)現(xiàn)第三NMOS開(kāi)關(guān)管在截止?fàn)顟B(tài)下為完全關(guān)閉，防止出現(xiàn)漏電流導(dǎo)致的電路失效問(wèn)題。在一種較優(yōu)的實(shí)施方式中，第二截止單元可采用第三負(fù)電壓輸入。第三負(fù)電壓輸入可以進(jìn)行調(diào)節(jié)，以適應(yīng)具有不同截止閾值電壓(Vth)的第三NMOS開(kāi)關(guān)管，可選的，第三負(fù)電壓輸入可為-12V。在另一種【具體實(shí)施方式】中，上述的第三控制電平輸入的正電壓輸入可為15V,負(fù)電壓輸入可為-15V。
[0072]本發(fā)明的實(shí)施例中還包括一種顯示面板，采用了包括上述的柵極驅(qū)動(dòng)電路。其中，主要由多級(jí)柵極驅(qū)動(dòng)電路組成驅(qū)動(dòng)電路，每一級(jí)柵極驅(qū)動(dòng)路的輸出作為下一級(jí)柵極驅(qū)動(dòng)電路的控制信號(hào)輸入。
[0073]圖11為本發(fā)明一種柵極驅(qū)動(dòng)電路的一種具體的實(shí)施例的電路結(jié)構(gòu)示意圖。需要說(shuō)明的是:圖11中的電路結(jié)構(gòu)僅是在本發(fā)明思想下的一種具體的體現(xiàn)，且附圖中給出的具體器件僅是為了對(duì)本發(fā)明的技術(shù)方案進(jìn)行說(shuō)明，并非對(duì)本發(fā)明的技術(shù)方案進(jìn)行限制。實(shí)際應(yīng)用中的集成柵極驅(qū)動(dòng)電路包含有多級(jí)如本發(fā)明的柵極驅(qū)動(dòng)電路，為了說(shuō)明方便起見(jiàn)，圖11僅示出了其中一級(jí)柵極驅(qū)動(dòng)電路的完整結(jié)構(gòu)示意圖。圖11中的Rload，Cload分別代表該級(jí)柵極掃描電路的負(fù)載。結(jié)合圖11和圖12所示，電路中包括:組成上述驅(qū)動(dòng)單元的驅(qū)動(dòng)管Ml和電容C，組成上述控制單元的第一 NMOS開(kāi)關(guān)管Tl，第二 NMOS開(kāi)關(guān)管T2，第三NMOS開(kāi)關(guān)管T3，第四NMOS開(kāi)關(guān)管T4以及第五NMOS開(kāi)關(guān)管T5，驅(qū)動(dòng)電壓輸入VDD，控制信號(hào)輸入Vgn-1，第一負(fù)電壓輸入VGL (為-5V)，形成第一截止單元的第二負(fù)電壓輸入VLl (為-10V)，形成第二截止單元的第三負(fù)電壓輸入VL2(為-12V)，第一控制電平輸入CLK1(為正負(fù)15V)，第二控制電平輸入CLK2 (為正負(fù)15V)，第三控制電平輸入CLK3 (為正負(fù)15V)。各部件之間的連接關(guān)系如圖11所示。[0074]當(dāng)驅(qū)動(dòng)單元處于第一截止態(tài)時(shí)，第一控制電平輸入CLKl將正電壓15V加載到第二NMOS開(kāi)關(guān)管T2的柵極，使第二 NMOS開(kāi)關(guān)管T2導(dǎo)通，因此，第二負(fù)電壓輸入VLl將電壓-1OV加載到驅(qū)動(dòng)管Ml的柵極，即此時(shí)Q點(diǎn)電壓為-10V，使驅(qū)動(dòng)管Ml截止，驅(qū)動(dòng)電壓輸入VDD不通過(guò)驅(qū)動(dòng)管Ml ;同時(shí)，第一控制電平輸入CLKl將正電壓15V加載到第一 NMOS開(kāi)關(guān)管Tl的柵極，使第一 NMOS開(kāi)關(guān)管Tl導(dǎo)通，因此，第一負(fù)電壓輸入VGL連接驅(qū)動(dòng)單元的輸出端O點(diǎn)，使驅(qū)動(dòng)單元在第一截止態(tài)時(shí)，O點(diǎn)的輸出電壓Vgn為-5V。
[0075]當(dāng)驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)時(shí)，第二控制電平輸入CLK2向第四NMOS開(kāi)關(guān)管T4輸出高電壓，使控制信號(hào)輸入Vgn-1通過(guò)第四NMOS開(kāi)關(guān)管T4，經(jīng)過(guò)S點(diǎn)連通第三匪OS開(kāi)關(guān)管T3的柵極。此時(shí)S點(diǎn)的電壓Vs=Vgn-l=15V,因此第三NMOS開(kāi)關(guān)管T3導(dǎo)通，使控制信號(hào)輸入Vgn-1通過(guò)第三NMOS開(kāi)關(guān)管T3，到達(dá)Q點(diǎn)，使Q點(diǎn)的電壓VQ=Vgn_l=15V，從而使驅(qū)動(dòng)管Ml導(dǎo)通。由于驅(qū)動(dòng)單元在第一驅(qū)動(dòng)態(tài)的初始階段，驅(qū)動(dòng)管Ml為逐漸導(dǎo)通，因此電容C兩端的電壓Vq和Vgn在初始時(shí)分別為15V和0V，即電容C兩端存在15V電壓差，從而可以對(duì)電容C充電。同時(shí)由于驅(qū)動(dòng)管Ml被導(dǎo)通，Vgn逐漸升高。電容C為了維持兩端15V的電壓差產(chǎn)生電壓自舉，即隨著Vgn的升高，相應(yīng)的抬高另一端的電壓VQ，以使電容C兩端始終維持在15V的電壓差。隨著Vq的升高，驅(qū)動(dòng)管Ml被更快地導(dǎo)通，進(jìn)而又促使驅(qū)動(dòng)單元的輸出端O點(diǎn)的輸出電壓Vgn被更快地上拉。當(dāng)驅(qū)動(dòng)管Ml完全導(dǎo)通，Vgn迅速被上拉到驅(qū)動(dòng)電壓輸AVDD的15V。此時(shí)Vq由于電容C的自舉作用，達(dá)到約30V。
[0076]當(dāng)驅(qū)動(dòng)單元處于第二驅(qū)動(dòng)態(tài)時(shí)，第一控制電平輸入CLKl，第二控制電平輸入CLK2均為負(fù)電壓輸入(-15V)，而第三控制電平輸入CLK3為正電壓輸入(15V)，因此，第三負(fù)電壓輸入VL2通過(guò)第五NMOS開(kāi)關(guān)管，S點(diǎn)的電壓Vs變?yōu)?12V，使第三NMOS開(kāi)關(guān)管T3快速截止，控制信號(hào)輸入Vgn-1不能通過(guò)第三NMOS開(kāi)關(guān)管T3。由于驅(qū)動(dòng)單元在第一驅(qū)動(dòng)態(tài)下時(shí)，電容C兩端存在電壓差，使電容C充電，因此，在第二驅(qū)動(dòng)態(tài)時(shí)，電容C放電，維持Q點(diǎn)的高電壓，使驅(qū)動(dòng)管Ml維持在導(dǎo)通狀態(tài)下，進(jìn)而使驅(qū)動(dòng)電壓輸入VDD持續(xù)通過(guò)驅(qū)動(dòng)管Ml。因此第二驅(qū)動(dòng)態(tài)下，驅(qū)動(dòng)單元的輸出端O點(diǎn)的輸出電壓Vgn保持為15V。
[0077]當(dāng)驅(qū)動(dòng)單元處于第二截止態(tài)時(shí)，第一控制電平輸入CLKl再次變?yōu)檎妷狠斎?15V)，而第二控制電平輸入CLK2以及第三控制電平輸入CLK3為負(fù)電壓輸入(-15V)。由于第二 NMOS開(kāi)關(guān)管T2被導(dǎo)通，導(dǎo)致第二負(fù)電壓輸入VLl輸入到驅(qū)動(dòng)管Ml的柵極，使驅(qū)動(dòng)管Ml快速截止，驅(qū)動(dòng)單兀輸出端O點(diǎn)的電壓輸出Vgn迅速被下拉為第一負(fù)電壓輸入VGL的-5V。
[0078]圖13為通過(guò)圖11所示柵極驅(qū)動(dòng)電路得到的柵極驅(qū)動(dòng)波形測(cè)試圖。其中橫軸方向?yàn)闇y(cè)試時(shí)間，縱軸方向?yàn)闁艠O驅(qū)動(dòng)電路輸出的柵極信號(hào)電壓，圖中，每條波形曲線代表一級(jí)柵極驅(qū)動(dòng)電路的輸出。相鄰的三條波形曲線分別代表上一級(jí)柵極驅(qū)動(dòng)電路的輸出，本級(jí)柵極驅(qū)動(dòng)電路的輸出和下一級(jí)柵極驅(qū)動(dòng)電路的輸出，相互之間相差一個(gè)時(shí)刻，與圖12中Vgn-1與Vgn相差一個(gè)時(shí)刻相應(yīng)。為了說(shuō)明方便，圖13中僅示出了由多級(jí)柵極驅(qū)動(dòng)電路組成的驅(qū)動(dòng)電路中的起始三級(jí)柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)波形輸出和最后三級(jí)柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)波形輸出。可以理解的是，在中間還有多級(jí)柵極驅(qū)動(dòng)波形輸出，相互之間相差一個(gè)時(shí)刻。由圖13可見(jiàn)，柵極信號(hào)能夠迅速上拉到所需的柵極輸出信號(hào)，并迅速下拉到所需的低電平狀態(tài)。因此，通過(guò)本發(fā)明的柵極驅(qū)動(dòng)電路可以輸出理想的柵極驅(qū)動(dòng)波形，而不會(huì)因?yàn)轵?qū)動(dòng)單元中可能存在的漏電流導(dǎo)致電路失效。
[0079]本發(fā)明的一種柵極驅(qū)動(dòng)電路及顯示面板，能夠防止處于耗盡模式的Oxide TFT產(chǎn)生漏電流，而造成電路失效的問(wèn)題。同時(shí)，本發(fā)明的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)簡(jiǎn)單，因此在顯示面板的占用面積小，有利于板面控制，以實(shí)現(xiàn)窄邊框。此外，本發(fā)明的一種柵極驅(qū)動(dòng)電路可以根據(jù)所使用的TFT晶體管的閾值電壓，調(diào)整電壓輸入，從而擴(kuò)大了本發(fā)明的適用范圍。
[0080]以上所述僅為本發(fā)明較佳的實(shí)施例，并非因此限制本發(fā)明的實(shí)施方式及保護(hù)范圍，對(duì)于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識(shí)到凡運(yùn)用本發(fā)明說(shuō)明書(shū)及圖示內(nèi)容所作出的等同替換和顯而易見(jiàn)的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種柵極驅(qū)動(dòng)電路，其特征在于，包括: 驅(qū)動(dòng)單兀，控制單兀，第一負(fù)電壓輸入，驅(qū)動(dòng)電壓輸入，控制信號(hào)輸入； 所述驅(qū)動(dòng)單元包括一驅(qū)動(dòng)部件和一電壓存儲(chǔ)部件；所述驅(qū)動(dòng)部件包括控制端，用以輸入驅(qū)動(dòng)電壓的第一電極和用以輸出電壓的第二電極，并根據(jù)所述驅(qū)動(dòng)部件控制端上加載的電壓變化調(diào)整所述驅(qū)動(dòng)部件輸出的電壓大小； 所述驅(qū)動(dòng)部件的第一電極形成所述驅(qū)動(dòng)單元的第一輸入端；所述電壓存儲(chǔ)部件的一端與所述驅(qū)動(dòng)部件的控制端并聯(lián)形成所述驅(qū)動(dòng)單元的第二輸入端；所述電壓存儲(chǔ)部件的另一端與所述驅(qū)動(dòng)部件的第二電極并聯(lián)同時(shí)形成所述驅(qū)動(dòng)單元的第三輸入端和輸出端； 所述控制單元使所述驅(qū)動(dòng)單元順序并循環(huán)的工作于第一截止態(tài)，第一驅(qū)動(dòng)態(tài)，第二驅(qū)動(dòng)態(tài)以及第二截止態(tài)； 所述驅(qū)動(dòng)單元處于所述第一截止態(tài)時(shí)，所述控制單元控制所述第一負(fù)電壓輸入連接所述第三輸入端； 所述驅(qū)動(dòng)單元處于所述第一驅(qū)動(dòng)態(tài)時(shí)，所述控制單元控制所述驅(qū)動(dòng)電壓輸入連接所述第一輸入端，以及使所述控制信號(hào)輸入連接所述第二輸入端，并使所述第三輸入端與所述第一負(fù)電壓輸入斷開(kāi)連接； 所述驅(qū)動(dòng)單元處于所述第二驅(qū)動(dòng)態(tài)時(shí)，所述控制單元控制所述第一輸入端連接所述驅(qū)動(dòng)電壓輸入，以及使所述控制信號(hào)與所述第二輸入端斷開(kāi)連接； 所述驅(qū)動(dòng)單元處于所述第二截止態(tài)時(shí)，所述控制單元控制所述第一負(fù)電壓輸入連接所述第三輸入端；并使所述第一輸入端與所述驅(qū)動(dòng)電壓輸入斷開(kāi)連接； 還包括第一截止單元，所述第一截止單元用于使所述驅(qū)動(dòng)部件停止輸出電壓，且于所述驅(qū)動(dòng)單元處于第一截止態(tài)以及處于第二`截止態(tài)時(shí)，于所述控制單元控制下與所述第二輸入端連接，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)以及處于第二驅(qū)動(dòng)態(tài)時(shí)，于所述控制單元控制下與所述第二輸入端斷開(kāi)連接。
2.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，所述控制單元包括: 第一 NMOS開(kāi)關(guān)管，所述第一 NMOS開(kāi)關(guān)管連接于所述第一負(fù)電壓輸入與所述第三輸入端之間； 所述第一 NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止。
3.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，所述控制單元包括: 第二 NMOS開(kāi)關(guān)管，所述第二 NMOS開(kāi)關(guān)管連接于所述第一截止單元與所述第二輸入端之間； 所述第二 NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止。
4.如權(quán)利要求2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述控制單元包括: 第二 NMOS開(kāi)關(guān)管；所述第二 NMOS開(kāi)關(guān)管連接于所述第一截止單元與所述驅(qū)動(dòng)單元的第二輸入端之間； 所述第二 NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)及第二截止態(tài)時(shí)導(dǎo)通，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)及第二驅(qū)動(dòng)態(tài)時(shí)截止； 所述第一 NMOS開(kāi)關(guān)管與所述第二 NMOS開(kāi)關(guān)管共同連接于第一控制電平輸入；所述第一 NMOS開(kāi)關(guān)管與所述第二 NMOS開(kāi)關(guān)管的通斷狀態(tài)相同。
5.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于， 所述控制單元包括第三NMOS開(kāi)關(guān)管，所述第三NMOS開(kāi)關(guān)管連接于所述第二輸入端和所述控制信號(hào)輸入之間； 所述第三NMOS開(kāi)關(guān)管于所述驅(qū)動(dòng)單元處于第一截止態(tài)，第二驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)截止，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)時(shí)導(dǎo)通。
6.如權(quán)利要求5所述的柵極驅(qū)動(dòng)電路，其特征在于，所述控制單元還包括: 第四NMOS開(kāi)關(guān)管，第二控制電平輸入；所述第四NMOS開(kāi)關(guān)管連接于所述第三NMOS開(kāi)關(guān)管的柵極和所述控制信號(hào)輸入之間；所述第二控制電平輸入連接所述第四匪OS開(kāi)關(guān)管的柵極； 所述第二控制電平輸入于所述驅(qū)動(dòng)單元處于第一截止態(tài)，第二驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)，控制所述第四NMOS開(kāi)關(guān)管截止，于所述驅(qū)動(dòng)單元處于第一驅(qū)動(dòng)態(tài)時(shí)控制所述第四NMOS開(kāi)關(guān)管導(dǎo)通。
7.如權(quán)利要求6所述的柵極驅(qū)動(dòng)電路，其特征在于，所述控制單元還包括: 第五NMOS開(kāi)關(guān)管，第三控制電平輸入，第二截止單元；所述第五NMOS開(kāi)關(guān)管連接于所述第三NMOS開(kāi)關(guān)管的控制端和所述第二截止單元之間；所述第三控制電平輸入連接所述第五NMOS開(kāi)關(guān)管的控制端； 所述第三控制電平輸入于所述驅(qū)動(dòng)單元處于第二驅(qū)動(dòng)態(tài)時(shí)控制所述第五NMOS開(kāi)關(guān)管導(dǎo)通，于所述驅(qū)動(dòng)單元處于第`一截止態(tài)，第一驅(qū)動(dòng)態(tài)及第二截止態(tài)時(shí)控制所述第五NMOS開(kāi)關(guān)管截止。
8.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)部件主要由一TFT驅(qū)動(dòng)管形成。
9.如權(quán)利要求8所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第一截止單元主要由一第二負(fù)電壓輸入形成。
10.如權(quán)利要求7所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第二截止單元主要由一第三負(fù)電壓輸入形成。
11.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，所述電壓存儲(chǔ)部件主要由一電容形成。
12.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第一負(fù)電壓輸入為-5V。
13.如權(quán)利要求9所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第二負(fù)電壓輸入為-10V。
14.如權(quán)利要求10所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第三負(fù)電壓輸入為-12V。
15.一種顯示面板，其特征在于，包括如權(quán)利要求1-14中任一項(xiàng)所述的柵極驅(qū)動(dòng)電路。
【文檔編號(hào)】G09G3/36GK103824551SQ201410070214
【公開(kāi)日】2014年5月28日 申請(qǐng)日期:2014年2月27日 優(yōu)先權(quán)日:2014年2月27日
【發(fā)明者】魯佳浩, 牟鑫 申請(qǐng)人:上海和輝光電有限公司