用于示教的處理器系統(tǒng)的制作方法
【專利摘要】一種包括多個部件的用于示教的處理器系統(tǒng)，該多個部件包括算數(shù)邏輯單元、寄存器、指令計(jì)數(shù)器、微指令發(fā)生器、隨機(jī)存取存儲器，其中該多個部件中的一個或多個的至少部分位的操作是完全由分立元件來實(shí)現(xiàn)的，其中該分立元件包括電磁繼電器。該處理器系統(tǒng)能夠進(jìn)行直觀的示教且成本較低。
【專利說明】用于示教的處理器系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及處理器系統(tǒng)，尤其涉及一種用于示教的處理器系統(tǒng)。

【背景技術(shù)】
[0002]目前，計(jì)算機(jī)系統(tǒng)已經(jīng)得到了普遍應(yīng)用，而處理器作為計(jì)算機(jī)系統(tǒng)的核心部件之一，也已經(jīng)變得越來越強(qiáng)大和復(fù)雜。然而，不管是最初的完全由電子管等分立元件構(gòu)成的處理器，還是現(xiàn)在的由大規(guī)模集成電路構(gòu)成的處理器，其基本工作原理仍然存在著很大的相似之處。
[0003]然而，由于現(xiàn)在的處理器系統(tǒng)都是通過納米級的大規(guī)模集成電路實(shí)現(xiàn)的，通過肉眼根本無法觀察大規(guī)模集成電路的操作。因此，盡管目前熟悉計(jì)算機(jī)的人越來越多，但是大部分人對處理器系統(tǒng)的操作原理仍然無法理解。
[0004]目前，在處理器操作原理的教學(xué)過程中，大多采用8051處理器或z80處理器等較簡單的由集成電路構(gòu)成的處理器作為工具，來演示這些處理器對一些指令的操作結(jié)果。然而，使用這些處理器進(jìn)行教學(xué)時，只能看到指令最終的執(zhí)行結(jié)果，而難以看到指令執(zhí)行的整個過程。在有些情況下，可以通過中斷操作等操作來查看執(zhí)行過程的某個階段的數(shù)據(jù)狀態(tài)，然而，由于無法直接看到集成電路內(nèi)部的各個元件的狀態(tài)，因此這種模擬也不夠直觀。
[0005]在較早的計(jì)算機(jī)系統(tǒng)中，也存在完全由分立元件實(shí)現(xiàn)的處理器系統(tǒng)。然而，實(shí)際上，盡管這些處理器系統(tǒng)也是完全由分立元件來實(shí)現(xiàn)的，但是仍然無法觀察各個元件的狀態(tài)，因此這樣的系統(tǒng)也難以用來示教。而且，這些完全由分立元件構(gòu)成的處理器系統(tǒng)體型龐大，造假昂貴，用于進(jìn)行示教成本太高。
[0006]因此，在現(xiàn)有技術(shù)中，缺乏一種能夠用于進(jìn)行直觀的示教的成本比較低的處理器系統(tǒng)。


【發(fā)明內(nèi)容】

[0007]本實(shí)用新型所要解決的正是上述問題，即提供一種能夠用于進(jìn)行直觀的示教的成本比較低的處理器系統(tǒng)。
[0008]根據(jù)本實(shí)用新型的一個方面，提供一種包括多個部件的處理器系統(tǒng)，該多個部件包括算數(shù)邏輯單元、寄存器、指令計(jì)數(shù)器、微指令發(fā)生器、隨機(jī)存取存儲器，其中該多個部件中的一個或多個的至少部分位的操作是完全由分立元件來實(shí)現(xiàn)的，其中該分立元件包括電磁繼電器。
[0009]優(yōu)選地，該多個部件中的該一個或多個的該至少部分位之外的其他位的操作是由集成電路來實(shí)現(xiàn)的。
[0010]優(yōu)選地，該多個部件還包括時鐘信號產(chǎn)生電路，其中該時鐘信號產(chǎn)生電路包括電磁繼電器。
[0011]優(yōu)選地，該時鐘信號產(chǎn)生電路包括開關(guān)，該開關(guān)用于控制該時鐘信號產(chǎn)生電路的時鐘信號的輸出。
[0012]優(yōu)選地,該時鐘信號產(chǎn)生電路能夠在自動輸出模式或手動輸出模式下工作。
[0013]優(yōu)選地，該至少部分位為低2位。
[0014]優(yōu)選地，該多個部件中的全部部件的至少部分位的操作是完全由分立元件來實(shí)現(xiàn)的。
[0015]優(yōu)選地，該處理器系統(tǒng)還包括顯示輸出接口。
[0016]優(yōu)選地，該處理器系統(tǒng)還包括隨機(jī)存取存儲器初始化電路。
[0017]優(yōu)選地，該處理器系統(tǒng)能夠執(zhí)行為了示教而專門設(shè)計(jì)的指令。
[0018]與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下優(yōu)點(diǎn):通過使用分立元件，特別是電磁繼電器來實(shí)現(xiàn)本處理器系統(tǒng)的部分位的操作，可以直觀地查看該處理器系統(tǒng)的相應(yīng)位的操作，從而改善示教的效果。同時，本處理器系統(tǒng)的其他位的操作是通過集成電路來實(shí)現(xiàn)的，這又減少了整個處理器系統(tǒng)的成本。此外，該處理器系統(tǒng)的時鐘信號產(chǎn)生電路可以在自動輸出模式和手動輸出模式兩種模式下操作，從而便于隨時暫停系統(tǒng)的執(zhí)行，從而對相應(yīng)的操作進(jìn)行示教，增加了示教的靈活性。

【專利附圖】

【附圖說明】
[0019]本實(shí)用新型的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實(shí)施例的描述而變得更加明顯，其中:
[0020]圖1a-1e示出了根據(jù)本實(shí)用新型的利用分立元件構(gòu)成各電路的示例；
[0021]圖2示出了根據(jù)本實(shí)用新型的時鐘信號產(chǎn)生電路的原理框圖的示例。
[0022]圖3示出了根據(jù)本實(shí)用新型的寄存器的原理框圖的示例。
[0023]圖4示出了根據(jù)本實(shí)用新型的算術(shù)邏輯單元的原理框圖的示例。
[0024]圖5示出了根據(jù)本實(shí)用新型的隨機(jī)存取存儲器的原理框圖的示例。
[0025]圖6示出了根據(jù)本實(shí)用新型的隨機(jī)存取存儲器初始化電路的原理框圖的示例。
[0026]圖7示出了根據(jù)本實(shí)用新型的指令計(jì)數(shù)器的原理框圖的示例。
[0027]圖8示出了根據(jù)本實(shí)用新型的微指令發(fā)生器的原理框圖的示例。
[0028]圖9示出了根據(jù)本實(shí)用新型的處理器系統(tǒng)的整體結(jié)構(gòu)的原理框圖的示例。

【具體實(shí)施方式】
[0029]下面結(jié)合具體實(shí)施例和附圖對本實(shí)用新型作進(jìn)一步說明，在以下的描述中闡述了更多的細(xì)節(jié)以便于充分理解本實(shí)用新型，但是本實(shí)用新型顯然能夠以多種不同于此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下根據(jù)實(shí)際應(yīng)用情況作類似推廣、演繹，因此不應(yīng)以此具體實(shí)施例的內(nèi)容限制本實(shí)用新型的保護(hù)范圍。
[0030]1、概述
[0031]目前較為復(fù)雜的電子電路系統(tǒng)，一般由集成電路和/或分立元件電路構(gòu)成。集成電路是一種把電路小型化的方式，并通常制造在半導(dǎo)體晶圓表面上。集成電路的示例包括但不限于8051處理器、z80處理器等通用集成電路以及專用集成電路等。在本實(shí)用新型中，所述集成電路一般是可實(shí)現(xiàn)CPU系統(tǒng)的全部或部分功能的集成電路。與集成電路相對的，分立元件電路是指由分立的元件構(gòu)成的電路。分立元件的示例包括分立的電磁繼電器、二極管、電阻器、電容器、電感器等元器件。
[0032]現(xiàn)在的處理器系統(tǒng)有各種各樣的結(jié)構(gòu)。一般而言，處理器系統(tǒng)包括以下幾個部分:算術(shù)邏輯單元、寄存器、隨機(jī)存取存儲器、微指令發(fā)生器以及指令計(jì)數(shù)器。整個系統(tǒng)所有器件，包括算術(shù)邏輯單元、寄存器，以及外部存儲單元的訪問，都由微指令發(fā)生器產(chǎn)生的微指令來控制工作狀態(tài)，指令計(jì)數(shù)器則指出當(dāng)前的執(zhí)行指令與下一條要執(zhí)行的指令。算術(shù)邏輯單元負(fù)責(zé)執(zhí)行加法、減法、邏輯“與”、邏輯“或”等運(yùn)算。算術(shù)邏輯單元的運(yùn)算中間結(jié)果，或者外部存儲器中的數(shù)據(jù)，暫存在該處理器系統(tǒng)內(nèi)部的數(shù)據(jù)寄存器中，便于快速訪問。該處理器系統(tǒng)還可與外部存儲單元相連接，外部存儲單元可以存儲大量的程序代碼以及程序執(zhí)行時需要的數(shù)據(jù)與最終運(yùn)算結(jié)果。
[0033]在本實(shí)用新型中，這些單元中的一個或幾個中的若干位的操作可以是完全由分立元件實(shí)現(xiàn)的。其他位的操作可以是由集成電路來實(shí)現(xiàn)的。下面，將具體描述如何完全利用分立元件來實(shí)現(xiàn)這些元件中的若干位的操作。最后，將描述這些單元如何組合起來實(shí)現(xiàn)一種處理器系統(tǒng)。
[0034]基礎(chǔ)電路
[0035]參見圖la-le，其中示出了利用分立元件構(gòu)成各基礎(chǔ)電路的示例。圖1a的與非門與圖1b的或非門是所有邏輯電路的基礎(chǔ)電路，圖1c的RS觸發(fā)器是所有時序電路的基礎(chǔ)電路。為了說明方便，還在圖1d中示出了半加器電路，半加器電路是加法器基礎(chǔ)電路。在圖1e中示出了只讀存儲器基礎(chǔ)電路le。上述5種電路是本系統(tǒng)中絕大多數(shù)組合電路的基礎(chǔ)原理電路。本領(lǐng)域技術(shù)人員知曉如何采用上述5種基礎(chǔ)電路來構(gòu)成更復(fù)雜的電路。
[0036]本示例種所采用的二極管、電阻器、電容器、電感器以及電磁繼電器等器件不限定特種型號，在具體實(shí)現(xiàn)時，在不違背本示例基本原理的情況下，采用不同型號的器件時，均在本專利保護(hù)范圍內(nèi)。
[0037]本示例在不同的組合邏輯電路中，會根據(jù)具體電路功能再添加外圍的輔助電路，也會有更加復(fù)雜的變化。例如，RS觸發(fā)器通過增加反相電磁繼電器與開關(guān)電磁繼電器構(gòu)成D觸發(fā)器，D觸發(fā)器再增加與門電路構(gòu)成T觸發(fā)器等。本領(lǐng)域技術(shù)人員可根據(jù)需要來構(gòu)想各種可能的變型。
[0038]在圖1a中，示出了利用分立元件實(shí)現(xiàn)的與非門電路的示例。該與非門電路包括電磁繼電器K0、以及與該電磁繼電器KO相連接的電阻器RO及二極管D0、D1。在圖中，InO和Inl端子分別是該與非門電路的兩個輸入端子，而Out端子為該與非門電路的輸出端子。
[0039]類似地，在圖1b中，示出了利用分立元件實(shí)現(xiàn)的或非門電路。該或非門電路包括電磁繼電器K1、以及與該電磁繼電器Kl相連接的二極管D2、D3。
[0040]在圖1c中，示出了利用分立元件實(shí)現(xiàn)的RS觸發(fā)器電路。該RS觸發(fā)器包括電磁繼電器 KA1、KA2、二極管 DV1、DV2、DV3、DV4 以及電阻器 RV1、RV2。
[0041]電磁繼電器KA1、二極管DV1、DV2以及電阻器RVl構(gòu)成的一個典型與非門電路，我們將其稱為與非門A。電磁繼電器KA2、二極管DV3、DV4以及電阻器RV2構(gòu)成的另外一個典型與非門電路，我們將其稱為與非門B。在S、R兩個輸入項(xiàng)全部為高電平或者是全部懸空無輸入時，與非門A的輸出作為與非門B的輸入,經(jīng)過與非門B的反相后，與非門B的輸出又作為與非門A的輸入,經(jīng)過與非門A的反相后,又作為與非門B的輸入。如此反復(fù)循環(huán)，當(dāng)前RS觸發(fā)器電路的電平狀態(tài)，就被保持住了。S、R兩個輸入項(xiàng)不允許同時為低電平，同時為高電平時RS觸發(fā)器電路狀態(tài)不變，S、R兩個輸入項(xiàng)任意輸入項(xiàng)為低電平時，RS觸發(fā)器電路保存的電平相應(yīng)地改變。Q以及(Q非)輸出項(xiàng)為RS觸發(fā)器電路保存的電平的輸出項(xiàng)。
[0042]在圖1d中，示出了利用分立元件實(shí)現(xiàn)的半加器基礎(chǔ)電路，該半加器基礎(chǔ)電路包括:電磁繼電器 K0、K1、K2，二極管 DOO、DO1、D02、D03、D04、D05、D06、D07 以及電阻器 RO、R1、R2。
[0043]在該半加器基礎(chǔ)電路中，電磁繼電器K0、K1，二極管D00、DOl、D02、D03、D04、D05以及電阻器R0、Rl構(gòu)成了 AO與BO兩個輸入項(xiàng)的“異或”門，經(jīng)過異或運(yùn)算后，AO與BO相加后的結(jié)果經(jīng)過電磁繼電器K2的放大后經(jīng)OutO輸出。二極管D06、D07與電阻器R2構(gòu)成了“與”門電路，AO與BO兩個輸入項(xiàng)經(jīng)過與運(yùn)算后，直接經(jīng)過CO輸出，作為AO與BO相加后的進(jìn)位。
[0044]在圖1e中，示出了利用分立元件實(shí)現(xiàn)的兩通閘刀開關(guān)只讀存儲器單元基本門電路(簡稱只讀存儲器單元)，該只讀存儲器單元門電路包括，兩通開關(guān)SO以及電磁繼電器K5、K6。
[0045]在本邏輯電路中，通過撥動兩通開關(guān)S0，可以使只讀存儲單元內(nèi)存儲高或者低電平，然后通過接通電磁繼電器Κ5與電磁繼電器Κ6兩個開關(guān)電磁繼電器，就可以在Out端輸出保存的電平信號。本只讀存儲單元通常是由N行乘N列構(gòu)成一塊完整的只讀存儲器，完整的只讀存儲器會進(jìn)行地址編碼，便于程序訪問。當(dāng)?shù)刂窋?shù)據(jù)經(jīng)過解碼器解碼后，會生成“行”與“列”選擇信號(X、Y)，“行”(X)選擇信號導(dǎo)通電磁繼電器Κ6，“列”(Y)選擇信號導(dǎo)通電磁繼電器Κ5。從而實(shí)現(xiàn)了只讀存儲器的地址訪問。
[0046]當(dāng)然，還可以用其它分立元件或所述分立元件的其他連接方式來構(gòu)成其他所需的基礎(chǔ)電路。如何用電磁繼電器、電阻器及電容器等構(gòu)成其他基礎(chǔ)電路是本領(lǐng)域技術(shù)人員所熟知的。
[0047]使用電磁繼電器，通過觀察電磁繼電器的跳動狀態(tài)，可以直觀地觀察到基礎(chǔ)電路的工作狀態(tài)，從而改善了示教的效果。
[0048]時鐘信號產(chǎn)生電路
[0049]參見圖2，圖2示出了時鐘信號產(chǎn)生電路200的原理框圖的示例。如圖所示，該時鐘信號產(chǎn)生電路200包括單片機(jī)201、電磁繼電器202、開關(guān)S0203、S1204、電源接口 205以及時鐘信號輸出接口 206。優(yōu)選地，該單片機(jī)201是51單片機(jī)。在另一些示例中，該單片機(jī)201可以是其他由集成電路構(gòu)成的單片機(jī)，比如z80單片機(jī)。優(yōu)選地，該電磁繼電器202為電壓開關(guān)電磁繼電器。優(yōu)選地，該時鐘信號產(chǎn)生電路200還包括顯示輸出接口 207。在一示例中，該顯示輸出接口 207可連接例如IXD顯示屏208。該時鐘信號產(chǎn)生電路200還可包括其他輸出接口(未示出)，比如用于連接LED指示燈的接口等。
[0050]該時鐘信號產(chǎn)生電路的操作方式如下:
[0051]I)自動輸出模式:當(dāng)自動輸出控制開關(guān)S0203打開時，單片機(jī)201根據(jù)系統(tǒng)設(shè)置的時間間隔，打開與關(guān)閉輸出繼電器202,在時鐘信號輸出接口 206上,輸出方形正弦波信號。在一不例中，該方形正弦波信號的高電壓為12V,低電壓為0V。
[0052]2)手動輸出模式:當(dāng)自動輸出控制開關(guān)S0203關(guān)閉時，單片機(jī)檢測另外一個開關(guān)S1204的狀態(tài)，根據(jù)開關(guān)狀態(tài)打開與關(guān)閉輸出繼電器202，手動控制時鐘信號輸出接口 206上的輸出，以達(dá)到控制整個系統(tǒng)的執(zhí)行頻率的目的，以便暫停以演示與講解系統(tǒng)狀態(tài)。
[0053]在該時鐘信號產(chǎn)生電路工作時，通過觀察該電磁繼電器的動作，可以直觀地查看該時鐘信號產(chǎn)生電路的工作狀態(tài)，從而對該時鐘信號產(chǎn)生電路的工作原理進(jìn)行示教。同時，通過該顯示輸出接口等，可以將該時鐘信號產(chǎn)生電路的狀態(tài)輸出到IXD顯示屏等顯示裝置上，從而輔助示教工作。
[0054]寄存器
[0055]參見圖3，圖3示出了該處理器系統(tǒng)中的寄存器300的原理框圖的示例。如圖所示，該寄存器300包括單片機(jī)301、電源接口 302、控制總線接口 303、數(shù)據(jù)總線接口 310、總線數(shù)據(jù)采集模塊311、總線導(dǎo)通使能控制模塊306、2個I位寄存器307與308、一組電磁繼電器309組成。
[0056]寄存器300負(fù)責(zé)保存算術(shù)邏輯單元所需要的臨時數(shù)據(jù)，以及其他需要暫時保存的臨時數(shù)據(jù)?？梢詫?shù)據(jù)從寄存器300中讀出，也可以將數(shù)據(jù)寫入寄存器300。優(yōu)選地，該寄存器300還包括顯示輸出接口 304。該顯示輸出接口 304可連接例如IXD顯示屏305或LED指示燈。該寄存器300的當(dāng)前的工作狀態(tài)可經(jīng)由顯示輸出接口 304通過IXD顯示屏305進(jìn)行顯示。
[0057]由于寄存器300是該處理器系統(tǒng)的內(nèi)部寄存器，沒有地址總線來做選通，只有通過控制總線接口 303上的控制信號線(CS)來確定是否本寄存器被選擇使用，即片選信號。還有控制讀寫的，Read與Write信號線，均通過控制總線接口 303接入，數(shù)據(jù)總線由數(shù)據(jù)總線接口 310接入。
[0058]當(dāng)303上CS信號線有效時，總線導(dǎo)通使能控制模塊306由懸空態(tài)跳轉(zhuǎn)為導(dǎo)通狀態(tài)，本寄存器通過數(shù)據(jù)總線接口 310與內(nèi)部總線接通。同時如果是303上的Write信號有效，則低2位(S卩，權(quán)重最小的2位)數(shù)據(jù)，通過數(shù)據(jù)總線接口 310，直接進(jìn)入2個I位寄存器307與308，同時單片機(jī)通過總線數(shù)據(jù)采集模塊311也采集總線數(shù)據(jù)。高6位數(shù)據(jù)直接進(jìn)入單片機(jī)301保存。如果是303上的Read信號有效，則低2位數(shù)據(jù)由2個I位寄存器307與308直接放到數(shù)據(jù)總線接口 310上，高6位則由單片機(jī)301放出，經(jīng)過一組電磁繼電器309放大后，再放到總線310上。
[0059]應(yīng)當(dāng)理解，盡管上述示例僅僅示出了低2位的操作完全通過分立元件來實(shí)現(xiàn)的情況，然而本領(lǐng)域技術(shù)人員可以理解，本實(shí)用新型的寄存器的其他位(例如，高2位，第3-4位，第1-4位等)的操作也可以完全通過分立元件來實(shí)現(xiàn)。例如，通過改變電磁繼電器等分立元件與其他元件的連接方式等，可以改變通過分立元件實(shí)現(xiàn)的位的配置。哪些位的操作完全利用分立元件來實(shí)現(xiàn)可以根據(jù)需要進(jìn)行配置，例如通過該處理器系統(tǒng)的各個部件所位于其上的板卡進(jìn)行定義。
[0060]因此，本實(shí)用新型中完全用分立元件實(shí)現(xiàn)其操作的位不限于低2位，也不限于2位，其數(shù)量和位置可根據(jù)需要來設(shè)計(jì)。
[0061]在該寄存器工作時，通過觀察該電磁繼電器的動作，可以直觀地查看該寄存器的低2位(或者在其他示例中為其他位)的工作狀態(tài)，從而對該寄存器的工作原理進(jìn)行示教。同時，通過該顯示輸出接口等，可以將該寄存器的狀態(tài)輸出到IXD顯示屏等顯示裝置上，從而輔助示教工作。
[0062]算術(shù)邏輯單元
[0063]參見圖4，圖4示出了該處理器系統(tǒng)中的算術(shù)邏輯單元400的原理框圖的示例。如圖所示，算術(shù)邏輯單元包括單片機(jī)401、電源接口 402、控制總線接口 403、總線導(dǎo)通使能控制模塊406、A寄存器內(nèi)部數(shù)據(jù)接口 414、B寄存器內(nèi)部數(shù)據(jù)接口 413、C寄存器數(shù)據(jù)總線接口 407、1位全加器409，I位半加器410、2位“與”運(yùn)算器411、2位“或”運(yùn)算器412、總線數(shù)據(jù)采集模塊415以及電磁繼電器組408。其中，前面已經(jīng)介紹了如何采用電磁繼電器來構(gòu)成“與”運(yùn)算器及“或”運(yùn)算器以及半加器和全加器。
[0064]同樣，優(yōu)選地，該算術(shù)邏輯單元400還包括顯示輸出接口 404。該顯示輸出接口 404可連接例如IXD顯示屏405或LED指示燈。該算術(shù)邏輯單元的當(dāng)前的工作狀態(tài)可經(jīng)由顯示輸出接口 404通過IXD顯示屏405進(jìn)行顯示。
[0065]算術(shù)邏輯單元400負(fù)責(zé)執(zhí)行加法和邏輯運(yùn)算等操作。所執(zhí)行的具體操作由控制信號決定。
[0066]算術(shù)邏輯單元400的工作啟動信號，均來自控制總線接口 403。工作啟動信號包括執(zhí)行加法運(yùn)算信號、“與”運(yùn)算信號、“或”運(yùn)算信號，這三組信號互斥，即任意時刻最多只有一個信號有效。當(dāng)執(zhí)行加法運(yùn)算時，加數(shù)與被加數(shù)，必須先預(yù)選存儲到A寄存器與B寄存器中，加數(shù)與被加數(shù)通過A寄存器內(nèi)部數(shù)據(jù)接口 414以及B寄存器內(nèi)部數(shù)據(jù)接口 413進(jìn)入，低2位經(jīng)過I位全加器409，I位半加器410，高6位經(jīng)過總線數(shù)據(jù)采集模塊415由單片機(jī)401采集，并執(zhí)行加法運(yùn)算。加法運(yùn)算結(jié)果，經(jīng)過電磁繼電器組408與總線導(dǎo)通使能控制模塊406，直接輸出至C寄存器數(shù)據(jù)總線接口 407，寫入寄存器C中。
[0067]其余的“與”運(yùn)算、“或”運(yùn)算，原理與加法運(yùn)算相同，唯一不同的是，控制信號是“與”運(yùn)算、“或”運(yùn)算控制信號，分別啟動411與412運(yùn)算器。
[0068]同樣，該算術(shù)邏輯單元中完全用分立元件實(shí)現(xiàn)其操作的位不限于低2位，也不限于2位，其數(shù)量和位置可根據(jù)需要來設(shè)計(jì)。
[0069]在該算術(shù)邏輯單元工作時，通過觀察該電磁繼電器的動作，可以直觀地查看該算術(shù)邏輯單元的低2位(或者在其他示例中為其他位)的工作狀態(tài)，從而對該寄存器的工作原理進(jìn)行示教。同時，通過該顯示輸出接口等，可以將該寄存器的狀態(tài)輸出到LCD顯示屏等顯示裝置上，從而輔助示教工作。
[0070]隨機(jī)存取存儲器
[0071]參見圖5，圖5示出了該處理器系統(tǒng)中的隨機(jī)存取存儲器500的原理框圖的示例。如圖所示，隨機(jī)存取存儲器500包括單片機(jī)501、板卡電源接口 502、控制總線接口 503、地址總線接口 511、數(shù)據(jù)總線接口 510、總線數(shù)據(jù)采集模塊512、地址解碼器509、N組8位存儲器
508、內(nèi)部總線506以及電磁繼電器組507。
[0072]同樣，優(yōu)選地，該隨機(jī)存取存儲器500還包括顯示輸出接口 504。該顯示輸出接口504可連接例如IXD顯示屏505或LED指示燈。
[0073]隨機(jī)存取存儲器500負(fù)責(zé)程序代碼以及程序執(zhí)行器件的數(shù)據(jù)的保存，可以對其進(jìn)行讀操作，寫操作。讀寫操作涉及的3個控制信號，均來自控制總線接口 503。所述控制信號包括片選信號、讀信號以及寫信號。數(shù)據(jù)與地址總線與數(shù)據(jù)總線接口 510與地址總線接口 511相連接。
[0074]當(dāng)控制總線接口 503上的片選信號有效后，系統(tǒng)的地址總線數(shù)據(jù)通過地址總線接口 511引入，數(shù)據(jù)總線數(shù)據(jù)通過數(shù)據(jù)總線接口 510引入。地址總線數(shù)據(jù)，先經(jīng)過地址解碼器
509。當(dāng)?shù)刂方獯a器509發(fā)現(xiàn)是低2位(在其他情況下，可以是所定義的其他位)地址時，N組8位存儲器508導(dǎo)通，通過控制總線接口 503上的“讀”或“寫”信號位的控制，將數(shù)據(jù)通過內(nèi)部總線506輸出至數(shù)據(jù)總線接口 510(讀操作)，或者將數(shù)據(jù)保存到N組8位存儲器508中(寫操作)。如果此時的地址總線上的數(shù)據(jù)超出低2位(或所定義的其他位)時，則單片機(jī)501通過總線數(shù)據(jù)采集模塊512，將超出低兩位(或所定義的其他位)的數(shù)據(jù)保存在單片機(jī)501中(寫操作)，或者單片機(jī)501經(jīng)過電磁繼電器組507，將地址信號線上要求的數(shù)據(jù)，通過內(nèi)部總線506送到數(shù)據(jù)總線接口 510 (讀操作)。
[0075]這樣，部分?jǐn)?shù)據(jù)的存取操作通過電磁繼電器組成的存儲電路實(shí)現(xiàn)，大部分的數(shù)據(jù)存取通過單片機(jī)實(shí)現(xiàn)，可以保存大量數(shù)據(jù)。同樣，該隨機(jī)存取存儲器中完全用分立元件實(shí)現(xiàn)其操作的位不限于低2位，也不限于2位，其數(shù)量和位置可根據(jù)需要來設(shè)計(jì)。
[0076]通過電磁繼電器，以及可選的IXD顯示屏和LED指示燈，可以對該隨機(jī)存取存儲器的工作原理進(jìn)行示教。
[0077]隨機(jī)存取存儲器初始化電路
[0078]由于本系統(tǒng)設(shè)計(jì)了程序存儲器與數(shù)據(jù)存儲器是分開存儲的。而程序存儲器在系統(tǒng)實(shí)驗(yàn)時，需要提前初始化，系統(tǒng)運(yùn)行的程序指令，由PC電腦上的編譯器來完成，編譯成機(jī)器指令代碼后，需要下載到程序存儲器中，因此有一個專門的程序下載電路。
[0079]參見圖6，圖6示出了該處理器系統(tǒng)中的隨機(jī)存取存儲器初始化電路600的原理框圖的示例。本領(lǐng)域技術(shù)人員可以理解，該隨機(jī)存取存儲器初始化電路600可以獨(dú)立于該處理器系統(tǒng)，或者是該處理器系統(tǒng)的一部分。
[0080]通過該初始化電路600，可以將本處理器系統(tǒng)初始化。如圖所示，隨機(jī)存取存儲器初始化電路包括單片機(jī)601、電源接口 602、RS232串口通訊接口 603、控制總線接口 605、地址總線接口 607、數(shù)據(jù)總線接口 608以及電磁繼電器組604、606。
[0081]在電腦上編寫的程序經(jīng)過編譯后，需要在我們的示教系統(tǒng)上運(yùn)行的話，需要由電腦下載到我們的程序存儲RAM中，這時需要連接電腦的COM串口，也就是通過RS232串口通訊接口 603將編譯好的程序先下載到單片機(jī)601中，然后單片機(jī)601根據(jù)我們系統(tǒng)的時鐘頻率，分別通過電磁繼電器組604、606發(fā)出寫隨機(jī)存取存儲器的地址信號(通過地址總線接口 607)、控制信號(通過控制總線接口 605)以及要寫的數(shù)據(jù)(通過數(shù)據(jù)總線接口 608)，這樣就完成了系統(tǒng)程序的初始化。
[0082]指令計(jì)數(shù)器(IP)
[0083]指令計(jì)數(shù)器是計(jì)算機(jī)處理器的核心控制器之一，它指出當(dāng)前與下一條運(yùn)行程序代碼的地址空間。
[0084]參見圖7，圖7示出了該處理器系統(tǒng)中的指令計(jì)數(shù)器700的原理框圖的示例。如圖所示，指令計(jì)數(shù)器700包括單片機(jī)701、電源接口 702、控制總線接口 703、地址總線接口
707、數(shù)據(jù)總線接口709、電磁繼電器組706、總線數(shù)據(jù)采集模塊704以及可設(shè)置T觸發(fā)器組
708。
[0085]同樣，優(yōu)選地，該隨機(jī)存取存儲器700還包括顯示輸出接口 704。該顯示輸出接口704可連接例如IXD顯示屏705或LED指示燈。
[0086]指令計(jì)數(shù)器700可在以下三種工作狀態(tài)下工作:置O工作狀態(tài)，加I工作狀態(tài)，跳轉(zhuǎn)工作狀態(tài)。該隨機(jī)存取存儲器700的工作狀態(tài)由控制總線接口 703上引入的控制信號決定。在其工作的任意時刻，該隨機(jī)存取存儲器700只可工作在上述三種工作狀態(tài)之一中。
[0087]置O工作狀態(tài)時，控制總線接口 703上引入置O信號，同時引入指令計(jì)數(shù)器工作脈沖(由低到高，再由高到低的正弦方波)，此時單片機(jī)501以及可設(shè)置T觸發(fā)器組708全部置O, 一般系統(tǒng)開機(jī)時執(zhí)行此操作。
[0088]加I工作狀態(tài)時，控制總線接口 703上引入加I信號，同時引入指令計(jì)數(shù)器工作脈沖(由低到高，再由高到低的正弦方波)，此時可設(shè)置T觸發(fā)器組708執(zhí)行加I操作，同時單片機(jī)501也記錄加I狀態(tài)，調(diào)整輸出結(jié)果。
[0089]跳轉(zhuǎn)工作狀態(tài)時，控制總線接口 703上引入跳轉(zhuǎn)信號，與此同時，數(shù)據(jù)總線接口709上，必須有跳轉(zhuǎn)目標(biāo)地址的數(shù)據(jù)。數(shù)據(jù)總線接口 709上的數(shù)據(jù)的低2位(或者所定義的其他位)，直接進(jìn)入可設(shè)置T觸發(fā)器組708，而其他位經(jīng)過總線數(shù)據(jù)采集模塊704進(jìn)入單片機(jī)701中。此時，在當(dāng)前指令結(jié)束后，指令計(jì)數(shù)器輸出的就是要跳轉(zhuǎn)的目標(biāo)地址數(shù)據(jù)。
[0090]無論是以上的那種執(zhí)行狀態(tài)，最終的輸出，均是通過電磁繼電器組706放大，然后通過地址總線接口 707輸出執(zhí)行指令的隨機(jī)存取存儲器存儲地址。微指令發(fā)生器(下面介紹)會根據(jù)指令計(jì)數(shù)器上放出的下一條指令的隨機(jī)存取存儲器存儲地址取指令，并執(zhí)行。
[0091]同樣，該指令計(jì)數(shù)器中完全用分立元件實(shí)現(xiàn)其操作的位不限于低2位，也不限于2位，其數(shù)量和位置可根據(jù)需要來設(shè)計(jì)。
[0092]通過電磁繼電器，以及可選的IXD顯示屏或LED指示燈，可以對該指令計(jì)數(shù)器的工作原理進(jìn)行示教。
[0093]微指令發(fā)生器
[0094]微指令發(fā)生器是計(jì)算機(jī)處理器的另一個核心控制器，它負(fù)責(zé)產(chǎn)生當(dāng)前執(zhí)行的程序代碼指令所需要的所有電信號，這些電信號指揮處理器中所有的電子器件如何工作，以及何時工作，進(jìn)而協(xié)調(diào)整個系統(tǒng)中的所有電子器件，完成當(dāng)前程序指令代碼所指定的功能。
[0095]參見圖8，圖8示出了該處理器系統(tǒng)中的微指令發(fā)生器800的原理框圖的示例。如圖所示，指令計(jì)數(shù)器800包括單片機(jī)801、板卡電源接口 802、脈沖輸入接口 803、機(jī)器指令接口 806、指令譯碼器808、微指令存儲單元810、脈沖計(jì)數(shù)譯碼器811、控制信號總線接口 809、電磁繼電器組812、總線數(shù)據(jù)采集模塊807。
[0096]微指令發(fā)生器800接受兩組輸入，一組是機(jī)器指令代碼，通過機(jī)器指令接口 806引入，另外一組是系統(tǒng)整體工作脈沖，通過脈沖輸入接口 803引入。
[0097]只要脈沖輸入接口 803上有系統(tǒng)接受的方形脈沖產(chǎn)生，微指令發(fā)生器即開始工作。首先，第一個系統(tǒng)脈沖到達(dá)后，脈沖計(jì)數(shù)譯碼器811開始計(jì)數(shù)，從O到N，循環(huán)計(jì)數(shù)。最開始，機(jī)器指令接口 806引入的是全O信號。經(jīng)過指令譯碼器808譯碼后，產(chǎn)生了微指令存儲單元810(微指令存儲單元為只讀存儲器，只讀存儲器的原理請參考門電路介紹中的兩通閘刀開關(guān)只讀存儲器單元基本門電路(簡稱只讀存儲器單元)相關(guān)介紹)的高4位地址信號(只讀存儲器陣列的X選通信號)，然后脈沖計(jì)數(shù)譯碼器811繼續(xù)計(jì)數(shù)，產(chǎn)生微指令存儲單元810的低4位地址信號(只讀存儲器陣列的Y選通信號)，此時即可讀出只讀存儲器中存儲的微指令電信號了，所有微指令的前幾個脈沖產(chǎn)生的微指令，永遠(yuǎn)是取當(dāng)前執(zhí)行的程序代碼的微指令。
[0098]經(jīng)過控制信號總線接口 809將這些取當(dāng)前執(zhí)行的程序代碼的微指令電信號輸出到系統(tǒng)的所有電子器件上。此時取到的程序指令，暫存到指令寄存器中，再經(jīng)過機(jī)器指令接口 806引入到微指令發(fā)生器，經(jīng)過指令譯碼器808譯碼后，產(chǎn)生了微指令存儲單元810的高4位地址信號(只讀存儲器陣列的X選通信號)，然后脈沖計(jì)數(shù)譯碼器811繼續(xù)計(jì)數(shù)，產(chǎn)生微指令存儲單元810的低4位地址信號(只讀存儲器陣列的Y選通信號)，此時從只讀存儲器陣列中讀出的微指令信號，才是真正的程序代碼指令所應(yīng)產(chǎn)生的具體微指令信號。經(jīng)過控制信號總線接口 809將這些控制信號送到系統(tǒng)中的相關(guān)器件中，在總的脈沖信號的協(xié)調(diào)下，完成程序代碼，從而整個程序正常運(yùn)行。
[0099]在本系統(tǒng)中，指令譯碼器808，只對一條具體的程序代碼指令有效，也就是說，指令譯碼器808與微指令存儲單元810，只保存了一條程序代碼的微指令。一條程序代碼是不可能編寫計(jì)算機(jī)程序的。當(dāng)其他程序代碼經(jīng)過機(jī)器指令接口 806引入后，單片機(jī)801通過總線數(shù)據(jù)采集模塊807采集到后，再根據(jù)脈沖輸入接口 803上的脈沖信號狀態(tài)，輸出預(yù)先保存在單片機(jī)501中的微指令。微指令的輸出是經(jīng)過電磁繼電器組812放大后，再經(jīng)過控制信號總線接口 809放出。
[0100]系統(tǒng)的當(dāng)前工作狀態(tài)，以及輸入輸出的內(nèi)容顯示在顯示輸出接口 804以及IXD顯示屏805或LED指示燈中。這樣，即演示了一條程序指令的微指令是如何產(chǎn)生的，同時由節(jié)約了分立元件的數(shù)量，可以大量的擴(kuò)展系統(tǒng)的指令代碼，而不必增加分立元件的數(shù)量。
[0101]系統(tǒng)整體結(jié)構(gòu)
[0102]參見圖9，圖9示出了處理器系統(tǒng)900的整體結(jié)構(gòu)的原理框圖的示例。所述處理器系統(tǒng)900包括算數(shù)邏輯單元901、A寄存器902、B寄存器904、C寄存器905、D寄存器903、狀態(tài)寄存器906、指令計(jì)數(shù)器907、時鐘信號發(fā)生器908、微指令發(fā)生器909、指令立即數(shù)寄存器910、指令寄存器911、外部地址總線緩沖寄存器912、外部數(shù)據(jù)訪問緩沖寄存器913、隨機(jī)存取存儲器(程序)914、隨機(jī)存取存儲器(數(shù)據(jù))915等部件。這些部件已經(jīng)在上面逐一介紹過。值得注意，在圖9中，各獨(dú)立單元均有控制信號線(未示出)與微指令存儲陣列相連。
[0103]圖9中僅示出了用上面介紹的各部件來構(gòu)成處理器系統(tǒng)的一種示例。本領(lǐng)域技術(shù)人員可以理解，該處理器系統(tǒng)可以采用適用于CPU處理器系統(tǒng)的其他結(jié)構(gòu)。
[0104]應(yīng)當(dāng)理解，處理器系統(tǒng)900的各部件中，并非全部部件的部分位的操作均由分立電路來實(shí)現(xiàn)。根據(jù)需要，某些部件的全部位均可用集成電路來實(shí)現(xiàn)。例如，當(dāng)不需要演示某個部件的操作時，該部件的全部位可均采用集成電路來實(shí)現(xiàn)，以節(jié)省成本。
[0105]下面結(jié)合圖9中所示出的處理器系統(tǒng)900，來描述該處理器系統(tǒng)的工作原理以及通過該處理器系統(tǒng)進(jìn)行示教的方法。
[0106]在一示例中，處理器系統(tǒng)900所采用的指令系統(tǒng)是專門為本系統(tǒng)開發(fā)的，以便于進(jìn)行示教。在其他示例中，可以采用通用指令系統(tǒng)。優(yōu)選地，該指令系統(tǒng)采用定長指令。
[0107]優(yōu)選地，該處理器系統(tǒng)900采用程序存儲空間與程序的數(shù)據(jù)存儲空間物理分隔，分別編址的方式。
[0108]在進(jìn)行示教前，可先對處理器系統(tǒng)900進(jìn)行初始化。在該初始化過程中，通過隨機(jī)存取存儲器初始化電路(見上面的介紹)，將示教程序下載到隨機(jī)存取存儲器(程序)914中。該示教系統(tǒng)可以是之前在電腦上按照處理器系統(tǒng)900的指令系統(tǒng)編寫的。對處理器系統(tǒng)900的初始化必須在該處理器系統(tǒng)900上電后、正式運(yùn)行前執(zhí)行。
[0109]在完成對處理器系統(tǒng)900的初始化后，可以啟動時鐘信號發(fā)生器908，發(fā)出系統(tǒng)運(yùn)行的時鐘信號。
[0110]在時鐘信號的驅(qū)動下，微指令發(fā)生器909發(fā)出讀隨機(jī)存取存儲器(程序)914信號，將指令計(jì)數(shù)器907中的數(shù)據(jù)，通過地址總線輸出到隨機(jī)存取存儲器(程序)914中，讀出的程序指令代碼輸送到指令立即數(shù)寄存器910與指令寄存器911中，通過指令數(shù)據(jù)總線。這個過程就是所有程序代碼指令執(zhí)行的第一步，取指令階段。
[0111]該指令系統(tǒng)一般可包括三大類指令，第一類是外部存儲器訪問指令、第二類為非外部存儲器指令、第三類為程序跳轉(zhuǎn)指令。
[0112]在一示例中，外部存儲器訪問指令，可包括處理器內(nèi)部寄存器與外部隨機(jī)存儲器數(shù)據(jù)交換指令。讀外部存儲器操作，是將隨機(jī)存取存儲器(數(shù)據(jù))915中的數(shù)據(jù)，讀到A、B、C、D寄存器(902、904、905、903)中的任意一個。微指令發(fā)生器909 (見上面的介紹)發(fā)現(xiàn)指令代碼為隨機(jī)存取存儲器(數(shù)據(jù))915的讀操作時，首先將指令立即數(shù)寄存器910中的數(shù)據(jù)(讀操作的地址數(shù)據(jù))輸出到外部地址總線緩沖寄存器912中，通過內(nèi)部三態(tài)數(shù)據(jù)總線，然后通過控制總線發(fā)出讀指令，隨機(jī)存取存儲器(數(shù)據(jù))915接受外部地址總線緩沖寄存器912中的地址數(shù)據(jù)(通過外部地址總線)與控制總線的讀信號，將數(shù)據(jù)輸出到外部數(shù)據(jù)訪問緩沖寄存器913中，通過外部數(shù)據(jù)總線。然后再通過內(nèi)部三態(tài)數(shù)據(jù)總線，將外部數(shù)據(jù)訪問緩沖寄存器913中的數(shù)據(jù)輸送到由指令代碼規(guī)定的A、B、C、D寄存器(902、904、905、903)中的任意一個，讀操作完成。寫外部存儲器操作是讀外部存儲器操作逆操作，不再介紹。
[0113]非外部存儲器指令，這部分指令主要是算數(shù)邏輯運(yùn)算指令以及寄存器操作指令，這部分指令的操作，僅僅是針對算數(shù)邏輯單元901以及內(nèi)部A、B、C、D寄存器(902、904、905、903)進(jìn)行微指令控制。微指令發(fā)生器909 (見上面的介紹)根據(jù)具體的指令，順序發(fā)出操作算數(shù)邏輯單元901的微指令，以及操作A、B、C、D寄存器(902、904、905、903)的微指令信號，即可完成程序指令。
[0114]程序跳轉(zhuǎn)指令，這部分指令主要是控制程序的執(zhí)行順序，根據(jù)設(shè)定條件的約束，執(zhí)行不同的程序分支。微指令發(fā)生器909 (見上面的介紹)發(fā)現(xiàn)指令代碼為無條件跳轉(zhuǎn)指令，會將指令立即數(shù)寄存器910或者A、B、C、D寄存器(902、904、905、903)中的跳轉(zhuǎn)數(shù)據(jù)，通過內(nèi)部三態(tài)數(shù)據(jù)總線輸出到指令計(jì)數(shù)器907中，然后發(fā)出調(diào)整指令計(jì)數(shù)器907中的計(jì)數(shù)值的微指令，無條件跳轉(zhuǎn)指令完成。如果微指令發(fā)生器909 (見上面的介紹)發(fā)現(xiàn)指令代碼為有條件跳轉(zhuǎn)指令，首先將發(fā)出讀狀態(tài)寄存器906數(shù)據(jù)的微指令，將狀態(tài)寄存器906中的數(shù)值，引入到微指令發(fā)生器909中，然后再根據(jù)具體跳轉(zhuǎn)指令的狀態(tài)位，來調(diào)整微指令的輸出結(jié)果，如果狀態(tài)寄存器906中的標(biāo)志狀態(tài)位不成立，則有條件跳轉(zhuǎn)指令結(jié)束，不做任何其他操作。如果狀態(tài)寄存器906中的標(biāo)志狀態(tài)位成立，則將指令立即數(shù)寄存器910或者A、B、C、D寄存器(902、904、905、903)中的跳轉(zhuǎn)數(shù)據(jù)，通過內(nèi)部三態(tài)數(shù)據(jù)總線輸出到指令計(jì)數(shù)器907中，然后發(fā)出調(diào)整指令計(jì)數(shù)器907中的計(jì)數(shù)值的微指令，有條件跳轉(zhuǎn)指令完成。
[0115]本領(lǐng)域技術(shù)人員可以理解，根據(jù)需要，還可以設(shè)計(jì)其他指令。
[0116]以上所有類型的指令執(zhí)行完成后，微指令發(fā)生器909都會向指令計(jì)數(shù)器907發(fā)出調(diào)整計(jì)數(shù)微指令，除了跳轉(zhuǎn)指令外，其他指令均將指令計(jì)數(shù)器907的計(jì)數(shù)加1，跳轉(zhuǎn)指令如果執(zhí)行跳轉(zhuǎn)，則不執(zhí)行加I操作，如果不執(zhí)行跳轉(zhuǎn)(狀態(tài)寄存器906中的標(biāo)志狀態(tài)位不成立)則指令計(jì)數(shù)器907的計(jì)數(shù)加I。
[0117]由于根據(jù)本實(shí)用新型的處理器系統(tǒng)的部分部件的若干位的操作是完全采用分立元件來實(shí)現(xiàn)的，而且所述分立元件包括能夠直接觀察其狀態(tài)改變的電磁繼電器，所以本實(shí)用新型的處理器系統(tǒng)的相應(yīng)部件的操作均可以直觀地查看。因此，利用本實(shí)用新型的處理器系統(tǒng)，可以至少在基礎(chǔ)門電路、基本元件以及整個處理器系統(tǒng)三個層次上對處理器系統(tǒng)進(jìn)行示教。在優(yōu)選示例中，結(jié)合LED指示燈或者LCD顯示屏,可以更加靈活、更加清楚地對各基本元件及整個處理器系統(tǒng)的操作進(jìn)行示教。
[0118]此外，根據(jù)本實(shí)用新型的處理器系統(tǒng)，部分位的操作是完全采用分立元件來實(shí)現(xiàn)的，而其他位的操作采用了單片機(jī)等集成電路。盡管所述其他位的操作是用集成電路實(shí)現(xiàn)的，因而無法通過電磁繼電器等來直觀地查看相應(yīng)位的狀態(tài)。然而，在若干位(優(yōu)選地是低2位)的狀態(tài)可以直觀地查看的情況下，用戶仍然可以比較清楚地意識到所有位的狀態(tài)，從而清楚地理解各元件及整個系統(tǒng)的操作。
[0119]因?yàn)閷τ谙嗤奈坏膶?shí)現(xiàn)采用集成電路來實(shí)現(xiàn)比完全采用分立電路來實(shí)現(xiàn)所需的成本更低，所以通過將分立元件實(shí)現(xiàn)和集成電路實(shí)現(xiàn)相結(jié)合，可以在節(jié)省成本的情況下，清楚直觀地對處理器系統(tǒng)的操作進(jìn)行示教。
[0120]另外，因?yàn)楸緦?shí)用新型的處理器系統(tǒng)的時鐘信號產(chǎn)生電路也是用分立元件實(shí)現(xiàn)的，而且該時鐘信號產(chǎn)生電路可以用開關(guān)控制，所以可以在系統(tǒng)操作過程中隨時暫?；蛞云渌胍姆绞絹砜刂圃撎幚砥飨到y(tǒng)的操作，從而增加了示教的靈活性。
[0121]例如，本系統(tǒng)首先可以通過基本的門電路(見上面說明)來講解最基本的邏輯運(yùn)算，并通過基本的門電路進(jìn)行試驗(yàn)以驗(yàn)證講解的理論。在進(jìn)行了基本門電路的試驗(yàn)后，可以進(jìn)一步講解比較復(fù)雜的組合電路，比如上述介紹的加法器、微指令發(fā)生器、指令計(jì)數(shù)器等復(fù)雜電路，因?yàn)樯鲜鰪?fù)雜組合電路，集成在獨(dú)立的電子板卡上，因此可以單獨(dú)進(jìn)行講解并做實(shí)驗(yàn)，驗(yàn)證講解的理論知識，當(dāng)然需要外加部分配合實(shí)驗(yàn)的輸入電路。在進(jìn)行了上述的講解與試驗(yàn)后，可以講解二進(jìn)制與自動化程序設(shè)計(jì)相關(guān)的基本理論，就可以進(jìn)行完整的，由本系統(tǒng)構(gòu)成的計(jì)算機(jī)示教過程了，由講師首先編寫例子程序，下載到本系統(tǒng)中運(yùn)行示教，學(xué)員通過觀察例子程序在本系統(tǒng)中每個單獨(dú)器件的運(yùn)行過程，可以充分了解計(jì)算機(jī)系統(tǒng)的工作原理以及計(jì)算機(jī)匯編程序的設(shè)計(jì)原理。
[0122]當(dāng)然，根據(jù)本實(shí)用新型的處理器系統(tǒng)不僅可以用于示教，還可以用于進(jìn)行技術(shù)實(shí)驗(yàn)等其他需要觀察處理器系統(tǒng)的各部件的狀態(tài)的工作。此外，根據(jù)本實(shí)用新型的處理器系統(tǒng)還可以用于實(shí)際的數(shù)據(jù)處理工作。本領(lǐng)域的技術(shù)人員可以根據(jù)需要，根據(jù)本實(shí)用新型所公開的基礎(chǔ)電路和原理，設(shè)計(jì)具有其他結(jié)構(gòu)和功能的處理器系統(tǒng)，并且可以為相應(yīng)的處理器系統(tǒng)設(shè)計(jì)相應(yīng)的指令系統(tǒng)，以完成期望的工作。
[0123]本實(shí)用新型雖然以較佳實(shí)施例公開如上，但其并不是用來限定本實(shí)用新型，任何本領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和范圍內(nèi)，都可以做出可能的變動和修改。因此，凡是未脫離本實(shí)用新型技術(shù)方案的內(nèi)容，依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何修改、等同變化及修飾，均落入本實(shí)用新型權(quán)利要求所界定的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種包括多個部件的處理器系統(tǒng)，所述多個部件包括算數(shù)邏輯單元、寄存器、指令計(jì)數(shù)器、微指令發(fā)生器、隨機(jī)存取存儲器，其特征在于，所述多個部件中的一個或多個的至少部分位的操作是完全由分立元件來實(shí)現(xiàn)的，其中所述分立元件包括電磁繼電器。
2.如權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述多個部件中的所述一個或多個的所述至少部分位之外的其他位的操作是由集成電路來實(shí)現(xiàn)的。
3.如權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述多個部件還包括時鐘信號產(chǎn)生電路，其中所述時鐘信號產(chǎn)生電路中包括電磁繼電器。
4.如權(quán)利要求3所述的處理器系統(tǒng)，其特征在于，所述時鐘信號產(chǎn)生電路中包括開關(guān)，所述開關(guān)用于控制所述時鐘信號產(chǎn)生電路的時鐘信號的輸出。
5.如權(quán)利要求3所述的處理器系統(tǒng)，其特征在于，所述時鐘信號產(chǎn)生電路能夠在自動輸出模式或手動輸出模式下工作。
6.如權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述至少部分位為低2位。
7.如權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述多個部件中的全部部件的至少部分位的操作是完全由分立元件來實(shí)現(xiàn)的。
8.如權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述所述多個部件中的至少部分部件還具有顯示輸出接口。
9.如權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述處理器系統(tǒng)還包括用于對所述處理器系統(tǒng)進(jìn)行初始化的隨機(jī)存取存儲器初始化電路。
【文檔編號】G09B23/18GK204117448SQ201320472832
【公開日】2015年1月21日 申請日期:2013年8月2日 優(yōu)先權(quán)日:2013年8月2日
【發(fā)明者】朱大剛 申請人:朱大剛