分離式fpga實(shí)驗(yàn)箱的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種分離式FPGA實(shí)驗(yàn)箱，涉及一種教學(xué)用FPGA實(shí)驗(yàn)箱。該實(shí)驗(yàn)箱的核心板和底板采用分離式結(jié)構(gòu)，核心板對(duì)底板引出多個(gè)引腳，所述的核心板可獨(dú)立使用或者與核心板連接使用，所述的底板采用模塊化設(shè)計(jì)，各模塊在結(jié)構(gòu)和功能上均相互獨(dú)立。優(yōu)點(diǎn)：能夠用于教學(xué)、科研及大學(xué)生科技競(jìng)賽，既具有實(shí)用性與先進(jìn)性，又具有針對(duì)性和通用性，有利于學(xué)生學(xué)習(xí)主動(dòng)性、發(fā)散性思維及動(dòng)手能力的培養(yǎng)，且維修、升級(jí)簡(jiǎn)單方便；使用范圍寬、操作靈活、開(kāi)放性高。
【專利說(shuō)明】分離式FPGA實(shí)驗(yàn)箱
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種教學(xué)用FPGA實(shí)驗(yàn)箱，具體是一種分離式FPGA實(shí)驗(yàn)箱，適用于高校教學(xué)用的數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)用。
【背景技術(shù)】
[0002]計(jì)算機(jī)技術(shù)和微電子工藝的發(fā)展，使得現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)和應(yīng)用進(jìn)入了新的階段，傳統(tǒng)的設(shè)計(jì)方法已逐步被基于先進(jìn)EDA技術(shù)的芯片設(shè)計(jì)所取代。目前，學(xué)會(huì)數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)，使用大規(guī)模、超大規(guī)?？删幊踢壿嬈骷﨔PGA和CPLD，掌握現(xiàn)代EDA技術(shù)以及硬件描述語(yǔ)言已成為從事電子設(shè)計(jì)人員所必須具有的基本能力。為了適應(yīng)這一發(fā)展，各專、本工科院校紛紛開(kāi)設(shè)《數(shù)字系統(tǒng)設(shè)計(jì)》課程。數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)箱則是為該課程而配套使用的必不可少的實(shí)驗(yàn)裝置。
[0003]因?yàn)椴煌咝?duì)人才培養(yǎng)的具體目標(biāo)不同，所以相同的課程，教學(xué)內(nèi)容和教學(xué)重點(diǎn)也會(huì)大不相同。比如，專科院校開(kāi)設(shè)的數(shù)字系統(tǒng)設(shè)計(jì)課程，多側(cè)重于學(xué)生實(shí)際操作能力的培養(yǎng)，而本科院校多以注重學(xué)生基本理論知識(shí)的掌握和開(kāi)拓創(chuàng)新能力的培養(yǎng)。為此，各個(gè)高校會(huì)依據(jù)自身的需求來(lái)直接采購(gòu)或自制相應(yīng)的實(shí)驗(yàn)設(shè)備。
[0004]市面上出售的成套的數(shù)字系統(tǒng)設(shè)計(jì)教學(xué)實(shí)驗(yàn)裝置，雖然種類繁多，技術(shù)先進(jìn)，但因?yàn)橐骖櫞蠖鄶?shù)用戶的實(shí)驗(yàn)要求，因而具備普遍性，但不具備結(jié)合實(shí)際教學(xué)要求的強(qiáng)針對(duì)性。這使得用戶在購(gòu)買(mǎi)時(shí)，會(huì)面臨很多選擇困難。相對(duì)地，高校自制該實(shí)驗(yàn)裝置，一般根據(jù)自己院系的教學(xué)側(cè)重點(diǎn)并兼顧成本和各種費(fèi)用來(lái)進(jìn)行實(shí)驗(yàn)箱整體設(shè)計(jì)，這使得實(shí)驗(yàn)裝置使用范圍狹窄，只適用于本院教學(xué)，存在很大的局限性。
[0005]此外，目前市面上出售的數(shù)字系統(tǒng)設(shè)計(jì)教學(xué)實(shí)驗(yàn)箱在結(jié)構(gòu)設(shè)計(jì)上多采用一體化(封閉式)設(shè)計(jì)(即，核心板和底板引腳綁定)，這種結(jié)構(gòu)會(huì)大大降低實(shí)驗(yàn)箱整體功能的靈活性、通用性和擴(kuò)展性，從而不利于學(xué)生學(xué)習(xí)主動(dòng)性、開(kāi)拓思維及創(chuàng)新能力的培養(yǎng)，并且后期維修和升級(jí)都比較困難。

【發(fā)明內(nèi)容】

[0006]為了解決上述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型提供一種分離式FPGA實(shí)驗(yàn)箱，使用范圍寬、操作靈活、開(kāi)放性高、維修方便、升級(jí)容易
[0007]本發(fā)明是以如下技術(shù)方案實(shí)現(xiàn)的:一種分離式FPGA實(shí)驗(yàn)箱，核心板和底板采用分離式結(jié)構(gòu)，所述的核心板包括FPGA芯片以及分別與其連接的配置芯片、多個(gè)存儲(chǔ)芯片、一個(gè)USB控制器、一個(gè)網(wǎng)絡(luò)控制器、50MHZ晶振、5V電源接口、USB接口、UART接口、VGA接口、PS2接口、AS下載口、JTAG下載口、復(fù)位鍵、配置按鍵、插針J5、插針J6 ；
[0008]所述的底板包括液晶顯示模塊、數(shù)碼管顯示模塊、LED顯示屏、串行AD模塊、串行DA模塊、個(gè)用戶IO單元模塊、多個(gè)撥碼開(kāi)關(guān)單元模塊、LED燈輸出單元模塊、單次脈沖源模塊、RS232接口單元模塊、RS485接口單元模塊、鍵盤(pán)模塊、連續(xù)可調(diào)脈沖單元模塊、步進(jìn)電機(jī)模塊、由紅黃綠三種LED構(gòu)成的交通燈模塊、電源模塊、擴(kuò)展接口插槽、以及系統(tǒng)IO插孔。[0009]所述的核心板對(duì)底板引出多個(gè)引腳，核心板獨(dú)立使用或者與核心板連接使用，所述的底板采用模塊化設(shè)計(jì)，各模塊在結(jié)構(gòu)和功能上均相互獨(dú)立。
[0010]本實(shí)用新型的有益效果是:能夠用于教學(xué)、科研及大學(xué)生科技競(jìng)賽，具有實(shí)用性與先進(jìn)性，又具有針對(duì)性和通用性，有利于學(xué)生學(xué)習(xí)主動(dòng)性、發(fā)散性思維及動(dòng)手能力的培養(yǎng)，且維修、升級(jí)簡(jiǎn)單方便；使用范圍寬、操作靈活、開(kāi)放性高。
【專利附圖】

【附圖說(shuō)明】
[0011]圖1為本實(shí)用新型結(jié)構(gòu)示意圖；
[0012]圖2為核心板正面面板布置圖；
[0013]圖3為核心板反面面板布置圖；
[0014]圖4為核心板的控制原理示意圖；
[0015]圖5為底板的面板布置示意圖。
【具體實(shí)施方式】
[0016]如圖1所示，一種分離式FPGA實(shí)驗(yàn)箱包括核心板I和底板2兩部分。這兩部分相互獨(dú)立。核心板對(duì)底板引出上下兩排共84個(gè)引腳，通過(guò)這84個(gè)引腳與底板的對(duì)應(yīng)插槽相連，通過(guò)軟件設(shè)計(jì)仿真以及USB BLASTER仿真器，將設(shè)計(jì)電路燒到核心板主芯片，以及底板的相應(yīng)模塊共同實(shí)現(xiàn)所設(shè)計(jì)電路的功能；用于科研及大學(xué)生科技競(jìng)賽:核心板可獨(dú)立使用，通過(guò)配備的大容量存儲(chǔ)器以及豐富的接口電路，可用于科研及科技競(jìng)賽。
[0017]如圖2和圖3所示，所述的核心板包括FPGA芯片以及分別與其連接的型配置芯片、多個(gè)存儲(chǔ)芯片、一個(gè)USB控制器、一個(gè)網(wǎng)絡(luò)控制器、50MHZ晶振、5V電源接口、USB接口、UART接口、VGA接口、PS2接口、AS下載口、JTAG下載口、復(fù)位鍵3、配置按鍵4、插針J5、插針J6。
[0018]其中，所述的FPGA芯片采用Cyclone III EP3C25F324C8N型FPGA芯片，所述的配置芯片采用16Mb的EPCS16SI16N型配置芯片，所述的多個(gè)存儲(chǔ)芯片包括兩片256MB的 HY57V561620CT-6K0R 型 SDRAM、兩片 16MB 的 AM29LV160DB-90EC 型 FLASH 和兩片IS61LV25616AL-10TL 型 SRAM，所述的 USB 控制器采用由一片 CY7C68013A-56 和一片 24C02E2PR0M構(gòu)成的USB 2.0控制器，所述的網(wǎng)絡(luò)控制器采用由DM9000AE構(gòu)成的10M/100M網(wǎng)絡(luò)控制器，5V 電源接口、USB 接口、UART 接 口采用 MAX3232，VGA 接 口采用 CY7C68013A-56PVXC ；插針J5及插針J6均采用雙排各42個(gè)插針。
[0019]一片 16MB 的 AM29LV160DB-90EC 型 FLASH、一片 IS61LV25616AL-10TL 型 SRAM、一片256MB的HY57V561620CT-6K0R型SDRAM以及雙排各42個(gè)插針J5和插針J6布置在核心板的背面，其余各模塊布置在核心板的正面。
[0020]所述核心板為獨(dú)立核心板，既可以與所述底板組合使用，也可以獨(dú)立使用。本實(shí)用新型核心板考慮要求大容量存儲(chǔ)器的場(chǎng)合，配有多個(gè)存儲(chǔ)芯片(兩片256MB的HY57V561620CT-6K0R 型 SDRAM、兩片 16MB 的 AM29LV160DB-90EC 型 FLASH 和兩片IS61LV25616AL-10TL 型 SRAM)和一個(gè) FPGA 配置芯片 EPCS16SI16N,以及包括 UART 接 口、USB接口、VGA接口、PS2接口、AS下載口、JTAG下載口、網(wǎng)口等在內(nèi)的豐富的外部接口，可用于二次開(kāi)發(fā)(科研、電子設(shè)計(jì)競(jìng)賽等)及學(xué)生課后自行學(xué)習(xí)使用。所述核心板的工作原理示意圖如圖3所示，由于Cyclone III EP3C25F324C8N型FPGA芯片具有掉電容易丟失數(shù)據(jù)的特性，所以配備EPCS16SI16N芯片以便在采用AS下載方式時(shí)，作為存儲(chǔ)程序用的配置芯片，與FPGA相互交換數(shù)據(jù)。同時(shí)，在需要大容量存儲(chǔ)器的場(chǎng)合，SDRAM和FLASH與FPGA進(jìn)行數(shù)據(jù)雙向交互，此外，EP3C25F324C8N型FPGA芯片作為控制芯片來(lái)控制其他功能芯片實(shí)現(xiàn)相應(yīng)的功能，包括:UART、VGA、USB、PS2、DM9000 等。
[0021]需要指出的是，因?yàn)镃yclone III EP3C25F324C8N型FPGA芯片內(nèi)部自帶小容量存儲(chǔ)器，所以在與底板組合使用時(shí)，除了 AD/DA實(shí)驗(yàn)，需要用到這些外配的存儲(chǔ)器外，其他的基礎(chǔ)實(shí)驗(yàn)均不需要使用這些配置芯片。但在需要大容量存儲(chǔ)器的場(chǎng)合，則是必不可少的。
[0022]如圖4所示,液晶顯示模塊采用中文液晶顯示模塊LCM12864ZK,數(shù)碼管顯示模塊采用8位紅色共陰數(shù)碼管顯示模塊，LED顯示屏采用16X16 LED點(diǎn)陣顯示屏采用、串行AD模塊采用10位串行AD模塊、所述的串行DA模塊采用10位串行DA模塊，IO單元模塊有16個(gè)，撥碼開(kāi)關(guān)單元模塊有16個(gè)、燈輸出單元模塊采用8位LED燈輸出模塊、單次脈沖源模塊有4組，鍵盤(pán)模塊采用4X4矩陣鍵盤(pán)，步進(jìn)電機(jī)模塊采用28YBJ-48步進(jìn)電機(jī)、交通燈模塊由紅黃綠三種LED構(gòu)成，電源模塊由LT1086CM-3.3，AS1117_2.5以及AMS1117-1.2構(gòu)成，擴(kuò)展接口插槽采用16PIN的擴(kuò)展接口插槽，系統(tǒng)IO插孔采用24位系統(tǒng)IO插孔。
[0023]底板中，除了液晶顯示模塊和交通燈模塊以及16X16點(diǎn)陣顯示屏的16條行線的引腳已經(jīng)與核心板的FPGA芯片引腳固定連接，其他的模塊均有對(duì)外引出的IO插孔，這種實(shí)現(xiàn)方式，使得整個(gè)箱子開(kāi)放性高，學(xué)生可以按照自己的意愿自行分配引腳，自主接線，有助于學(xué)生學(xué)習(xí)主動(dòng)性和發(fā)散思維的培養(yǎng)。
[0024]在進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)時(shí)，首先在計(jì)算機(jī)上用開(kāi)發(fā)數(shù)字系統(tǒng)的EDA軟件(支持QUARTUS11各個(gè)版本)進(jìn)行電路設(shè)計(jì)，用USB BLASTER線通過(guò)USB 口將PC機(jī)與實(shí)驗(yàn)箱核心板相連，并按設(shè)計(jì)要求在實(shí)驗(yàn)箱上用導(dǎo)線將核心板的引出插孔與底板模塊的插孔相連，然后在計(jì)算機(jī)軟件上執(zhí)行下載編程任務(wù)，下載成功后，即可將在計(jì)算機(jī)上設(shè)計(jì)好的電路通過(guò)通訊口燒到主芯片中，最后在實(shí)驗(yàn)箱底板或NIOS軟件上測(cè)試電路的功能是否滿足要求。
[0025]本發(fā)明提供的分離式Cyclone_3C25型FPGA教學(xué)實(shí)驗(yàn)箱，選用Cyclone IIIEP3C25F324C8N型芯片充當(dāng)CPU，采用獨(dú)創(chuàng)的“獨(dú)立核心板+底板”以及“底板模塊化”的設(shè)計(jì)方法，使得該實(shí)驗(yàn)箱具有先進(jìn)性和實(shí)用性，同時(shí)又具有針對(duì)性和通用性；具有功能完善，靈活性高，開(kāi)放性好、擴(kuò)展性強(qiáng)，并且易于維修和升級(jí)的等優(yōu)點(diǎn)。
[0026]I)實(shí)驗(yàn)箱所有的IO 口均對(duì)學(xué)生開(kāi)放，學(xué)生可以嘗試設(shè)計(jì)模塊的不同類型的控制方法，幫助發(fā)散學(xué)生的設(shè)計(jì)思路。IO 口全開(kāi)放，使整個(gè)系統(tǒng)的靈活性得到了極大的提高，增加了學(xué)生做實(shí)驗(yàn)時(shí)的動(dòng)手空間；
[0027]2)底板模塊化的設(shè)計(jì)，各硬件電路均模塊化，最大程度挺高了系統(tǒng)的整體穩(wěn)定性，同時(shí)各部分相對(duì)獨(dú)立，不會(huì)因?yàn)橐徊糠钟布膿p壞而影響整個(gè)實(shí)驗(yàn)箱的正常工作。同時(shí)簡(jiǎn)化了實(shí)驗(yàn)箱故障排查復(fù)雜度；
[0028]3) “核心板+實(shí)驗(yàn)底箱”的設(shè)計(jì)理念，大大方便了實(shí)驗(yàn)箱后續(xù)的升級(jí)性，核心板可以靈活更改，只需要更換核心板就可以完成對(duì)整個(gè)實(shí)驗(yàn)箱的升級(jí)，可以最大限度延長(zhǎng)設(shè)備的使用年限、并簡(jiǎn)化了設(shè)計(jì)制作工藝，節(jié)省大量資金；
[0029]4)核心板可以獨(dú)立使用，核心板設(shè)計(jì)時(shí)考慮到使用方便，在板上設(shè)計(jì)了獨(dú)立的電源供電系統(tǒng)，這樣就可以直接拿核心板進(jìn)行二次開(kāi)發(fā)(如科研項(xiàng)目、學(xué)生電子設(shè)計(jì)競(jìng)賽)，核心板尺寸小，接口豐富、便于隨身攜帶，可以做到課堂結(jié)合實(shí)驗(yàn)箱學(xué)習(xí)，課后可以讓學(xué)生帶回去繼續(xù)學(xué)習(xí)；
[0030]5)除了獨(dú)立模塊以及獨(dú)立核心板的設(shè)計(jì)，使得模塊及核心板更換方便外，實(shí)驗(yàn)箱還預(yù)留了一組擴(kuò)展總線，使得該實(shí)驗(yàn)箱具有較強(qiáng)的擴(kuò)展性能，以前的實(shí)驗(yàn)箱只能進(jìn)行基礎(chǔ)教學(xué)，不能滿足創(chuàng)新實(shí)訓(xùn)的要求；新箱子使得學(xué)生可通過(guò)設(shè)計(jì)各種擴(kuò)展功能模塊掌握較強(qiáng)的電類硬件設(shè)計(jì)技能和程序設(shè)計(jì)能力，不但有理論知識(shí)，同時(shí)也具備控制實(shí)物的能力。
【權(quán)利要求】
1.一種分離式FPGA實(shí)驗(yàn)箱，包括安裝在箱體內(nèi)核心板和底板；其特征在于:核心板和底板采用分離式結(jié)構(gòu)，所述的核心板包括FPGA芯片以及分別與其連接的配置芯片、多個(gè)存儲(chǔ)芯片、一個(gè)USB控制器、一個(gè)網(wǎng)絡(luò)控制器、50MHZ晶振、5V電源接口、USB接口、UART接口、VGA接口、PS2接口、AS下載口、JTAG下載口、復(fù)位鍵、配置按鍵、插針J5、插針J6 ;所述的底板包括液晶顯示模塊、數(shù)碼管顯示模塊、LED顯示屏、串行AD模塊、串行DA模塊、多個(gè)用戶IO單元模塊、多個(gè)撥碼開(kāi)關(guān)單元模塊、LED燈輸出單元模塊、單次脈沖源模塊、RS232接口單元模塊、RS485接口單元模塊、鍵盤(pán)模塊、連續(xù)可調(diào)脈沖單元模塊、步進(jìn)電機(jī)模塊、由紅黃綠三種LED構(gòu)成的交通燈模塊、電源模塊、擴(kuò)展接口插槽、以及系統(tǒng)IO插孔，核心板對(duì)底板引出多個(gè)引腳，所述的核心板獨(dú)立使用或者與核心板連接使用，所述的底板采用模塊化設(shè)計(jì)，各模塊在結(jié)構(gòu)和功能上均相互獨(dú)立。
2.根據(jù)權(quán)利要求1所述的一種分離式FPGA實(shí)驗(yàn)箱，其特征在于:所述的FPGA芯片采用 Cyclone III EP3C25F324C8N 型 FPGA 芯片；所述的配置芯片采用 16Mb 的 EPCS16SI16N型配置芯片；所述的多個(gè)存儲(chǔ)芯片包括兩片256MB的HY57V561620CT-6K0R型SDRAM、兩片16MB 的 AM29LV160DB-90EC 型 FLASH 和兩片 IS61LV25616AL-10TL 型 SRAM ;所述的 USB 控制器采用由一片CY7C68013A-56和一片24C02 E2PR0M構(gòu)成的USB 2.0控制器；所述的網(wǎng)絡(luò)控制器采用由DM9000AE構(gòu)成的10M/100M網(wǎng)絡(luò)控制器；UART接口采用MAX3232 ;VGA接口采用CY7C68013A-56PVXC，插針J5及插針J6均采用雙排各42個(gè)插針。
3.根據(jù)權(quán)利要求2所述的一種分離式FPGA實(shí)驗(yàn)箱，其特征在于:一片16MB的 AM29LV160DB-90EC 型 FLASH、 一 片 IS61LV25616AL-10TL 型 SRAM、 一 片 256MB 的HY57V561620CT-6K0R型SDRAM以及雙排各42個(gè)插針J5和插針J6布置在核心板的背面，其余各模塊布置在核心板的正面。
4.根據(jù)權(quán)利要求1所述的一種分離式FPGA實(shí)驗(yàn)箱，其特征在于:液晶顯示模塊采用中文液晶顯示模塊LCM12864ZK，數(shù)碼管顯示模塊采用8位紅色共陰數(shù)碼管顯示模塊，LED顯示屏采用16X16 LED點(diǎn)陣顯示屏采用、串行AD模塊采用10位串行AD模塊、所述的串行DA模塊采用10位串行DA模塊，IO單元模塊有16個(gè)，撥碼開(kāi)關(guān)單元模塊有16個(gè)、燈輸出單元模塊采用8位LED燈輸出模塊、單次脈沖源模塊有4組，鍵盤(pán)模塊采用4X4矩陣鍵盤(pán)，步進(jìn)電機(jī)模塊采用28YBJ-48步進(jìn)電機(jī)、交通燈模塊由紅黃綠三種LED構(gòu)成，電源模塊由LT1086CM-3.3，ASl117-2.5以及AMSl117-1.2構(gòu)成，擴(kuò)展接口插槽采用16PIN的擴(kuò)展接口插槽，系統(tǒng)IO插孔采用24位系統(tǒng)IO插孔。
5.根據(jù)權(quán)利要求4所述的一種分離式FPGA實(shí)驗(yàn)箱，其特征在于:底板中液晶顯示模塊和交通燈模塊以及16X16點(diǎn)陣顯示屏的16條行線的引腳已經(jīng)與核心板的FPGA芯片引腳固定連接，其他的模塊均有對(duì)外引出的IO插孔。
【文檔編號(hào)】G09B23/18GK203397577SQ201320407296
【公開(kāi)日】2014年1月15日 申請(qǐng)日期:2013年7月9日 優(yōu)先權(quán)日:2013年7月9日
【發(fā)明者】李桂林, 張彩榮, 趙明偉, 劉麗君, 郭永環(huán) 申請(qǐng)人:江蘇師范大學(xué)