一種選通驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及顯示裝置制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種選通驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及顯示裝置，用以提供一種在不同時(shí)刻能夠靈活選擇不同的待選通的電路的選通驅(qū)動(dòng)電路。所述選通驅(qū)動(dòng)電路至少包括：兩個(gè)選通控制子電路和兩個(gè)選通驅(qū)動(dòng)子電路，一個(gè)選通控制子電路與一個(gè)選通驅(qū)動(dòng)子電路相對(duì)應(yīng)；各選通控制子電路的輸入端分別與選通信號(hào)端相連，輸出端分別與其對(duì)應(yīng)的選通驅(qū)動(dòng)子電路的第一輸入端相連；各選通驅(qū)動(dòng)子電路的第二輸入端都與輸入信號(hào)源相連，各選通驅(qū)動(dòng)子電路的輸出端為選通端；在同一時(shí)刻，通過(guò)所述選通信號(hào)端輸出的第一選通信號(hào)和第二選通信號(hào)控制所述各選通控制子電路，使得僅有一個(gè)選通驅(qū)動(dòng)子電路的選通端被選通，被選通的選通端輸出所述輸入信號(hào)源輸入的信號(hào)。
【專(zhuān)利說(shuō)明】一種選通驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種選通驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及顯示裝置。
【背景技術(shù)】
[0002]近年來(lái)，隨著半導(dǎo)體科技的蓬勃發(fā)展，便攜式電子產(chǎn)品及平面顯示器產(chǎn)品也隨之興起。TFT(Thin Film Transistor,薄膜晶體管)液晶顯示器由于具有操作電壓低、無(wú)福射線散射、重量輕以及體積小等優(yōu)點(diǎn)，已逐漸成為各種電子產(chǎn)品的標(biāo)準(zhǔn)輸出設(shè)備。隨著各種顯示設(shè)備，如手機(jī)、平板電腦(PAD)等系統(tǒng)集成度越來(lái)越高，厚度越來(lái)越薄,系統(tǒng)的CPU(Central Processing Unit,中央處理器)從先前的單核升級(jí)到現(xiàn)在的雙核、四核和八核乃至更多核產(chǎn)品系統(tǒng)陸續(xù)問(wèn)市，系統(tǒng)耗電越來(lái)越高，市場(chǎng)對(duì)手機(jī)和PAD的續(xù)航時(shí)間的要求也越來(lái)越高，從而持續(xù)降低顯示設(shè)備的功耗成為系統(tǒng)廠商和面板廠商持續(xù)追求的目標(biāo)。
[0003]TFT液晶顯示器一般由水平和垂直兩個(gè)方向排列的像素矩陣構(gòu)成，TFT液晶顯示器進(jìn)行顯示時(shí)，通過(guò)移位寄存器(Shift Register，簡(jiǎn)稱(chēng)SR)產(chǎn)生柵極輸入信號(hào)，即驅(qū)動(dòng)電路
的輸出信號(hào)Gl、G2......? Gn,從第一行到最后一行依次掃描各行像素,如圖1所不。每一個(gè)
移位寄存器的輸入端接收柵極驅(qū)動(dòng)時(shí)鐘信號(hào)CTV，在第一級(jí)移位寄存器單元SRl的輸入端接收柵極掃描觸發(fā)信號(hào)STV。在現(xiàn)有TFT液晶顯示器設(shè)計(jì)中，當(dāng)TFT液晶顯示器處于部分顯示狀態(tài)時(shí)會(huì)進(jìn)行掃黑動(dòng)作，即TFT液晶顯示器的柵極會(huì)從上到下逐行進(jìn)行掃描，而源極驅(qū)動(dòng)信號(hào)(即數(shù)據(jù)線)一直保持在低電平，未對(duì)TFT液晶顯示器進(jìn)行充電，從而降低源極驅(qū)動(dòng)芯片的功耗。
[0004]但是現(xiàn)有的電路設(shè)計(jì)只是降低了源極驅(qū)動(dòng)電路的功耗，并沒(méi)有降低柵極驅(qū)動(dòng)電路的功耗，柵極驅(qū)動(dòng)電路不論在柵掃描行是否需要開(kāi)啟時(shí)同時(shí)驅(qū)動(dòng)所有行的柵線，對(duì)驅(qū)動(dòng)?xùn)啪€的選擇不夠靈活，造成液晶顯示器的總體功耗仍然很大。
【發(fā)明內(nèi)容】
[0005]本發(fā)明實(shí)施例提供了一種選通驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及顯示裝置，用以提供一種在不同時(shí)刻能夠靈活選擇不同的待選通的電路的選通驅(qū)動(dòng)電路。
[0006]所述選通驅(qū)動(dòng)電路至少包括:兩個(gè)選通控制子電路和兩個(gè)選通驅(qū)動(dòng)子電路，一個(gè)選通控制子電路與一個(gè)選通驅(qū)動(dòng)子電路相對(duì)應(yīng)；
[0007]各選通控制子電路的輸入端分別與選通信號(hào)端相連，輸出端分別與其對(duì)應(yīng)的選通驅(qū)動(dòng)子電路的第一輸入端相連；各選通驅(qū)動(dòng)子電路的第二輸入端都與輸入信號(hào)源相連，各選通驅(qū)動(dòng)子電路的輸出端為選通端；
[0008]在同一時(shí)刻，通過(guò)所述選通信號(hào)端輸出的第一選通信號(hào)和第二選通信號(hào)控制所述各選通控制子電路，使得僅有一個(gè)選通驅(qū)動(dòng)子電路的選通端被選通，被選通的選通端輸出所述輸入信號(hào)源輸入的信號(hào)。
[0009]較佳地，所述兩個(gè)選通控制子電路分別為第一選通控制子電路和第二選通控制子電路；兩個(gè)選通驅(qū)動(dòng)子電路分別為第一選通驅(qū)動(dòng)子電路和第二選通驅(qū)動(dòng)子電路；還包括:第三選通控制子電路和第三選通驅(qū)動(dòng)子電路。
[0010]較佳地，還包括:第四選通控制子電路和第四選通驅(qū)動(dòng)子電路。
[0011]較佳地，所述第一選通驅(qū)動(dòng)子電路包括:第一導(dǎo)通用薄膜晶體管和第一關(guān)斷用薄膜晶體管；所述第一導(dǎo)通用薄膜晶體管的柵極和第一關(guān)斷用薄膜晶體管的柵極與所述第一選通控制子電路相連；第一導(dǎo)通用薄膜晶體管的源極和第一關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第一選通端相連；第一導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第一關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；
[0012]所述第二選通驅(qū)動(dòng)子電路包括:第二導(dǎo)通用薄膜晶體管和第二關(guān)斷用薄膜晶體管；所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極與所述第二選通控制子電路相連；第二導(dǎo)通用薄膜晶體管的源極和第二關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第二選通端相連；第二導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第二關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；
[0013]所述第一導(dǎo)通用薄膜晶體管和第二導(dǎo)通用薄膜晶體管為p型薄膜晶體管，所述第一關(guān)斷用薄膜晶體管和第二關(guān)斷用薄膜晶體管為n型薄膜晶體管。
[0014]較佳地，所述第三選通驅(qū)動(dòng)子電路包括:第三導(dǎo)通用薄膜晶體管和第三關(guān)斷用薄膜晶體管；所述第三導(dǎo)通用薄膜晶體管的柵極和第三關(guān)斷用薄膜晶體管的柵極與所述第三選通控制子電路相連；第三導(dǎo)通用薄膜晶體管的源極和第三關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第一選通端相連；第三導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第三關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；
[0015]所述第四選通驅(qū)動(dòng)子電路包括:第四導(dǎo)通用薄膜晶體管和第四關(guān)斷用薄膜晶體管；所述第四導(dǎo)通用薄膜晶體管的柵極和第四關(guān)斷用薄膜晶體管的柵極與所述第四選通控制子電路相連；第四導(dǎo)通用薄膜晶體管的源極和第四關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第一選通端相連；第四導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第四關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；
[0016]所述第三導(dǎo)通用薄膜晶體管和第四導(dǎo)通用薄膜晶體管為p型薄膜晶體管，所述第三關(guān)斷用薄膜晶體管和第四關(guān)斷用薄膜晶體管為n型薄膜晶體管。
[0017]較佳地，所述選通信號(hào)端包括第一選通信號(hào)端和第二選通信號(hào)端；第一選通信號(hào)端和第二選通信號(hào)端分別用于輸出所述第一選通信號(hào)和第二選通信號(hào)。
[0018]較佳地，所述第一選通控制子電路包括:第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管；
[0019]所述第一薄膜晶體管的源極與所述第一導(dǎo)通用薄膜晶體管的柵極和第一關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第一選通信號(hào)端相連；
[0020]所述第二薄膜晶體管的源極與所述第一薄膜晶體管的源極相連，柵極和漏極與所述第二選通信號(hào)端相連；
[0021]所述第三薄膜晶體管的源極與第四薄膜晶體管的漏極相連，源極和柵極與高電平信號(hào)源相連；
[0022]所述第四薄膜晶體管的柵極與第二薄膜晶體管的源極相連，源極與低電平信號(hào)源相連；[0023]所述第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管為n型薄膜晶體管。
[0024]較佳地，所述第二選通控制子電路包括:第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管和第九薄膜晶體管；
[0025]所述第五薄膜晶體管的源極與所述第七薄膜晶體管的柵極相連，柵極和漏極與所述第二選通信號(hào)端相連；
[0026]所述第六薄膜晶體管的源極與第七薄膜晶體管的漏極相連，源極和柵極與高電平信號(hào)源相連；
[0027]所述第七薄膜晶體管的源極與低電平信號(hào)源相連；
[0028]所述第八薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第七薄膜晶體管的漏極相連；
[0029]所述第九開(kāi)關(guān)晶體管的柵極和漏極與所述第一選通信號(hào)端相連；
[0030]所述第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管和第九薄膜晶體管為n型薄膜晶體管。
[0031]較佳地，所述第二選通控制子電路包括:第八薄膜晶體管和第九薄膜晶體管；
[0032]所述第八薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第四薄膜晶體管的漏極相連；
[0033]所述第九開(kāi)關(guān)晶體管的柵極和漏極與所述第一選通信號(hào)端相連；
[0034]所述第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體、第八薄膜晶體管和第九薄膜晶體管為n型薄膜晶體管。
[0035]較佳地，所述第三選通控制子電路包括:第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管、第十三薄膜晶體管和第十四薄膜晶體管；
[0036]所述第十薄膜晶體管的源極與所述第十二薄膜晶體管的柵極相連，柵極和漏極與所述第一選通信號(hào)端相連；
[0037]所述第十一薄膜晶體管的源極與第十二薄膜晶體管的漏極相連，源極和柵極與高電平信號(hào)源相連；
[0038]所述第十二薄膜晶體管的源極與低電平信號(hào)源相連；
[0039]所述第十三薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第十二薄膜晶體管的漏極相連；
[0040]所述第十四開(kāi)關(guān)晶體管的柵極和漏極與所述第二選通信號(hào)端相連；
[0041]所述第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管、第十三薄膜晶體管和第十四薄膜晶體管為n型薄膜晶體管。
[0042]較佳地，所述第三選通控制子電路包括:第十三薄膜晶體管和第十四薄膜晶體管；
[0043]所述第十三薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第四薄膜晶體管的漏極相連；
[0044]所述第十四開(kāi)關(guān)晶體管的柵極和漏極與所述第二選通信號(hào)端相連；
[0045]所述第十三薄膜晶體管和第十四薄膜晶體管為n型薄膜晶體管。
[0046]較佳地，所述第四選通控制子電路包括:第十五薄膜晶體管、第十六薄膜晶體管、第十七薄膜晶體管、第十八薄膜晶體管、第十九薄膜晶體管和第二十薄膜晶體管；
[0047]所述第十五薄膜晶體管的柵極和漏極與高電平信號(hào)源相連，源極與所述第十六薄膜晶體管的漏極相連；
[0048]所述第十六薄膜晶體管的柵極與所述第一選通信號(hào)端相連，源極與低電平信號(hào)源相連，漏極與所述第十七薄膜晶體管的漏極相連；
[0049]所述第十七薄膜晶體管的柵極與漏極相連，源極與所述第四導(dǎo)通用薄膜晶體管和第四關(guān)斷用薄膜晶體管的柵極相連；
[0050]所述第十八薄膜晶體管的柵極和漏極與高電平信號(hào)源相連，源極與所述第十九薄膜晶體管的漏極相連；
[0051]所述第十九薄膜晶體管的柵極與所述第一選通信號(hào)端相連，源極與低電平信號(hào)源相連，漏極與所述第二十薄膜晶體管的漏極相連；
[0052]所述第二十薄膜晶體管的柵極與漏極相連，源極與所述第四導(dǎo)通用薄膜晶體管和第四關(guān)斷用薄膜晶體管的柵極相連；
[0053]所述第十五薄膜晶體管、第十六薄膜晶體管、第十七薄膜晶體管、第十八薄膜晶體管、第十九薄膜晶體管和第二十薄膜晶體管為n型薄膜晶體管。
[0054]較佳地，所述輸入信號(hào)源輸入的信號(hào)為柵極掃描觸發(fā)信號(hào)或柵極掃描終止信號(hào)。
[0055]本發(fā)明實(shí)施例提供一種柵極驅(qū)動(dòng)電路，包括相互級(jí)聯(lián)的移位寄存器單元，還包括上述選通驅(qū)動(dòng)電路，所述選通驅(qū)動(dòng)電路的各選通端分別與多個(gè)待選通的電路的輸入端一一對(duì)應(yīng)相連，用于為待選通的電路提供輸入信號(hào)源輸入的信號(hào)，所述待選通的電路為所述移位寄存器單元。
[0056]本發(fā)明實(shí)施例還提供一種顯示裝置，包括所述柵極驅(qū)動(dòng)電路。
[0057]本發(fā)明實(shí)施例提供了一種新型的選通驅(qū)動(dòng)電路，至少包括:兩個(gè)選通控制子電路和兩個(gè)選通控制子電路；各選通控制子電路的輸入端分別與選通信號(hào)端相連，輸出端分別與各選通驅(qū)動(dòng)子電路的第一輸入端一一對(duì)應(yīng)相連；各選通驅(qū)動(dòng)子電路的第二輸入端同時(shí)與輸入信號(hào)源相連，各選通驅(qū)動(dòng)子電路的輸出端為選通端；在同一時(shí)刻，所述選通信號(hào)端輸出的第一選通信號(hào)和第二選通信號(hào)通過(guò)控制所述各選通控制子電路，使得與有且僅有一個(gè)選通控制子電路相連的選通驅(qū)動(dòng)子電路的選通端被選通，被選通的選通端輸出所述輸入信號(hào)源輸入的信號(hào)。在具體實(shí)施時(shí)，當(dāng)時(shí)序控制器T-CON進(jìn)入部分顯示(Partial Display)模式時(shí)，時(shí)序控制器先保持CSO和CSl信號(hào)為低電平，同時(shí)通知源極驅(qū)動(dòng)電路進(jìn)行掃黑動(dòng)作，之后再切換CSO和CSl的電平至相應(yīng)的部分顯示配置狀態(tài)，選擇從預(yù)設(shè)的某一移位寄存器單元開(kāi)始掃描，在某些柵線不需要掃描時(shí)，對(duì)應(yīng)的移位寄存器單元不工作，且對(duì)應(yīng)的源極驅(qū)動(dòng)電路的輸出端輸出低電平，降低了柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路的功耗。
【專(zhuān)利附圖】
【附圖說(shuō)明】
[0058]圖1為現(xiàn)有技術(shù)提供的柵極驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0059]圖2為本發(fā)明實(shí)施例一提供的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0060]圖3為本發(fā)明實(shí)施例二提供的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0061]圖4為本發(fā)明實(shí)施例三提供的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0062]圖5為本發(fā)明實(shí)施例提供的包括各選通驅(qū)動(dòng)子電路的具體結(jié)構(gòu)的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0063]圖6為本發(fā)明實(shí)施例提供的包括第一選通控制子電路、第二選通控制子電路、第一選通驅(qū)動(dòng)子電路和第二選通驅(qū)動(dòng)子電路的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0064]圖7為圖6所示的簡(jiǎn)化后的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0065]圖8為在圖7所示的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖的基礎(chǔ)上包括第三選通控制子電路和第三選通驅(qū)動(dòng)子電路的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0066]圖9為圖8所示的簡(jiǎn)化后的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0067]圖10為在圖9所示的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖的基礎(chǔ)上包括第四選通控制子電路和第四選通驅(qū)動(dòng)子電路的選通驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；
[0068]圖11為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0069]本發(fā)明實(shí)施例提供了一種選通驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及顯示裝置，用以提供一種在不同時(shí)刻能夠靈活選擇不同的待選通的電路的選通驅(qū)動(dòng)電路。
[0070]本發(fā)明實(shí)施例提供的選通驅(qū)動(dòng)電路可以適用于顯示裝置中的柵極驅(qū)動(dòng)電路。例如，當(dāng)顯示裝置既有全屏顯示模式又有部分區(qū)域顯示圖像其余區(qū)域顯示黑屏或白屏(即無(wú)任何圖像的顯示)的顯示模式；當(dāng)需要顯示某一顯示模式時(shí)，在現(xiàn)有技術(shù)提供的柵極驅(qū)動(dòng)電路的基礎(chǔ)上設(shè)置選通驅(qū)動(dòng)電路，選通驅(qū)動(dòng)電路的輸出端與柵極驅(qū)動(dòng)電路中的部分移位寄存器單元的輸入端相連，用于控制柵極掃描觸發(fā)信號(hào)(即STV信號(hào))加載到需要的移位寄存器單元的輸入端上，與該移位寄存器單元輸入端相連的移位寄存器沒(méi)有被觸發(fā)，未被觸發(fā)的移位寄存器單元停止掃描對(duì)應(yīng)行的柵線，實(shí)現(xiàn)顯示裝置在顯示部分區(qū)域的顯示模式時(shí)選擇性關(guān)閉顯示黑色或白色區(qū)域的柵極信號(hào)，從而降低柵極驅(qū)動(dòng)電路的功耗，進(jìn)一步降低整個(gè)顯示裝置的功耗。
[0071]以下將結(jié)合附圖具體說(shuō)明本發(fā)明實(shí)施例提供的選通驅(qū)動(dòng)電路、柵極驅(qū)動(dòng)電路及顯
示裝置。
[0072]實(shí)施例一:
[0073]參見(jiàn)圖2，本發(fā)明實(shí)施例提供的選通驅(qū)動(dòng)電路包括:
[0074]第一選通控制子電路11、第二選通控制子電路12、第一選通驅(qū)動(dòng)子電路21和第二選通驅(qū)動(dòng)子電路22 ；
[0075]第一選通控制子電路11與第一選通驅(qū)動(dòng)子電路21相對(duì)應(yīng)；
[0076]第二選通控制子電路12與第二選通驅(qū)動(dòng)子電路22相對(duì)應(yīng)；
[0077]第一選通驅(qū)動(dòng)子電路21的輸出端為第一選通端；
[0078]第二選通驅(qū)動(dòng)子電路22的輸出端為第二選通端；
[0079]具體地，第一選通控制子電路11的一端(Al)與第一選通驅(qū)動(dòng)子電路21的第一端(BI)相連,第一選通控制子電路11的另一端(A2)與選通信號(hào)端(CS0和CSl)相連；該第一選通控制子電路11用于根據(jù)選通信號(hào)端同一時(shí)刻輸出的選通信號(hào)控制選通驅(qū)動(dòng)子電路21導(dǎo)通或關(guān)斷；
[0080]第一選通驅(qū)動(dòng)子電路21的第二端(B2)與輸入信號(hào)源(Input)相連,第三端(B3)為第一選通端(OutputO),該第一選通端OutputO用于與第一待選通的電路連接；當(dāng)?shù)谝或?qū)動(dòng)子電路21導(dǎo)通時(shí)(即第一選通端OutputO被選通時(shí)),輸入信號(hào)源Input輸入的信號(hào)從第一選通端OutputO輸出給所述第一待選通的電路；
[0081]第二選通控制子電路12的一端(Cl)與第二選通驅(qū)動(dòng)子電路22的第一端(Dl)相連，第二選通控制子電路12的另一端(C2)與選通信號(hào)端(CS0和CSl)相連；該第二選通控制子電路12用于根據(jù)選通信號(hào)端同一時(shí)刻輸出的第一選通信號(hào)和第二選通信號(hào)控制選通驅(qū)動(dòng)子電路22導(dǎo)通或關(guān)斷；
[0082]第二選通驅(qū)動(dòng)子電路22的第二端(D2)與輸入信號(hào)源(Input)相連，第三端(D3)為第二選通端(Outputl),該第二選通端Outputl用于與第二待選通的電路連接；當(dāng)?shù)诙?qū)動(dòng)子電路22導(dǎo)通時(shí)(即第二選通端Outputl被選通時(shí))，輸入信號(hào)源Input輸入的信號(hào)從第二選通端Outputl輸出給所述第二待選通的電路。
[0083]本發(fā)明實(shí)施例一提供的選通驅(qū)動(dòng)電路，有兩個(gè)選通端，每一選通端連接一個(gè)待選通的電路，選通驅(qū)動(dòng)電路在同一時(shí)刻選擇其中一個(gè)待選通的電路工作，另一待選通的電路停止工作；具體選擇的待選通的電路工作，因選通信號(hào)端輸出的選通信號(hào)的不同而不同?？梢詫?shí)現(xiàn)靈活控制預(yù)設(shè)的待選通的電路工作，其他待選通的電路停止工作，降低待選通的電路的功耗。
[0084]實(shí)施例二:
[0085]在圖2所示的選通驅(qū)動(dòng)電路的基礎(chǔ)上,參見(jiàn)圖3,選通驅(qū)動(dòng)電路進(jìn)一步包括:
[0086]第三選通控制子電路13和第三選通驅(qū)動(dòng)子電路23 ；
[0087]第三選通控制子電路13的一端(El)與第三選通驅(qū)動(dòng)子電路23的第一端(Fl)相連，第三選通控制子電路13的另一端(E2)與選通信號(hào)端(CS0和CSl)相連；該第三選通控制子電路13用于根據(jù)選通信號(hào)端同一時(shí)刻輸出的選通信號(hào)控制選通驅(qū)動(dòng)子電路23導(dǎo)通或關(guān)斷；
[0088]第三選通驅(qū)動(dòng)子電路23的第二端(F2)與輸入信號(hào)源(Input)相連，第三端(F3)為第三選通端(0utput2),該第三選通端0utput2用于與第三待選通的電路連接；當(dāng)?shù)谌?qū)動(dòng)子電路23導(dǎo)通時(shí)(即第三選通端0utput2被選通時(shí))，輸入信號(hào)源Input輸入的信號(hào)從第三選通端0utput2輸出給所述第三待選通的電路。
[0089]實(shí)施例三:
[0090]在圖3所示的選通驅(qū)動(dòng)電路的基礎(chǔ)上,參見(jiàn)圖4,進(jìn)一步包括:
[0091]第四選通控制子電路14和第四選通驅(qū)動(dòng)子電路24 ；
[0092]第四選通控制子電路14的一端(Gl)與第四選通驅(qū)動(dòng)子電路24的第一端(Hl)相連，第四選通控制子電路14的另一端(G2)與選通信號(hào)端(CS0和CSl)相連；該第四選通控制子電路14用于根據(jù)選通信號(hào)端同一時(shí)刻輸出的選通信號(hào)控制選通驅(qū)動(dòng)子電路24導(dǎo)通或關(guān)斷；
[0093]第四選通驅(qū)動(dòng)子電路24的第二端(H2)與輸入信號(hào)源(Input)相連，第三端(H3)為第四選通端(0utput3)，該第四選通端0utput3用于與第四待選通的電路連接；當(dāng)?shù)谒尿?qū)動(dòng)子電路24導(dǎo)通時(shí)(即第四選通端0utput3被選通時(shí))，輸入信號(hào)源Input輸入的信號(hào)從第四選通端0utput3輸出給所述第四待選通的電路。
[0094]優(yōu)選地，圖2?圖4所示的選通驅(qū)動(dòng)電路，選通信號(hào)端包括第一選通信號(hào)端和第二選通信號(hào)端；[0095]第一選通信號(hào)端和第二選通信號(hào)端分別用于輸出第一選通信號(hào)CSO和第二選通信號(hào)CSl ；
[0096]以下將結(jié)合選通信號(hào)端具體介紹圖2?圖4中的各模塊具體結(jié)構(gòu)和功能。
[0097]參見(jiàn)圖5,圖2?圖4任一所示的選通驅(qū)動(dòng)電路,第一選通驅(qū)動(dòng)子電路21包括:
[0098]第一導(dǎo)通用薄膜晶體管Pl和第一關(guān)斷用薄膜晶體管Tl ；
[0099]第一導(dǎo)通用薄膜晶體管Pl的柵極和第一關(guān)斷用薄膜晶體管Tl的柵極均與第一選通控制子電路11相連；第一導(dǎo)通用薄膜晶體管Pl的源極和第一關(guān)斷用薄膜晶體管Tl的源極相連；第一導(dǎo)通用薄膜晶體管Pl的漏極與輸入信號(hào)源Input相連；第一關(guān)斷用薄膜晶體管Tl的漏極與低電平信號(hào)源Vgl相連；
[0100]第二選通驅(qū)動(dòng)子電路22包括:
[0101]第二導(dǎo)通用薄膜晶體管P2和第二關(guān)斷用薄膜晶體管T2 ;第二導(dǎo)通用薄膜晶體管P2的柵極和第二關(guān)斷用薄膜晶體管T2的柵極與第二選通控制子電路12相連；第二導(dǎo)通用薄膜晶體管P2的源極和第二關(guān)斷用薄膜晶體管T2的源極相連；第二導(dǎo)通用薄膜晶體管P2的漏極與輸入信號(hào)源Input相連；第二關(guān)斷用薄膜晶體管T2的漏極與低電平信號(hào)源Va相連；
[0102]其中，第一導(dǎo)通用薄膜晶體管Pl和第二導(dǎo)通用薄膜晶體管P2為p型薄膜晶體管，第一關(guān)斷用薄膜晶體管Tl和第二關(guān)斷用薄膜晶體管T2為n型薄膜晶體管。
[0103]p型薄膜晶體管在低電平電壓作用下導(dǎo)通，在高電平電壓作用下關(guān)斷；n型薄膜晶體管在低電平電壓作用下關(guān)斷，在高電平電壓作用下導(dǎo)通。
[0104]結(jié)合圖1所示的柵極驅(qū)動(dòng)電路說(shuō)明第一選通驅(qū)動(dòng)子電路21的工作原理:
[0105]當(dāng)?shù)谝粚?dǎo)通用薄膜晶體管Pl的柵極和第一關(guān)斷用薄膜晶體管Tl的柵極的電位為低電平時(shí)，第一導(dǎo)通用薄膜晶體管Pl導(dǎo)通，第一關(guān)斷用薄膜晶體管Tl關(guān)斷，與第一導(dǎo)通用薄膜晶體管Pl相連的第一選通端OutputO被選通，與之相連的移位寄存器單元開(kāi)始掃描相應(yīng)行柵線；
[0106]當(dāng)?shù)谝粚?dǎo)通用薄膜晶體管Pl的柵極和第一關(guān)斷用薄膜晶體管Tl的柵極的電位為高電平時(shí)，第一導(dǎo)通用薄膜晶體管Pl關(guān)斷，第一關(guān)斷用薄膜晶體管Tl導(dǎo)通，第一選通端OutputO的電位被拉低至低電位，OutputO未被選通,與之相連的移位寄存器單元不掃描相應(yīng)行柵線，即該移位寄存器單元不工作。
[0107]第一導(dǎo)通用薄膜晶體管Pl的柵極和第一關(guān)斷用薄膜晶體管Tl的柵極的電位高低受與之相連的第一選通控制子電路、第一選通信號(hào)和第二選通信號(hào)控制。
[0108]第二選通驅(qū)動(dòng)子電路22的工作原理與第一選通驅(qū)動(dòng)子電路21的工作原理類(lèi)似這里不再贅述。
[0109]圖3和圖4所示的第三選通驅(qū)動(dòng)子電路23，以及圖4所示的第四選通驅(qū)動(dòng)子電路24的結(jié)構(gòu)與第一選通驅(qū)動(dòng)子電路21的結(jié)構(gòu)類(lèi)似。
[0110]參見(jiàn)圖5，第三選通驅(qū)動(dòng)子電路23包括:
[0111]第三導(dǎo)通用薄膜晶體管P3和第三關(guān)斷用薄膜晶體管T3 ；
[0112]第三導(dǎo)通用薄膜晶體管P3的柵極和第三關(guān)斷用薄膜晶體管T3的柵極均與第三選通控制子電路13相連；第三導(dǎo)通用薄膜晶體管P3的源極和第三關(guān)斷用薄膜晶體管T3的源極相連；第三導(dǎo)通用薄膜晶體管P3的漏極與輸入信號(hào)源Input相連；第三關(guān)斷用薄膜晶體管T3的漏極與低電平信號(hào)源Va (即對(duì)應(yīng)負(fù)電壓輸入)相連；
[0113]第四選通驅(qū)動(dòng)子電路24包括:
[0114]第四導(dǎo)通用薄膜晶體管P4和第四關(guān)斷用薄膜晶體管T4 ；
[0115]第四導(dǎo)通用薄膜晶體管P4的柵極和第四關(guān)斷用薄膜晶體管T4的柵極均與第四選通控制子電路14相連；第四導(dǎo)通用薄膜晶體管P4的源極和第四關(guān)斷用薄膜晶體管T4的源極相連；第四導(dǎo)通用薄膜晶體管P4的漏極與輸入信號(hào)源Input相連；第四關(guān)斷用薄膜晶體管T4的漏極與低電平信號(hào)源Vgl相連；
[0116]第三選通驅(qū)動(dòng)子電路23以及第四選通驅(qū)動(dòng)子電路24的工作原理與第一選通驅(qū)動(dòng)子電路21的工作原理類(lèi)似，這里不再贅述。
[0117]圖5所不的選通驅(qū)動(dòng)電路,第一選通信號(hào)端和第二選通信號(hào)端CSl同一時(shí)刻輸出的第一選通信號(hào)和第二選通信號(hào)保證第一選通端OutputO、第二選通端Outputl、第三選通端0utput2和第四選通端0utput3中，只有一個(gè)選通端的電位為高電平選通狀態(tài),其余選通端的電位為低電平未被選通狀態(tài)。
[0118]以下將結(jié)合上述選通信號(hào)端輸出的信號(hào)具體介紹圖2?圖4中的各選通控制子電路的結(jié)構(gòu)的工作原理。
[0119]優(yōu)選地，參見(jiàn)圖6，圖2至圖4所示的任一選通驅(qū)動(dòng)電路中的第一選通控制子電路11包括:
[0120]第一薄膜晶體管Ml、第二薄膜晶體管M2、第三薄膜晶體管M3和第四薄膜晶體管M4 ；
[0121]第一薄膜晶體管Ml的源極與第一導(dǎo)通用薄膜晶體管Pl的柵極和第一關(guān)斷用薄膜晶體管Tl的柵極相連，柵極和漏極與第一選通信號(hào)端相連；
[0122]第二薄膜晶體管M2的源極與第一薄膜晶體管Ml的源極相連，柵極和漏極與第二選通信號(hào)端CSl相連；
[0123]第三薄膜晶體管M3的源極與第四薄膜晶體管M4的漏極相連，源極和柵極與高電平信號(hào)源Vra (對(duì)應(yīng)正電壓輸入)相連；
[0124]第四薄膜晶體管M4的柵極與第二薄膜晶體管M2的源極相連，源極與低電平信號(hào)源Va相連；
[0125]第一薄膜晶體管Ml、第二薄膜晶體管M2、第三薄膜晶體管M3和第四薄膜晶體管M4為n型薄膜晶體管。
[0126]優(yōu)選地，參見(jiàn)圖6，圖2至圖4所示的任一選通驅(qū)動(dòng)電路中的第二選通控制子電路12包括:
[0127]第五薄膜晶體管M5、第六薄膜晶體管M6、第七薄膜晶體管M7、第八薄膜晶體管M8和第九薄膜晶體管M9 ；
[0128]第五薄膜晶體管M5的源極與第七薄膜晶體管M7的柵極相連，柵極和漏極與第二選通信號(hào)端CSl相連；
[0129]第六薄膜晶體管M6的源極與第七薄膜晶體管M7的漏極相連，源極和柵極與高電平信號(hào)源Vra相連；
[0130]第七薄膜晶體管M7的源極與低電平信號(hào)源Va相連。
[0131]第八薄膜晶體管M8的源極與第二導(dǎo)通用薄膜晶體管P2的柵極和第二關(guān)斷用薄膜晶體管T2的柵極相連，柵極和漏極與第七薄膜晶體管WJ的漏極相連；
[0132]第九開(kāi)關(guān)晶體管M9的柵極和漏極與第一選通信號(hào)端相連；
[0133]第五薄膜晶體管M5、第六薄膜晶體管M6、第七薄膜晶體管M7、第八薄膜晶體管M8和第九薄膜晶體管M9為n型薄膜晶體管。
[0134]較佳地，為了簡(jiǎn)化電路結(jié)構(gòu)，參見(jiàn)圖7，第二選通控制子電路12僅包括:第八薄膜晶體管M8和第九開(kāi)關(guān)晶體管M9 ；
[0135]第八薄膜晶體管M8的源極與第二導(dǎo)通用薄膜晶體管P2的柵極和第二關(guān)斷用薄膜晶體管T2的柵極相連，柵極和漏極與第四薄膜晶體管M4的漏極相連；
[0136]第九開(kāi)關(guān)晶體管M9的柵極和漏極與第一選通信號(hào)端相連；
[0137]相比較圖6所示的電路結(jié)構(gòu)，第二選通控制子電路中的第五薄膜晶體管M5、第六薄膜晶體管M6和第七薄膜晶體管M7省去，第八薄膜晶體管M8的漏極和柵極與第四薄膜晶體管M4的漏極相連。
[0138]優(yōu)選地，參見(jiàn)圖8，圖3和圖4所示的任一選通驅(qū)動(dòng)電路中的第三選通控制子電路13包括:
[0139]第十薄膜晶體管M10、第十一薄膜晶體管Mil、第十二薄膜晶體管M12、第十三薄膜晶體管M13和第十四薄膜晶體管M14 ；
[0140]第十薄膜晶體管MlO的源極與第十二薄膜晶體管M12的柵極相連，柵極和漏極與第一選通信號(hào)端相連；
[0141]第十一薄膜晶體管Mll的源極與第十二薄膜晶體管M12的漏極相連，源極和柵極與高電平信號(hào)源Vra相連；
[0142]第十二薄膜晶體管M12的源極與低電平信號(hào)源Va相連。
[0143]第十三薄膜晶體管M13的源極與第三導(dǎo)通用薄膜晶體管P3的柵極和第三關(guān)斷用薄膜晶體管T3的柵極相連，柵極和漏極與第十二薄膜晶體管M12的漏極相連；
[0144]第十四開(kāi)關(guān)晶體管M14的柵極和漏極與第二選通信號(hào)端CSl相連；
[0145]第十薄膜晶體管M10、第十一薄膜晶體管Mil、第十二薄膜晶體管M12、第十三薄膜晶體管M13和第十四薄膜晶體管M14為n型薄膜晶體管。
[0146]較佳地，為了簡(jiǎn)化電路結(jié)構(gòu)，參見(jiàn)與9，第三選通控制子電路包括:第十三薄膜晶體管M13和第十四開(kāi)關(guān)晶體管M14 ；
[0147]第十三薄膜晶體管M13的源極與第三導(dǎo)通用薄膜晶體管P3的柵極和第三關(guān)斷用薄膜晶體管T3的柵極相連，柵極和漏極與第四薄膜晶體管M4的漏極相連；
[0148]第十四開(kāi)關(guān)晶體管M14的柵極和漏極與第二選通信號(hào)端CSl相連；
[0149]圖9所示的電路結(jié)構(gòu)在圖8所示的電路結(jié)構(gòu)的基礎(chǔ)上省去第十薄膜晶體管M10、第十一薄膜晶體管Mll和第十二薄膜晶體管M12。第十三薄膜晶體管M13的漏極與第四薄膜晶體管M4的漏極相連。
[0150]優(yōu)選地,參見(jiàn)圖10,圖4所示的選通驅(qū)動(dòng)電路中的第四選通控制子電路14包括:
[0151]第十五薄膜晶體管M15、第十六薄膜晶體管M16、第十七薄膜晶體管M17、第十八薄膜晶體管M18、第十九薄膜晶體管M19和第二十薄膜晶體管M20 ；
[0152]第十五薄膜晶體管M15的源極與第十六薄膜晶體管M16的漏極相連，源極和柵極與高電平信號(hào)源Vra相連；[0153]第十六薄膜晶體管M16的源極與低電平信號(hào)源Va相連；
[0154]第十七薄膜晶體管M17的源極與第四導(dǎo)通用薄膜晶體管P4的柵極和第四關(guān)斷用薄膜晶體管T4的柵極相連，柵極和漏極與第十六薄膜晶體管M16的漏極相連；
[0155]第十八薄膜晶體管M18的源極與第十九薄膜晶體管M19的漏極相連，源極和柵極與高電平信號(hào)源Vra相連；
[0156]第十九薄膜晶體管M19的源極與低電平信號(hào)源Va相連；
[0157]第二十薄膜晶體管M20的源極與第四導(dǎo)通用薄膜晶體管P4的柵極和第四關(guān)斷用薄膜晶體管T4的柵極相連，柵極和漏極與第十九薄膜晶體管M19的漏極相連。
[0158]第十五薄膜晶體管M15、第十六薄膜晶體管M16、第十七薄膜晶體管M17、第十八薄膜晶體管M18、第十九薄膜晶體管M19和第二十薄膜晶體管M20為n型薄膜晶體管。
[0159]優(yōu)選地，本發(fā)明輸入信號(hào)源(Input)輸入的信號(hào)可以為柵極掃描觸發(fā)信號(hào)STV或柵極掃描終止信號(hào)。
[0160]由圖10所示的選通驅(qū)動(dòng)電路可知，本發(fā)明實(shí)施例采用22個(gè)薄膜晶體管實(shí)現(xiàn)了在不同時(shí)刻可以選通四個(gè)不同的待選通電路的目的。
[0161]以下將結(jié)合選通信號(hào)端的電平狀態(tài)說(shuō)明選通驅(qū)動(dòng)電路中的四個(gè)選通端任一被選通的原理。
[0162]第一選通信號(hào)端和第二選通信號(hào)端的電平狀態(tài)有四種。
[0163]狀態(tài)一:第一選通信號(hào)端為低電平狀態(tài)，第二選通信號(hào)端為低電平狀態(tài)；
[0164]狀態(tài)二:第一選通信號(hào)端為低電平狀態(tài)，第二選通信號(hào)端為高電平狀態(tài)；
[0165]狀態(tài)三:第一選通信號(hào)端為高電平狀態(tài)，第二選通信號(hào)端為低電平狀態(tài)；
[0166]狀態(tài)四:第一選通信號(hào)端為高電平狀態(tài)，第二選通信號(hào)端為高電平狀態(tài)；
[0167]設(shè)本發(fā)明低電平狀態(tài)用“0”表示，高電平狀態(tài)用“ I”表示。
[0168]第一選通信號(hào)端和第二選通信號(hào)端的電平狀態(tài)依次分別為(0，0)、(0，1)、(1，0)、(Ll)0
[0169]當(dāng)?shù)谝贿x通信號(hào)端和第二選通信號(hào)端在某一時(shí)刻的電平狀態(tài)為上述狀態(tài)一至狀態(tài)四中任一狀態(tài)時(shí)，第一選通端OutputO、第二選通端Output 1、第三選通端0utput2和第四選通端0utput3中對(duì)應(yīng)的一個(gè)選通端為高電平狀態(tài)且被選通，其余為低電平狀態(tài)且未被選通。
[0170]本發(fā)明實(shí)施例提供的選通驅(qū)動(dòng)電路相當(dāng)于一個(gè)單刀多擲開(kāi)關(guān)；
[0171]當(dāng)CSO=CSl=O時(shí)，只有第一選通端OutputO被選通；
[0172]當(dāng)CSO=O, CSl=I時(shí),只有第二選通端Outputl被選通；
[0173]當(dāng)CSO=I, CSl=O時(shí)，只有第三選通端0utput2被選通；
[0174]當(dāng)CSO=I, CSl=I時(shí),只有第四選通端0utput3被選通。
[0175]以下將結(jié)合附圖10具體介紹各選通端被選通的原理。
[0176]設(shè)選通驅(qū)動(dòng)電路中的輸入信號(hào)源Input輸出到各選通驅(qū)動(dòng)子電路的信號(hào)為高電平f目號(hào)。
[0177]當(dāng)CSO=CSl=O時(shí)，即第一選通信號(hào)端和第二選通信號(hào)端CSl的電位為低電平；
[0178]針對(duì)第一選通端OutputO:
[0179]與第一導(dǎo)通用薄膜晶體管Pl和第一關(guān)斷用薄膜晶體管Tl的柵極相連的第一薄膜晶體管Ml和第二薄膜晶體管M2只要其中之一導(dǎo)通，則第一選通端OutputO的電平被拉低；
[0180]第一薄膜晶體管Ml和第二薄膜晶體管M2關(guān)斷，第一導(dǎo)通用薄膜晶體管Pl和第一關(guān)斷用薄膜晶體管Tl的柵極的電位為低電平，第一導(dǎo)通用薄膜晶體管Pl為p型薄膜晶體管，柵極在低電平狀態(tài)下薄膜晶體管導(dǎo)通，第一選通端OutputO被選通；第一關(guān)斷用薄膜晶體管Tl為n型薄膜晶體管，柵極在低電平狀態(tài)下時(shí)薄膜晶體管關(guān)斷。
[0181]針對(duì)第二選通端Outputl:
[0182]與第二導(dǎo)通用薄膜晶體管P2和第二關(guān)斷用薄膜晶體管T2的柵極相連的第八薄膜晶體管M8和第九薄膜晶體管M9只要其中之一導(dǎo)通，則第二選通端Outputl的電平被拉低；
[0183]第三薄膜晶體管M3在高電平信號(hào)源Vra的作用下導(dǎo)通，且輸出高電平信號(hào)，與第三薄膜晶體管M3的源極相連的第八薄膜晶體管M8導(dǎo)通，同時(shí)第八薄膜晶體管M8輸出高電平信號(hào)，與第八薄膜晶體管M8的源極相連的第二導(dǎo)通用薄膜晶體管P2和第二關(guān)斷用薄膜晶體管T2的柵極的電位為高電平，第二導(dǎo)通用薄膜晶體管P2關(guān)斷，第二關(guān)斷用薄膜晶體管T2導(dǎo)通，第二關(guān)斷用薄膜晶體管T2的漏極與低電平信號(hào)源Va相連，將第二關(guān)斷用薄膜晶體管T2的源極(即第二選通端Outputl)拉低至低電平,第二選通端Outputl未被選通。
[0184]針對(duì)第三選通端0utput2:
[0185]與第三導(dǎo)通用薄膜晶體管P3和第三關(guān)斷用薄膜晶體管T3的柵極相連的第十三薄膜晶體管M13和第十四薄膜晶體管M14只要其中之一導(dǎo)通，則第三選通端0utput2的電平被拉低；
[0186]第十三薄膜晶體管M13的柵極和漏極與第三薄膜晶體管M3的源極相連，第三薄膜晶體管M3在高電平信號(hào)源Vra的作用下導(dǎo)通，且輸出高電平信號(hào)，第十三薄膜晶體管M13在高電平信號(hào)的所用下導(dǎo)通且輸出高電平信號(hào)，第三關(guān)斷用薄膜晶體管T3在高電平信號(hào)的作用下導(dǎo)通，將第三關(guān)斷用薄膜晶體管T3的源極(即第三選通端0utput2)拉低至低電平，第三選通端0utput2未被選通。
[0187]針對(duì)第四選通端0utput3:
[0188]與第四導(dǎo)通用薄膜晶體管P4和第四關(guān)斷用薄膜晶體管T4的柵極相連的第十七薄膜晶體管M17和第二十薄膜晶體管M20只要其中之一導(dǎo)通，則第四選通端0utput3的電平被拉低；
[0189]分別與第一選通信號(hào)端和第二選通信號(hào)端相連的第十六薄膜晶體管M16和第十九薄膜晶體管M19在低電平信號(hào)作用下關(guān)斷，與高電平信號(hào)源Vra相連的第十五薄膜晶體管M15和第十八薄膜晶體管M18在高電平作用下導(dǎo)通，同時(shí)輸出高電平信號(hào)，分別與第十五薄膜晶體管M15和第十八薄膜晶體管M18的源極相連的第十七薄膜晶體管M17和第二十薄膜晶體管M20在高電平信號(hào)的作用下導(dǎo)通且輸出高電平信號(hào)，與第十七薄膜晶體管M17和第二十薄膜晶體管M20的源極相連的第四關(guān)斷用薄膜晶體管T4在高電平信號(hào)的作用下導(dǎo)通，將第四關(guān)斷用薄膜晶體管T4的源極(即第四選通端0utput3)拉低至低電平，第四選通端0utput3未被選通。
[0190]當(dāng)CSO=O,CSl=I時(shí)，即第一選通信號(hào)端輸出低電平信號(hào)，第二選通信號(hào)端CSl輸出聞電平"[目號(hào)；
[0191]針對(duì)第一選通端OutputO:
[0192]與第一導(dǎo)通用薄膜晶體管Pl和第一關(guān)斷用薄膜晶體管Tl的柵極相連的第一薄膜晶體管Ml和第二薄膜晶體管M2只要其中之一導(dǎo)通，則第一選通端OutputO的電平被拉低；
[0193]同時(shí)與第二選通信號(hào)端CSl以及第一導(dǎo)通用薄膜晶體管Pl和第一關(guān)斷用薄膜晶體管Tl的柵極相連的第二薄膜晶體管M2導(dǎo)通，輸出高電平信號(hào)，該高電平信號(hào)使得第一關(guān)斷用薄膜晶體管Tl將第一選通端OutputO的電平拉低,第一選通端OutputO未被選通。
[0194]針對(duì)第二選通端Outputl:
[0195]與第二導(dǎo)通用薄膜晶體管P2和第二關(guān)斷用薄膜晶體管T2的柵極相連的第八薄膜晶體管M8和第九薄膜晶體管M9只要其中之一導(dǎo)通，則第二選通端Outputl的電平被拉低；
[0196]第八薄膜晶體管M8和第九薄膜晶體管M9的源極與第二導(dǎo)通用薄膜晶體管P2和第二關(guān)斷用薄膜晶體管T2的柵極相連，第九薄膜晶體管M9的柵極與第一選通信號(hào)端相連，處于關(guān)斷狀態(tài)；第八薄膜晶體管M8的柵極與第四薄膜晶體管M4的漏極相連，由于第四薄膜晶體管M4的柵極與第二選通信號(hào)端CSl相連，第四薄膜晶體管M4導(dǎo)通，將第四薄膜晶體管M4的漏極拉低至低電平，第八薄膜晶體管M8關(guān)斷；第二導(dǎo)通用薄膜晶體管P2在低電平作用下導(dǎo)通，第二選通端Outputl選通。
[0197]針對(duì)第三選通端0utput2:
[0198]與第三導(dǎo)通用薄膜晶體管P3和第三關(guān)斷用薄膜晶體管T3的柵極相連的第十三薄膜晶體管M13和第十四薄膜晶體管M14只要其中之一導(dǎo)通，則第三選通端0utput2的電平被拉低；
[0199]第十四薄膜晶體管M14的柵極和漏極與第二選通信號(hào)端CSl相連，源極與第三導(dǎo)通用薄膜晶體管P3和第三關(guān)斷用薄膜晶體管T3的柵極相連；第十四薄膜晶體管M14在高電平信號(hào)作用下導(dǎo)通同時(shí)輸出高電平信號(hào)，第三關(guān)斷用薄膜晶體管T3在高電平信號(hào)作用下導(dǎo)通，將第三關(guān)斷用薄膜晶體管T3的源極(即第三選通端0utput2)拉低至低電平，第三選通端0utput2未被選通。
[0200]針對(duì)第四選通端0utput3:
[0201]與第四導(dǎo)通用薄膜晶體管P4和第四關(guān)斷用薄膜晶體管T4的柵極相連的第十七薄膜晶體管M17和第二十薄膜晶體管M20只要其中之一導(dǎo)通，則第四選通端0utput3的電平被拉低；
[0202]與第一選通信號(hào)端相連的第十六薄膜晶體管M16在低電平信號(hào)作用下關(guān)斷，與高電平信號(hào)源Vra相連的第十五薄膜晶體管M15在高電平作用下導(dǎo)通，同時(shí)輸出高電平信號(hào)，與第十五薄膜晶體管M15的源極相連的第十七薄膜晶體管M17在高電平信號(hào)的作用下導(dǎo)通且輸出高電平信號(hào)，與第十七薄膜晶體管M17的源極相連的第四關(guān)斷用薄膜晶體管T4在高電平信號(hào)的作用下導(dǎo)通，將第四關(guān)斷用薄膜晶體管T4的源極(即第四選通端0utput3)拉低至低電平，第四選通端0utput3未被選通。
[0203]當(dāng)CS0=1，CSl=O時(shí)，即第一選通信號(hào)端輸出高電平信號(hào)，第二選通信號(hào)端CSl輸出低電平信號(hào)；
[0204]針對(duì)第一選通端OutputO:
[0205]與第一導(dǎo)通用薄膜晶體管Pl和第一關(guān)斷用薄膜晶體管Tl的柵極相連的第一薄膜晶體管Ml和第二薄膜晶體管M2只要其中之一導(dǎo)通，則第一選通端OutputO的電平被拉低；
[0206]與第一選通信號(hào)端相連的第一薄膜晶體管Ml在高電平信號(hào)作用下導(dǎo)通，輸出高電平信號(hào)，該高電平信號(hào)使得第一關(guān)斷用薄膜晶體管Tl將第一選通端OutputO的電平拉低，第一選通端OutputO未被選通。
[0207]針對(duì)第二選通端Outputl:
[0208]與第二導(dǎo)通用薄膜晶體管P2和第二關(guān)斷用薄膜晶體管T2的柵極相連的第八薄膜晶體管M8和第九薄膜晶體管M9只要其中之一導(dǎo)通，則第二選通端Outputl的電平被拉低；
[0209]與第一選通信號(hào)端相連的第九薄膜晶體管M9在高電平信號(hào)作用下導(dǎo)通，輸出高電平信號(hào)，該高電平信號(hào)使得第二關(guān)斷用薄膜晶體管T2將第二選通端Outputl的電平拉低，第二選通端Outputl未被選通。
[0210]針對(duì)第三選通端0utput2:
[0211]與第三導(dǎo)通用薄膜晶體管P3和第三關(guān)斷用薄膜晶體管T3的柵極相連的第十三薄膜晶體管M13和第十四薄膜晶體管M14只要其中之一導(dǎo)通，則第三選通端0utput2的電平被拉低；
[0212]與第二選通信號(hào)端CSl相連的第十四薄膜晶體管M14在低電平信號(hào)作用下關(guān)斷；
[0213]與第十三薄膜晶體管M13的柵極相連的第四薄膜晶體管M4，其柵極與第一選通信號(hào)端相連，在高電平信號(hào)作用下導(dǎo)通，其漏極被低電平信號(hào)源Vgl拉低至低電平，第十三薄膜晶體管M13的柵極在低電平信號(hào)的作用下關(guān)斷；
[0214]第十三薄膜晶體管M13和第十四薄膜晶體管M14同時(shí)關(guān)斷，第三導(dǎo)通用薄膜晶體管P3在低電平作用下導(dǎo)通,第三選通端0utput2選通。
[0215]針對(duì)第四選通端0utput3:
[0216]與第四導(dǎo)通用薄膜晶體管P4和第四關(guān)斷用薄膜晶體管T4的柵極相連的第十七薄膜晶體管M17和第二十薄膜晶體管M20只要其中之一導(dǎo)通，則第四選通端0utput3的電平被拉低；
[0217]與第二選通信號(hào)端CSl相連的第十九薄膜晶體管M19在低電平信號(hào)作用下關(guān)斷，與高電平信號(hào)源Vra相連的第十八薄膜晶體管M18在高電平作用下導(dǎo)通，同時(shí)輸出高電平信號(hào)，與第十八薄膜晶體管M18的源極相連的第二十薄膜晶體管M20在高電平信號(hào)的作用下導(dǎo)通且輸出高電平信號(hào)，與第二十薄膜晶體管M20的源極相連的第四關(guān)斷用薄膜晶體管T4在高電平信號(hào)的作用下導(dǎo)通，將第四關(guān)斷用薄膜晶體管T4的源極(即第四選通端0utput3)拉低至低電平，第四選通端0utput3未被選通。
[0218]當(dāng)CSO=I，CSl=I時(shí)，即第一選通信號(hào)端輸出高電平信號(hào)，第二選通信號(hào)端CSl輸出聞電平"[目號(hào)；
[0219]針對(duì)第一選通端OutputO:
[0220]與第一導(dǎo)通用薄膜晶體管Pl和第一關(guān)斷用薄膜晶體管Tl的柵極相連的第一薄膜晶體管Ml和第二薄膜晶體管M2只要其中之一導(dǎo)通，則第一選通端OutputO的電平被拉低；
[0221]與第一選通信號(hào)端相連的第一薄膜晶體管Ml在高電平信號(hào)作用下導(dǎo)通，輸出高電平信號(hào)，該高電平信號(hào)使得第一關(guān)斷用薄膜晶體管Tl將第一選通端OutputO的電平拉低，第一選通端OutputO未被選通。
[0222]針對(duì)第二選通端Outputl:
[0223]與第二導(dǎo)通用薄膜晶體管P2和第二關(guān)斷用薄膜晶體管T2的柵極相連的第八薄膜晶體管M8和第九薄膜晶體管M9只要其中之一導(dǎo)通，則第二選通端Outputl的電平被拉低；
[0224]與第一選通信號(hào)端相連的第九薄膜晶體管M9在高電平信號(hào)作用下導(dǎo)通，輸出高電平信號(hào)，該高電平信號(hào)使得第二關(guān)斷用薄膜晶體管T2將第二選通端Outputl的電平拉低，第二選通端Outputl未被選通。[0225]針對(duì)第三選通端0utput2:
[0226]與第三導(dǎo)通用薄膜晶體管P3和第三關(guān)斷用薄膜晶體管T3的柵極相連的第十三薄膜晶體管M13和第十四薄膜晶體管M14只要其中之一導(dǎo)通，則第三選通端0utput2的電平被拉低；
[0227]與第二選通信號(hào)端CSl相連的第十四薄膜晶體管M14在高電平信號(hào)作用下導(dǎo)通且輸出高電平信號(hào)；與第十四薄膜晶體管M14的源極相連的第三關(guān)斷用薄膜晶體管T3在高電平作用下導(dǎo)通，第三選通端0utput2未被選通。
[0228]針對(duì)第四選通端0utput3:
[0229]與第四導(dǎo)通用薄膜晶體管P4和第四關(guān)斷用薄膜晶體管T4的柵極相連的第十七薄膜晶體管M17和第二十薄膜晶體管M20只要其中之一導(dǎo)通，則第四選通端0utput3的電平被拉低；
[0230]與第一選通信號(hào)端和第二選通信號(hào)端CSl相連的第十六薄膜晶體管M16和第十九薄膜晶體管M19在高電平作用下導(dǎo)通，第十六薄膜晶體管M16和第十九薄膜晶體管M19的漏極被低電平信號(hào)源Va拉低至低電平，分別與第十六薄膜晶體管M16和第十九薄膜晶體管M19的漏極相連的第十七薄膜晶體管M17和第二十薄膜晶體管M20均關(guān)斷，第四導(dǎo)通用薄膜晶體管P4在低電平信號(hào)的作用下導(dǎo)通，第四選通端0utput3選通。
[0231]本發(fā)明所有實(shí)施例提供的選通驅(qū)動(dòng)電路，可以但不限于適用于柵極驅(qū)動(dòng)電路。
[0232]本發(fā)明實(shí)施例還提供一種柵極驅(qū)動(dòng)電路，包括相互級(jí)聯(lián)的移位寄存器單元，還包括至少一個(gè)選通驅(qū)動(dòng)電路，所述選通驅(qū)動(dòng)電路的各選通端分別與多個(gè)待選通的電路的輸入端一一對(duì)應(yīng)相連，所述待選通的電路為所述移位寄存器單元；所述選通驅(qū)動(dòng)電路為本發(fā)明上述任一實(shí)施例提供的選通驅(qū)動(dòng)電路。
[0233]參見(jiàn)圖11，本發(fā)明實(shí)施例還提供一種柵極驅(qū)動(dòng)電路，包括:
[0234]若干個(gè)相互級(jí)聯(lián)的移位寄存器單元，分別為SR1、……,SRa, SRa+U……> SRb,
SRb+U......、SRc、SRc+l、......、SRd、SRd+l、......SRn ;各移位寄存器單元的輸出端與對(duì)應(yīng)
的柵線相連，如 Gl、......、Ga、Ga+l、......、Gb、Gb+l、......、Gc、Gc+l、......、Gd、Gd+l、......Gn ；
[0235]第一選通驅(qū)動(dòng)電路20和第二選通驅(qū)動(dòng)電路30 ；
[0236]第一選通驅(qū)動(dòng)電路20用于選擇起始掃描行，第二選通驅(qū)動(dòng)電路30用于選擇結(jié)束掃描行；
[0237]第一選通驅(qū)動(dòng)電路20的第一輸入端(Input)與柵極掃描觸發(fā)信號(hào)STV相連，第二輸入端和第三輸入端分別與第一選通信號(hào)CSO和第二選通信號(hào)CSl相連；
[0238]第一選通驅(qū)動(dòng)電路20包括至少兩個(gè)選通端(圖11所示為四個(gè)選通端OutputO、Outputl和0utput2),每一選通端與待選通的移位寄存器單元相連；
[0239]第一選通端OutputO與移位寄存器單元SRl的輸入端相連；
[0240]第二選通端Outputl與移位寄存器單元SRa+1的輸入端相連；
[0241]第三選通端0utput2與移位寄存器單元SRb+1的輸入端相連。
[0242]其中，第一選通驅(qū)動(dòng)電路20和第二選通驅(qū)動(dòng)電路30至少之一為本發(fā)明上述實(shí)施例提供的選通驅(qū)動(dòng)電路。
[0243]需要說(shuō)明的是，選通驅(qū)動(dòng)電路中的任一個(gè)選通端均可以與移位寄存器單元SRl的輸入端相連；不限于第一選通端OutputO與移位寄存器單元SRl的輸入端相連。
[0244]以第一選通驅(qū)動(dòng)電路20為本發(fā)明上述實(shí)施例提供的選通驅(qū)動(dòng)電路為例說(shuō)明。此時(shí)，選通驅(qū)動(dòng)電路中的輸入信號(hào)源Input輸出到各選通驅(qū)動(dòng)子電路的信號(hào)為柵極掃描觸發(fā)信號(hào)STV。
[0245]當(dāng)STV為高電平時(shí)，通過(guò)切換第一選通信號(hào)CSO和第二選通信號(hào)CSl的電平狀態(tài)選通移位寄存器單元SRl或移位寄存器單元SRa+1或移位寄存器單元SRb+1 ;例如當(dāng)移位寄存器單元SRl被選通時(shí)，柵極掃描觸發(fā)信號(hào)STV輸入移位寄存器單元SRl的輸入端，柵極驅(qū)動(dòng)電路從移位寄存器單元SRl開(kāi)始從上到下依次掃描；當(dāng)移位寄存器單元SRb+1被選通時(shí)，柵極掃描觸發(fā)信號(hào)STV輸入移位寄存器單元SR b+1的輸入端，柵極驅(qū)動(dòng)電路從移位寄存器單元b+1開(kāi)始掃描，移位寄存器單元SRl至移位寄存器單元SRb不被驅(qū)動(dòng)掃描，降低了柵極驅(qū)動(dòng)電路的功耗。
[0246]當(dāng)本發(fā)明實(shí)施例提供的選通驅(qū)動(dòng)電路用于第二選通驅(qū)動(dòng)電路30時(shí)，選通驅(qū)動(dòng)電路中的輸入信號(hào)源Input輸出到各選通驅(qū)動(dòng)子電路的信號(hào)為用于使得柵極掃描終止的信號(hào)。
[0247]第二選通驅(qū)動(dòng)電路30也可以是由多個(gè)單刀單擲開(kāi)關(guān)，例如包括第一單刀單擲開(kāi)關(guān)SWl和第二單刀單擲開(kāi)關(guān)SW2，第一單刀單擲開(kāi)關(guān)SWl和第二單刀單擲開(kāi)關(guān)SW2與第一選通信號(hào)CSO和第二選通信號(hào)CSl相連,在第一選通信號(hào)CSO和第二選通信號(hào)CSl的不同狀態(tài)下，切換第一單刀單擲開(kāi)關(guān)SWl和第二單刀單擲開(kāi)關(guān)SW2的開(kāi)啟和關(guān)閉；第二選通驅(qū)動(dòng)電路30的輸出端分別與移位寄存器單元SRc+1和移位寄存器單元SRd+1相連，當(dāng)移位寄存器單元SRc+1和移位寄存器單元SRd+1任一被選通時(shí)，至該被選通的移位寄存器單元結(jié)束掃描。
[0248]較佳地，還可以在移位寄存器單元的輸入端與對(duì)應(yīng)第一選通驅(qū)動(dòng)電路20的輸出端連接或門(mén)電路(如圖11中的或門(mén)電路Or Gatel和Or Gate2)。
[0249]本發(fā)明實(shí)施例還提供一種顯示裝置，包括上述柵極驅(qū)動(dòng)電路。該顯示裝置可以為液晶面板、液晶顯示器、液晶電視、有機(jī)電致發(fā)光顯示OLED面板、OLED顯示器、OLED電視或電子紙等顯示裝置。
[0250]本發(fā)明實(shí)施例提供了一種新型的選通驅(qū)動(dòng)電路，最少可以采用22個(gè)薄膜晶體管實(shí)現(xiàn)不同輸出端的選通。在柵極驅(qū)動(dòng)電路上設(shè)置所述選通驅(qū)動(dòng)電路，在具體實(shí)施時(shí)，當(dāng)時(shí)序控制器T-CON進(jìn)入部分顯示(Partial Display)模式時(shí)，時(shí)序控制器先保持CSO和CSl信號(hào)為低電平，同時(shí)通知源極驅(qū)動(dòng)電路進(jìn)行掃黑動(dòng)作，之后再切換CSO和CSl的電平至相應(yīng)的部分顯示配置狀態(tài)，選擇從預(yù)設(shè)的某一移位寄存器單元開(kāi)始掃描，在某些柵線不需要掃描時(shí)，對(duì)應(yīng)的移位寄存器單元不工作，且對(duì)應(yīng)的源極驅(qū)動(dòng)電路的輸出端輸出低電平，降低了柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路的功耗。
[0251]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種選通驅(qū)動(dòng)電路，其特征在于，至少包括: 兩個(gè)選通控制子電路和兩個(gè)選通驅(qū)動(dòng)子電路，一個(gè)選通控制子電路與一個(gè)選通驅(qū)動(dòng)子電路相對(duì)應(yīng)； 各選通控制子電路的輸入端分別與選通信號(hào)端相連，輸出端分別與其對(duì)應(yīng)的選通驅(qū)動(dòng)子電路的第一輸入端相連； 各選通驅(qū)動(dòng)子電路的第二輸入端都與輸入信號(hào)源相連，各選通驅(qū)動(dòng)子電路的輸出端為選通端; 在同一時(shí)刻，通過(guò)所述選通信號(hào)端輸出的第一選通信號(hào)和第二選通信號(hào)控制所述各選通控制子電路，使得僅有一個(gè)選通驅(qū)動(dòng)子電路的選通端被選通，被選通的選通端輸出所述輸入信號(hào)源輸入的信號(hào)。
2.根據(jù)權(quán)利要求1所述的選通驅(qū)動(dòng)電路，其特征在于，所述兩個(gè)選通控制子電路分別為第一選通控制子電路和第二選通控制子電路；兩個(gè)選通驅(qū)動(dòng)子電路分別為第一選通驅(qū)動(dòng)子電路和第二選通驅(qū)動(dòng)子電路； 還包括: 第三選通控制子電路和第三選通驅(qū)動(dòng)子電路。
3.根據(jù)權(quán)利要求2所述的選通驅(qū)動(dòng)電路，其特征在于，還包括: 第四選通控制子電路和第四選通驅(qū)動(dòng)子電路。
4.根據(jù)權(quán)利要求3所述的選通驅(qū)動(dòng)電路，其特征在于，所述第一選通驅(qū)動(dòng)子電路包括: 第一導(dǎo)通用薄膜晶體管和第一關(guān)斷用薄膜晶體管；所述第一導(dǎo)通用薄膜晶體管的柵極和第一關(guān)斷用薄膜晶體管的柵極與所述第一選通控制子電路相連；第一導(dǎo)通用薄膜晶體管的源極和第一關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第一選通端相連；第一導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第一關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；所述第二選通驅(qū)動(dòng)子電路包括: 第二導(dǎo)通用薄膜晶體管和第二關(guān)斷用薄膜晶體管；所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極與所述第二選通控制子電路相連；第二導(dǎo)通用薄膜晶體管的源極和第二關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第二選通端相連；第二導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第二關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；所述第一導(dǎo)通用薄膜晶體管和第二導(dǎo)通用薄膜晶體管為P型薄膜晶體管，所述第一關(guān)斷用薄膜晶體管和第二關(guān)斷用薄膜晶體管為n型薄膜晶體管。
5.根據(jù)權(quán)利要求4所述的選通驅(qū)動(dòng)電路，其特征在于，所述第三選通驅(qū)動(dòng)子電路包括: 第三導(dǎo)通用薄膜晶體管和第三關(guān)斷用薄膜晶體管；所述第三導(dǎo)通用薄膜晶體管的柵極和第三關(guān)斷用薄膜晶體管的柵極與所述第三選通控制子電路相連；第三導(dǎo)通用薄膜晶體管的源極和第三關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第一選通端相連；第三導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第三關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；所述第四選通驅(qū)動(dòng)子電路包括: 第四導(dǎo)通用薄膜晶體管和第四關(guān)斷用薄膜晶體管；所述第四導(dǎo)通用薄膜晶體管的柵極和第四關(guān)斷用薄膜晶體管的柵極與所述第四選通控制子電路相連；第四導(dǎo)通用薄膜晶體管的源極和第四關(guān)斷用薄膜晶體管的源極相連，同時(shí)與第一選通端相連；第四導(dǎo)通用薄膜晶體管的漏極與所述輸入信號(hào)源相連；第四關(guān)斷用薄膜晶體管的漏極與低電平信號(hào)源相連；所述第三導(dǎo)通用薄膜晶體管和第四導(dǎo)通用薄膜晶體管為P型薄膜晶體管，所述第三關(guān)斷用薄膜晶體管和第四關(guān)斷用薄膜晶體管為n型薄膜晶體管。
6.根據(jù)權(quán)利要求5所述的選通驅(qū)動(dòng)電路，其特征在于，所述選通信號(hào)端包括第一選通信號(hào)端和第二選通信號(hào)端；第一選通信號(hào)端和第二選通信號(hào)端分別用于輸出所述第一選通信號(hào)和第二選通信號(hào)。
7.根據(jù)權(quán)利要求6所述的選通驅(qū)動(dòng)電路，其特征在于，所述第一選通控制子電路包括:第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管； 所述第一薄膜晶體管的源極與所述第一導(dǎo)通用薄膜晶體管的柵極和第一關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第一選通信號(hào)端相連； 所述第二薄膜晶體管的源極與所述第一薄膜晶體管的源極相連，柵極和漏極與所述第二選通信號(hào)端相連； 所述第三薄膜晶體管的源極與第四薄膜晶體管的漏極相連，源極和柵極與高電平信號(hào)源相連； 所述第四薄膜晶體管的柵極與第二薄膜晶體管的源極相連，源極與低電平信號(hào)源相連； 所述第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管和第四薄膜晶體管為n型薄膜晶體管。
8.根據(jù)權(quán)利要求7所述的選通驅(qū)動(dòng)電路，其特征在于，所述第二選通控制子電路包括:第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管和第九薄膜晶體管；` 所述第五薄膜晶體管的源極與所述第七薄膜晶體管的柵極相連，柵極和漏極與所述第二選通信號(hào)端相連； 所述第六薄膜晶體管的源極與第七薄膜晶體管的漏極相連，源極和柵極與高電平信號(hào)源相連； 所述第七薄膜晶體管的源極與低電平信號(hào)源相連； 所述第八薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第七薄膜晶體管的漏極相連； 所述第九開(kāi)關(guān)晶體管的柵極和漏極與所述第一選通信號(hào)端相連； 所述第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管和第九薄膜晶體管為n型薄膜晶體管。
9.根據(jù)權(quán)利要求7所述的選通驅(qū)動(dòng)電路，其特征在于， 所述第二選通控制子電路包括:第八薄膜晶體管和第九薄膜晶體管； 所述第八薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第四薄膜晶體管的漏極相連； 所述第九開(kāi)關(guān)晶體管的柵極和漏極與所述第一選通信號(hào)端相連； 所述第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體、第八薄膜晶體管和第九薄膜晶體管為n型薄膜晶體管。
10.根據(jù)權(quán)利要求9所述的選通驅(qū)動(dòng)電路，其特征在于，所述第三選通控制子電路包括:第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管、第十三薄膜晶體管和第十四薄膜晶體管；所述第十薄膜晶體管的源極與所述第十二薄膜晶體管的柵極相連，柵極和漏極與所述第一選通信號(hào)端相連； 所述第十一薄膜晶體管的源極與第十二薄膜晶體管的漏極相連，源極和柵極與高電平信號(hào)源相連； 所述第十二薄膜晶體管的源極與低電平信號(hào)源相連； 所述第十三薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第十二薄膜晶體管的漏極相連； 所述第十四開(kāi)關(guān)晶體管的柵極和漏極與所述第二選通信號(hào)端相連； 所述第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管、第十三薄膜晶體管和第十四薄膜晶體管為n型薄膜晶體管。
11.根據(jù)權(quán)利要求9所述的選通驅(qū)動(dòng)電路，其特征在于， 所述第三選通控制子電路包括:第十三薄膜晶體管和第十四薄膜晶體管； 所述第十三薄膜晶體管的源極與所述第二導(dǎo)通用薄膜晶體管的柵極和第二關(guān)斷用薄膜晶體管的柵極相連，柵極和漏極與所述第四薄膜晶體管的漏極相連； 所述第十四開(kāi)關(guān)晶體管的柵極和漏極與所述第二選通信號(hào)端相連； 所述第十三薄膜晶體管和第十四薄膜晶體管為n型薄膜晶體管。
12.根據(jù)權(quán)利要求11所述的選通驅(qū)動(dòng)電路，其特征在于，所述第四選通控制子電路包括:第十五薄膜晶體管、第十六薄膜晶體管、第十七薄膜晶體管、第十八薄膜晶體管、第十九薄膜晶體管和第二十薄膜晶體管； 所述第十五薄膜晶體管的柵極和漏極與高電平信號(hào)源相連，源極與所述第十六薄膜晶體管的漏極相連； 所述第十六薄膜晶體管的柵極與所述第一選通信號(hào)端相連，源極與低電平信號(hào)源相連，漏極與所述第十七薄膜晶體管的漏極相連； 所述第十七薄膜晶體管的柵極與漏極相連，源極與所述第四導(dǎo)通用薄膜晶體管和第四關(guān)斷用薄膜晶體管的柵極相連； 所述第十八薄膜晶體管的柵極和漏極與高電平信號(hào)源相連，源極與所述第十九薄膜晶體管的漏極相連； 所述第十九薄膜晶體管的柵極與所述第一選通信號(hào)端相連，源極與低電平信號(hào)源相連，漏極與所述第二十薄膜晶體管的漏極相連； 所述第二十薄膜晶體管的柵極與漏極相連，源極與所述第四導(dǎo)通用薄膜晶體管和第四關(guān)斷用薄膜晶體管的柵極相連； 所述第十五薄膜晶體管、第十六薄膜晶體管、第十七薄膜晶體管、第十八薄膜晶體管、第十九薄膜晶體管和第二十薄膜晶體管為n型薄膜晶體管。
13.根據(jù)權(quán)利要求1所述的選通驅(qū)動(dòng)電路，其特征在于，所述輸入信號(hào)源輸入的信號(hào)為柵極掃描觸發(fā)信號(hào)或柵極掃描終止信號(hào)。
14.一種柵極驅(qū)動(dòng)電路，包括相互級(jí)聯(lián)的移位寄存器單元，其特征在于，還包括權(quán)利要求1-13任一權(quán)項(xiàng)所述的選通驅(qū)動(dòng)電路，所述選通驅(qū)動(dòng)電路的各選通端分別與多個(gè)待選通的電路的輸入端對(duì)應(yīng)相連，用于為待選通的電路提供輸入信號(hào)源輸入的信號(hào)，所述待選通的電路為所述移位寄存器單元。
15.一種顯示裝置，其特征在于，包 括權(quán)利要求14所述的柵極驅(qū)動(dòng)電路。
【文檔編號(hào)】G09G3/20GK103680442SQ201310655614
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年12月6日 優(yōu)先權(quán)日:2013年12月6日
【發(fā)明者】鄭亮亮, 金婷婷, 徐飛 申請(qǐng)人:合肥京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司