亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

顯示驅(qū)動(dòng)器集成電路、顯示系統(tǒng)及其顯示數(shù)據(jù)處理方法

文檔序號(hào):2539236閱讀:269來(lái)源:國(guó)知局
顯示驅(qū)動(dòng)器集成電路、顯示系統(tǒng)及其顯示數(shù)據(jù)處理方法
【專利摘要】提供了一種顯示驅(qū)動(dòng)器集成電路,其包括:分配器,其被配置為輸出顯示數(shù)據(jù);多個(gè)先進(jìn)先出(FIFO)存儲(chǔ)器,其被配置為根據(jù)外部時(shí)鐘從分配器接收顯示數(shù)據(jù)并且響應(yīng)于內(nèi)部時(shí)鐘輸出顯示數(shù)據(jù);和多個(gè)圖形存儲(chǔ)器,其被配置為從FIFO存儲(chǔ)器接收顯示數(shù)據(jù)。
【專利說(shuō)明】顯示驅(qū)動(dòng)器集成電路、顯示系統(tǒng)及其顯示數(shù)據(jù)處理方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2012年9月24日提交到韓國(guó)知識(shí)產(chǎn)權(quán)局的韓國(guó)專利申請(qǐng)第10-2012-0105823號(hào)的優(yōu)先權(quán),其公開(kāi)通過(guò)引用整體結(jié)合于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思涉及顯示驅(qū)動(dòng)器集成電路、包括該顯示驅(qū)動(dòng)器集成電路的顯示系統(tǒng)、及其顯示數(shù)據(jù)處理方法。
【背景技術(shù)】
[0004]隨著包括高清電視機(jī)(HDTV)類型的超級(jí)分辨率顯示器模塊的智能手機(jī)的問(wèn)世,可能需要使用有機(jī)發(fā)光顯示器(OLED)和/或低溫多晶硅液晶顯示器(LTPS-1XD)技術(shù)的、寬屏擴(kuò)展圖形陣列(WXGA) (800x1280)或全HD類型(1080x1920)的超級(jí)分辨率移動(dòng)顯示驅(qū)動(dòng)器集成電路(DDI)。當(dāng)超級(jí)分辨率移動(dòng)顯示器被驅(qū)動(dòng)時(shí),考慮到減少應(yīng)用處理器(AP)的電流消耗、熱量、和負(fù)擔(dān),DDI可能對(duì)于用于低功率驅(qū)動(dòng)的各種解決方案成為必要。
[0005]此外,通過(guò)高速串行接口(HSSI)在DDI和CMOS圖像傳感器(CIS)和移動(dòng)AP之間傳輸?shù)臄?shù)據(jù)量可以增加以便應(yīng)對(duì)諸如全HD的超級(jí)分辨率。因此,可能存在對(duì)于具有高速驅(qū)動(dòng)能力的DDI的需要。

【發(fā)明內(nèi)容】

[0006]本發(fā)明構(gòu)思的示范性實(shí)施例提供了一種顯示驅(qū)動(dòng)器集成電路(DDI),包括:分配器,其被配置為輸出顯示數(shù)據(jù);多個(gè)先進(jìn)先出(FIFO)存儲(chǔ)器,其被配置為根據(jù)外部時(shí)鐘從分配器接收顯示數(shù)據(jù)并且響應(yīng)于內(nèi)部時(shí)鐘輸出顯示數(shù)據(jù);和多個(gè)圖形存儲(chǔ)器,其被配置為從FIFO存儲(chǔ)器接收顯示數(shù)據(jù)。
[0007]內(nèi)部時(shí)鐘的頻率高于外部時(shí)鐘的頻率。
[0008]分配器以第一頻率接收顯示數(shù)據(jù)。
[0009]顯示數(shù)據(jù)以第二頻率從分配器輸出,其中第二頻率等于或高于除以FIFO存儲(chǔ)器的數(shù)量之后的第一頻率。
[0010]顯示數(shù)據(jù)以第三頻率從FIFO存儲(chǔ)器輸出,其中第三頻率高于第二頻率并且低于
第一頻率。
[0011]顯示數(shù)據(jù)以第三頻率從FIFO存儲(chǔ)器輸出,其中第三頻率等于內(nèi)部時(shí)鐘的頻率。
[0012]FIFO存儲(chǔ)器的數(shù)量等于圖形存儲(chǔ)器的數(shù)量。
[0013]分配器經(jīng)由高速串行接口接收顯示數(shù)據(jù)。
[0014]分配器以125MHz的頻率接收顯示數(shù)據(jù)。
[0015]DDI還包括被配置為生成內(nèi)部時(shí)鐘的振蕩器。
[0016]本發(fā)明構(gòu)思的示范性實(shí)施例提供了 DDI,包括:分配器,其被配置為輸出顯示數(shù)據(jù);多個(gè)FIFO存儲(chǔ)器,其被配置為從分配器接收顯示數(shù)據(jù)并且輸出顯示數(shù)據(jù);和多個(gè)圖形存儲(chǔ)器,其被配置為響應(yīng)于內(nèi)部時(shí)鐘從FIFO存儲(chǔ)器接收顯示數(shù)據(jù)并且響應(yīng)于內(nèi)部時(shí)鐘輸出顯示數(shù)據(jù)。
[0017]顯示數(shù)據(jù)根據(jù)位于內(nèi)部時(shí)鐘的上升沿的寫使能信號(hào)在圖形存儲(chǔ)器被接收。
[0018]顯示數(shù)據(jù)根據(jù)位于內(nèi)部時(shí)鐘的下降沿的掃描使能信號(hào)從圖形存儲(chǔ)器輸出。
[0019]DDI還包括被配置為控制寫使能信號(hào)和掃描使能信號(hào)的時(shí)序控制器。
[0020]在圖形存儲(chǔ)器接收顯示數(shù)據(jù)所用的頻率與從圖形存儲(chǔ)器輸出顯示數(shù)據(jù)所用的頻率相同。
[0021]顯示數(shù)據(jù)根據(jù)外部時(shí)鐘被FIFO存儲(chǔ)器接收,并且顯示數(shù)據(jù)響應(yīng)于內(nèi)部時(shí)鐘從FIFO存儲(chǔ)器輸出。
[0022]內(nèi)部時(shí)鐘的頻率高于外部時(shí)鐘的頻率。
[0023]圖形存儲(chǔ)器不包括仲裁電路。
[0024]DDI還包括被配置為生成內(nèi)部時(shí)鐘的振蕩器。
[0025]圖形存儲(chǔ)器的每一個(gè)具有相應(yīng)的FIFO存儲(chǔ)器。
[0026]本發(fā)明構(gòu)思的示范性實(shí)施例提供了 DDI,包括:分配器,其被配置為輸出顯示數(shù)據(jù);多個(gè)FIFO存儲(chǔ)器,其被配置為從分配器接收顯示數(shù)據(jù);和多個(gè)圖形存儲(chǔ)器,其被配置為從FIFO存儲(chǔ)器接收顯示數(shù)據(jù),其中FIFO存儲(chǔ)器對(duì)中的每一對(duì)與相應(yīng)的圖形存儲(chǔ)器對(duì)共享數(shù)據(jù)線。
[0027]FIFO存儲(chǔ)器以第一頻率從分配器接收顯示數(shù)據(jù),并且以第二頻率經(jīng)由數(shù)據(jù)線輸出顯示數(shù)據(jù),其中第二頻率高于第一頻率。
[0028]FIFO存儲(chǔ)器根據(jù)外部時(shí)鐘從分配器接收顯示數(shù)據(jù),并且響應(yīng)于內(nèi)部時(shí)鐘輸出顯示數(shù)據(jù)。
[0029]圖形存儲(chǔ)器響應(yīng)于內(nèi)部時(shí)鐘從FIFO存儲(chǔ)器接收顯示數(shù)據(jù)。
[0030]本發(fā)明構(gòu)思的示范性實(shí)施例提供了 DDI的數(shù)據(jù)處理方法,包括:根據(jù)外部時(shí)鐘將來(lái)自分配器的顯示數(shù)據(jù)寫入多個(gè)FIFO存儲(chǔ)器;響應(yīng)于內(nèi)部時(shí)鐘將來(lái)自FIFO存儲(chǔ)器的顯示數(shù)據(jù)寫入多個(gè)圖形存儲(chǔ)器;以及響應(yīng)于內(nèi)部時(shí)鐘將圖形存儲(chǔ)器的顯示數(shù)據(jù)掃描至圖像數(shù)據(jù)處理塊。
【專利附圖】

【附圖說(shuō)明】
[0031]通過(guò)參考附圖詳細(xì)描述本發(fā)明構(gòu)思的示范性實(shí)施例,本發(fā)明構(gòu)思的以上及其它特征將變得更加清楚。
[0032]圖1是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示系統(tǒng)的框圖。
[0033]圖2是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的數(shù)據(jù)分組的圖。
[0034]圖3是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示時(shí)序圖。
[0035]圖4A是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的移動(dòng)產(chǎn)業(yè)處理器接口(MIPI)數(shù)據(jù)的輸入的圖。
[0036]圖4B是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的MIPI數(shù)據(jù)的輸入的圖。
[0037]圖5是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示驅(qū)動(dòng)器集成電路(DDI)的示圖。
[0038]圖6是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例,示出圖5中的每個(gè)圖形存儲(chǔ)器的寫操作和掃描操作的時(shí)序的圖。
[0039]圖7是示出當(dāng)執(zhí)行根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的交織時(shí)的數(shù)據(jù)的時(shí)序的圖。
[0040]圖8A是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的分配器的交織的圖。
[0041]圖SB是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的分配器的交織的圖。
[0042]圖9A是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI的框圖。
[0043]圖9B是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI的框圖。
[0044]圖10是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI的框圖。
[0045]圖11是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的移動(dòng)DDI的框圖。
[0046]圖12是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示數(shù)據(jù)處理方法的流程圖。
[0047]圖13是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示系統(tǒng)的框圖。
[0048]圖14是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示系統(tǒng)的框圖。
【具體實(shí)施方式】
[0049]此后,將參考附圖詳細(xì)描述本發(fā)明構(gòu)思的示范性實(shí)施例。然而,本發(fā)明構(gòu)思可以以各種不同的形式具體實(shí)現(xiàn),并且不應(yīng)該被理解為限制在這里闡述的實(shí)施例。貫穿附圖和說(shuō)明書,相似的參考標(biāo)號(hào)可以指代相似的元素。
[0050]圖1是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示系統(tǒng)的框圖。參考圖1,顯示系統(tǒng)10可以包括應(yīng)用處理器(以下,可以稱為“AP”)12、顯示驅(qū)動(dòng)器集成電路(以下,可以成為“DDI”)14和顯示面板16。
[0051]AP12可以控制顯示系統(tǒng)10的總體操作。AP12可以響應(yīng)于時(shí)鐘ECLK輸入和輸出數(shù)據(jù)分組,其中每個(gè)數(shù)據(jù)分組具有顯示數(shù)據(jù)。這里,數(shù)據(jù)分組可以包括顯示數(shù)據(jù)、水平同步信號(hào)Hsync、垂直同步信號(hào)Vsync、數(shù)據(jù)使能信號(hào)DE、等等。
[0052]DDI14可以通過(guò)移動(dòng)接口從AP12接收數(shù)據(jù)分組,并且可以輸出水平同步信號(hào)Hsync、垂直同步信號(hào)Vsync、數(shù)據(jù)使能信號(hào)DE、顯示數(shù)據(jù)RGB數(shù)據(jù)、時(shí)鐘PCLK。這里,所述移動(dòng)接口可以是高速串行接口,諸如移動(dòng)產(chǎn)業(yè)處理器接口(MIPI)、移動(dòng)顯示數(shù)字接口(MDDI)、緊湊型顯示端口(⑶P)、移動(dòng)像素鏈路(MPL)、電流模式先進(jìn)差分信令(CMADS)、等等。在下面的示范性實(shí)施例中,假設(shè)DDI14根據(jù)MIPI進(jìn)行接口操作。
[0053]DDI14可以包括用于高速串行接口的圖形存儲(chǔ)器(例如,圖形隨機(jī)存取存儲(chǔ)器(GRAM))。這里,GRAM可以用來(lái)減少AP12的電流消耗、熱量、和負(fù)擔(dān)。GRAM可以被配置為寫入從AP12輸入的顯示數(shù)據(jù),并且通過(guò)掃描操作輸出寫入的數(shù)據(jù)。在示范性實(shí)施例中,GRAM可以是雙端口動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
[0054]DDI14可以被配置為不包括用于高速串行接口的圖形存儲(chǔ)器。在這種情況下,DDI14可以緩沖數(shù)據(jù)分組以便輸出顯示數(shù)據(jù)。在下面的示范性實(shí)施例中,假設(shè)DDI14使用GRAM。
[0055]顯示面板16可以在DDI14的控制下按幀顯示數(shù)據(jù)(例如,顯示數(shù)據(jù))。顯示面板16可以是有機(jī)發(fā)光顯示(OLED)面板、液晶顯示(IXD)面板、等離子顯示面板(PDP)、電泳顯示面板、或者電潤(rùn)濕顯示面板。然而,顯示面板16不限于此。
[0056]通過(guò)包括使用GRAM的DDI14,顯示系統(tǒng)10可以用于高速接口。
[0057]圖2是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的數(shù)據(jù)分組的圖。在圖2中,數(shù)據(jù)分組可以是按水平方向顯示在顯示面板16上的數(shù)據(jù)。數(shù)據(jù)分組可以包括水平速度動(dòng)作(HSA)分組、水平后沿(HBP)分組、水平活動(dòng)(HACT)分組、和水平前沿(HFP)分組。然而,本發(fā)明構(gòu)思的數(shù)據(jù)分組不限于此。
[0058]DDI14 (參考圖1)可以接收將要按水平方向顯示的數(shù)據(jù)分組以便輸出數(shù)據(jù)使能信號(hào)DE、水平同步信號(hào)Hsync、RGB數(shù)據(jù)D [23:0]和時(shí)鐘PCLK。這里,時(shí)鐘PCLK可以是從AP12(參考圖1)提供的時(shí)鐘ECLK (參考圖1)。
[0059]在圖2中,示出了將按水平方向顯示的數(shù)據(jù)分組。然而,將按垂直方向顯示的數(shù)據(jù)分組可以與將按水平方向顯示的數(shù)據(jù)分組相同或基本相同。
[0060]圖3是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示時(shí)序圖。參考圖3,圖2中顯示的幀可以被不出。
[0061]在水平方向上,幀可以包括基于水平同步信號(hào)Hsync的水平速度動(dòng)作(HSA)、水平后沿(HBP)、水平活動(dòng)(HACT)和水平前沿(HFP)。
[0062]在垂直方向上,幀可以包括基于垂直同步信號(hào)Vsync的垂直速度動(dòng)作(VSA)、垂直后沿(VBP)、垂直活動(dòng)(VACT)和垂直前沿(VFP)。
[0063]上述幀的顯示時(shí)序值可以根據(jù)顯示面板16 (參考圖1)的分辨率而不同。
[0064]為了描述方便,假設(shè)數(shù)據(jù)分組根據(jù)MIPI在AP12與DDI14 (參考圖1)之間傳輸。
[0065]圖4A是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的MIPI數(shù)據(jù)的輸入的圖。參考圖4A,示出了其中顯示數(shù)據(jù)根據(jù)4通道MIPI被輸入的示例。使用4通道MIPI,數(shù)據(jù)分組MIPIDATA [7:0], MIPI DATA [15:8]、MIPI DATA [23:16]、和 MIPI DATA[31:24]可以以 IGbps 的頻率從AP12 (參考圖1)被傳輸?shù)紻DI14。換句話說(shuō),如果IGbps是基于所述MIPI的4通道按字節(jié)轉(zhuǎn)換的,則可以使用125MHz的外部時(shí)鐘MIPI CLK接收顯示數(shù)據(jù)??梢栽诿恳粋€(gè)字節(jié)時(shí)鐘,換句話說(shuō),每125MHz (=8ns),輸入32位顯示數(shù)據(jù)。此外,每三個(gè)時(shí)鐘MIPI CLK(例如,圖1中的ECLK)可以接收四像素?cái)?shù)據(jù)。這里,像素?cái)?shù)據(jù)可以由一個(gè)字節(jié)的紅色數(shù)據(jù)、一個(gè)字節(jié)的綠色數(shù)據(jù)、和一個(gè)字節(jié)的藍(lán)色數(shù)據(jù)形成。
[0066]例如,在圖4A中,PD[47:24]的像素?cái)?shù)據(jù)I包括MIPI CLK的第一時(shí)段中的暗色陰影的R、G、B,H)[47:24]的像素?cái)?shù)據(jù)2包括MIPI CLK的第一時(shí)段和第二時(shí)段中的淺亮色陰影的R、G、B, PD [47:24]的像素?cái)?shù)據(jù)3包括MIPICLK的第二時(shí)段和第三時(shí)段中的更淺亮色陰影的R、G、B,而Η)[23:0]的像素?cái)?shù)據(jù)4包括MIPI CLK的第三時(shí)段中的最少陰影的R、G、B0
[0067]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的MIPI數(shù)據(jù)的數(shù)據(jù)分組不限于根據(jù)4通道MIPI輸入。根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的MIPI數(shù)據(jù)的數(shù)據(jù)分組可以根據(jù)至少一個(gè)通道的MIPI輸入。
[0068]圖4B是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的MIPI數(shù)據(jù)的輸入的圖。參考圖4B,示出了其中顯示數(shù)據(jù)根據(jù)3通道MIPI被輸入的示例。
[0069]在圖4B中,可以在每一個(gè)字節(jié)時(shí)鐘,換句話說(shuō),每125MHz (=8ns),輸入24位顯示數(shù)據(jù)。此外,每三個(gè)時(shí)鐘MIPI CLK (例如,圖1中的ECLK)可以接收三像素?cái)?shù)據(jù)。例如,在圖4B中,PD [23:0]的像素?cái)?shù)據(jù)I包括MIPI CLK的第一時(shí)段中的R、G、B,H) [23:0]的像素?cái)?shù)據(jù)2包括MIPI CLK的第二時(shí)段中的R、G、B,而Η)[23:0]的像素?cái)?shù)據(jù)3包括MIPI CLK的第三時(shí)段中的R、G、B。[0070]圖5是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI的示圖。根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDIlOO可以包括分配器120、多個(gè)先進(jìn)先出(FIFO)存儲(chǔ)器141到14N (N是大于2的整數(shù))、和多個(gè)圖形存儲(chǔ)器161到16N。
[0071]分配器120可以響應(yīng)于外部時(shí)鐘MIPI CLK接收24位顯示數(shù)據(jù)(或者,像素?cái)?shù)據(jù)),以便將輸入的顯示數(shù)據(jù)交織為N (以下,可以稱為“N交織”)。這里,N交織可以是其中相鄰的顯示數(shù)據(jù)被存儲(chǔ)在N個(gè)不同的物理區(qū)域中以便從許多地方存取的技術(shù)。交織技術(shù)公開(kāi)于美國(guó)專利申請(qǐng)公開(kāi)第2011/0157200號(hào),其公開(kāi)通過(guò)引用整體結(jié)合于此。
[0072]分配器120可以不限于接收24位顯示數(shù)據(jù)。分配器120可以被配置為接收M位顯示數(shù)據(jù)(M是大于2的整數(shù))。在示范性實(shí)施例中,分配器120可以通過(guò)高速緩存存儲(chǔ)器或者直接存儲(chǔ)器存取(DMA)實(shí)現(xiàn)。
[0073]分配器120可以使用第一頻率fa接收顯示數(shù)據(jù),并且可以使用第二頻率fb輸出交織的顯示數(shù)據(jù)。這里,第一頻率fa可以是外部時(shí)鐘MIPI CLK的頻率,而第二頻率fb可以等于或聞?dòng)谕ㄟ^(guò)將第一頻率fa除以N所獲得的頻率fa/N。
[0074]FIFO存儲(chǔ)器141到14N中的每一個(gè)可以根據(jù)外部時(shí)鐘MIPI CLK存儲(chǔ)交織的24位顯示數(shù)據(jù)。FIFO存儲(chǔ)器141到14N中的每一個(gè)可以響應(yīng)于內(nèi)部時(shí)鐘OSC CLK輸出24位顯示數(shù)據(jù)(或者,像素?cái)?shù)據(jù))。這里,內(nèi)部時(shí)鐘OSC CLK的頻率可以低于外部時(shí)鐘MIPI CLK的頻率。因此,F(xiàn)IFO存儲(chǔ)器141到14N中的每一個(gè)可以用作異步FIFO存儲(chǔ)器。
[0075]FIFO存儲(chǔ)器141到14N中的每一個(gè)可以使用第二頻率fb存儲(chǔ)交織的顯示數(shù)據(jù),并且使用第三頻率fc輸出所存儲(chǔ)的顯示數(shù)據(jù)。這里,第三頻率fc可以低于第一頻率fa并且高于第二頻率fb。換句話說(shuō),從FIFO存儲(chǔ)器141到14N讀取顯示數(shù)據(jù)的速度可以比將顯示數(shù)據(jù)寫入FIFO存儲(chǔ)器141到14N的速度更快。這可以滿足一個(gè)條件:在FIFO存儲(chǔ)器141到14N被顯示數(shù)據(jù)填滿之前,所存儲(chǔ)的顯示數(shù)據(jù)從FIFO存儲(chǔ)器141到14N中被抽出。
[0076]在示范性實(shí)施例中,F(xiàn)IFO存儲(chǔ)器141到14N中的每一個(gè)可以通過(guò)觸發(fā)器、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、或者雙端口 SRAM實(shí)現(xiàn)。
[0077]圖形存儲(chǔ)器161到16N可以響應(yīng)于內(nèi)部時(shí)鐘OSC CLK存儲(chǔ)分別從FIFO存儲(chǔ)器141到14N輸出的24位顯示數(shù)據(jù)。圖形存儲(chǔ)器161到16N中的每一個(gè)可以響應(yīng)于內(nèi)部時(shí)鐘OSCCLK掃描所存儲(chǔ)的24位顯示數(shù)據(jù)。
[0078]在示范性實(shí)施例中,圖形存儲(chǔ)器161到16N中的每一個(gè)可以通過(guò)DRAM或者雙端口DRAM實(shí)現(xiàn)。
[0079]如上所述,圖形存儲(chǔ)器161到16N中的每一個(gè)可以響應(yīng)于內(nèi)部時(shí)鐘OSCCLK執(zhí)行寫操作和掃描操作。圖形存儲(chǔ)器161到16N的時(shí)鐘域可以通過(guò)內(nèi)部時(shí)鐘OSC CLK合成。
[0080]圖形存儲(chǔ)器161到16N中的每一個(gè)可以被配置為使能通過(guò)一維/ 二維地址排列的對(duì)寫操作的訪問(wèn)或者對(duì)掃描操作的訪問(wèn)。
[0081]圖6是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例,示出圖5中的圖形存儲(chǔ)器中的每一個(gè)的寫操作和掃描操作的時(shí)序的圖。參考圖6,可以響應(yīng)于內(nèi)部時(shí)鐘OSCCLK執(zhí)行寫操作和掃描操作。例如,可以響應(yīng)于內(nèi)部時(shí)鐘OSC CLK的上升沿執(zhí)行寫操作,并且可以響應(yīng)于內(nèi)部時(shí)鐘OSC CLK的下降沿執(zhí)行掃描操作。如圖6中所示,在執(zhí)行了三次寫操作之后,可以執(zhí)行一次掃描操作。
[0082]在一般圖形存儲(chǔ)器的情況下,仲裁電路可以用來(lái)在特定地址執(zhí)行寫操作和掃描操作,或者用來(lái)當(dāng)掃描命令和讀命令被同時(shí)輸入時(shí)執(zhí)行常規(guī)的寫/掃描/讀操作。因?yàn)橹俨秒娐返膶憰r(shí)鐘和掃描時(shí)鐘受限,一般圖形存儲(chǔ)器的最高頻率可能被仲裁電路限制。由于每個(gè)一般圖形存儲(chǔ)器包括其自身的仲裁電路,因此一般圖形存儲(chǔ)器的尺寸可能增大。另外,為了驅(qū)動(dòng)寬屏擴(kuò)展圖形陣列(WXGA)類型的超級(jí)分辨率顯示器,每幀可以向DDI提供4M比特或者更大的顯示數(shù)據(jù)(例如,IGbps/通道)。然而,一般圖形存儲(chǔ)器可以不使用其最高操作頻率處理在每幀中處理4M比特或更大的顯示數(shù)據(jù)。
[0083]另一方面,如圖6中所示,根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDIlOO (參考圖5)可以移除用于顯示數(shù)據(jù)的讀操作。例如,根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDIlOO可以響應(yīng)于外部主機(jī)的讀請(qǐng)求傳輸通過(guò)掃描操作而不是讀操作轉(zhuǎn)換的數(shù)據(jù)。根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDIlOO也可以移除限制最高操作頻率并且影響圖形存儲(chǔ)器的尺寸的仲裁電路。
[0084]如圖5中所示,根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDIlOO可以被配置為使用被用作寫時(shí)鐘和掃描時(shí)鐘的統(tǒng)一內(nèi)部時(shí)鐘OSC CLK來(lái)驅(qū)動(dòng)圖形存儲(chǔ)器161到16N。因而,圖形存儲(chǔ)器161到16N可以使用最高操作頻率處理為了驅(qū)動(dòng)超級(jí)分辨率顯示器而輸入的高速顯示數(shù)據(jù)。
[0085]圖7是示出當(dāng)執(zhí)行根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的交織時(shí)的數(shù)據(jù)時(shí)序的圖。參考圖7,示出了根據(jù)作為WXGA類型的超級(jí)分辨率顯示器(對(duì)應(yīng)于全高清(HD)顯示器類型)中的高速串行接口標(biāo)準(zhǔn)的4通道MIPI (例如,在125MHz的IGbps)的輸入數(shù)據(jù)的時(shí)序。8交織技術(shù)可以被應(yīng)用來(lái)滿足輸入數(shù)據(jù)的頻率條件。換句話說(shuō),如圖7中所示,在外部時(shí)鐘MIPICLK的六個(gè)周期的期間可以向分配器120提供八像素?cái)?shù)據(jù)(例如,PD[47:24]和Η)[23:0]的像素?cái)?shù)據(jù)1-8)。這里,一個(gè)像素?cái)?shù)據(jù)可以由24位數(shù)據(jù)形成。
[0086]分配器120可以在外部時(shí)鐘MIPI CLK的六個(gè)周期的期間交織將要被分別存儲(chǔ)在八個(gè)FIFO存儲(chǔ)器141到148中的八個(gè)像素?cái)?shù)據(jù)。FIFO存儲(chǔ)器141到148中的每一個(gè)可以在內(nèi)部時(shí)鐘OSC CLK的一個(gè)周期的期間輸出所存儲(chǔ)的像素?cái)?shù)據(jù)。換句話說(shuō),F(xiàn)IFO存儲(chǔ)器141到148中的每一個(gè)的寫速度f(wàn)b可以是大約48ns。FIFO存儲(chǔ)器141到148中的每一個(gè)的讀速度f(wàn)c可以比寫速度f(wàn)b更快。例如,F(xiàn)IFO存儲(chǔ)器141到148中的每一個(gè)的讀速度可以是大約30ns。這里,F(xiàn)IFO存儲(chǔ)器141到148中的每一個(gè)的讀速度f(wàn)c可以是圖形存儲(chǔ)器161到16N (參考圖5)中的每一個(gè)的寫速度。
[0087]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDIlOO (參考圖5)可以使用FIFO存儲(chǔ)器141到148來(lái)消除傳統(tǒng)的圖形存儲(chǔ)器所使用的仲裁電路。在本發(fā)明構(gòu)思的示范性實(shí)施例中,圖形存儲(chǔ)器161到16N中的每一個(gè)可以使用從DDIlOO的振蕩器生成的內(nèi)部時(shí)鐘OSC CLK存儲(chǔ)像素?cái)?shù)據(jù),而無(wú)需使用外部時(shí)鐘MIPICLK。換句話說(shuō),圖形存儲(chǔ)器161到16N中的每一個(gè)可以響應(yīng)于內(nèi)部時(shí)鐘OSCCLK而不是用于輸入/輸出操作(例如,寫操作和掃描操作)的時(shí)鐘來(lái)操作。
[0088]圖8A是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的分配器的交織的圖。參考圖8A,分配器120可以執(zhí)行8交織。對(duì)于8交織,可以使用32個(gè)存儲(chǔ)塊。32個(gè)存儲(chǔ)塊O到31可以被劃分為八個(gè)組GRAMl到GRAM8,GRAMl到GRAM8中的每一個(gè)包括四個(gè)存儲(chǔ)塊。這里,所述32個(gè)存儲(chǔ)塊可以通過(guò)至少一個(gè)或更多個(gè)圖形存儲(chǔ)器實(shí)現(xiàn)。
[0089]分配器120可以通過(guò)從第O個(gè)存儲(chǔ)塊到第31個(gè)存儲(chǔ)塊順序地執(zhí)行訪問(wèn)操作(例如,寫操作)來(lái)執(zhí)行8交織。
[0090]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的分配器120不限于執(zhí)行8交織。根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的分配器120可以執(zhí)行N交織,在N交織中多個(gè)存儲(chǔ)塊被劃分為N組并且所述N組被順序地訪問(wèn)。
[0091]圖SB是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的分配器的交織的圖。參考圖SB,多個(gè)圖形存儲(chǔ)器GRAMl到GRAMN中的每一個(gè)可以包括多個(gè)存儲(chǔ)塊O到N-1,并且分配器120每N次可以根據(jù)給定次序訪問(wèn)存儲(chǔ)塊一次。 [0092]圖9A是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI的框圖。參考圖9A,DDI200可以包括MIPI包裝器(wrapper)212、分片轉(zhuǎn)換器(slice converter)214、分配器220、振蕩器230、FIFO存儲(chǔ)器241到248、圖形存儲(chǔ)器261到268、時(shí)序控制器270、掃描控制器272、第一數(shù)據(jù)合并器281和第二數(shù)據(jù)合并器282、以及圖像數(shù)據(jù)處理塊290。
[0093]MIPI包裝器212可以根據(jù)高速串行接口接收顯示數(shù)據(jù),并且可以響應(yīng)于外部時(shí)鐘MIPI CLK輸出32位顯示數(shù)據(jù)。這里,外部時(shí)鐘MIPI CLK的頻率fa可以是大約125MHz。
[0094]分片轉(zhuǎn)換器214可以接收從MIPI包裝器212輸出的顯示數(shù)據(jù),并且可以響應(yīng)于外部時(shí)鐘MIPI CLK將輸入的顯示數(shù)據(jù)轉(zhuǎn)換為48位顯示數(shù)據(jù)(例如,2像素?cái)?shù)據(jù))。
[0095]分配器220可以從分片轉(zhuǎn)換器214接收48位顯示數(shù)據(jù)以便執(zhí)行N交織。為了描述方便,假設(shè)分配器220執(zhí)行8交織。
[0096]振蕩器230可以生成內(nèi)部時(shí)鐘OSC CLK。
[0097]FIFO存儲(chǔ)器241到248中的每一個(gè)可以使用頻率fb (≥fa/8)(例如,20.8MHz)執(zhí)行寫操作以便存儲(chǔ)分配器220所交織的24位顯示數(shù)據(jù)。FIFO存儲(chǔ)器241到248中的每一個(gè)可以使用高于20.SMHz的頻率執(zhí)行讀操作以便輸出所存儲(chǔ)的數(shù)據(jù)。在寫操作中,圖形存儲(chǔ)器261到268可以響應(yīng)于內(nèi)部時(shí)鐘OSC CLK存儲(chǔ)分別從FIFO存儲(chǔ)器241到248輸出的24位顯示數(shù)據(jù)。這里,內(nèi)部時(shí)鐘OSC CLK的頻率fc可以高于20.9MHz。換句話說(shuō),圖形存儲(chǔ)器261到268中的每一個(gè)的寫速度可以高于20.9MHz。
[0098]圖形存儲(chǔ)器261到268中的每一個(gè)可以包括多個(gè)存儲(chǔ)塊。圖形存儲(chǔ)器261到268可以共享諸如數(shù)據(jù)信號(hào)、命令信號(hào)、地址信號(hào)等等的信號(hào)。例如,第一圖形存儲(chǔ)器261可以包括四個(gè)存儲(chǔ)塊0、8、16、和24,并且所述四個(gè)存儲(chǔ)塊0、8、16、和24可以共享信號(hào)。
[0099]在掃描操作中,圖形存儲(chǔ)器261到268中的每一個(gè)可以響應(yīng)于內(nèi)部時(shí)鐘OSC CLK輸出24位顯示數(shù)據(jù)。時(shí)序控制器270可以生成用于控制圖形存儲(chǔ)器261到268中的每一個(gè)的寫操作或掃描操作的信號(hào)。時(shí)序控制器270可以被輸入內(nèi)部時(shí)鐘OSC CLK。
[0100]在示范性實(shí)施例中,用于圖形存儲(chǔ)器261到268中的每一個(gè)的掃描操作的頻率fd可以被確定,使得不會(huì)生成與用于寫操作的頻率fc有關(guān)的圖像褪色。
[0101]掃描控制器272可以響應(yīng)于來(lái)自時(shí)序控制器270的控制信號(hào)控制圖形存儲(chǔ)器261到268的掃描操作。
[0102]第一數(shù)據(jù)合并器281和第二數(shù)據(jù)合并器282中的每一個(gè)可以分別合并從圖形存儲(chǔ)器261到268中的兩個(gè)圖形存儲(chǔ)器輸出的24位顯示數(shù)據(jù)以便形成2像素?cái)?shù)據(jù)。圖像數(shù)據(jù)處理塊290可以存儲(chǔ)從第一數(shù)據(jù)合并器281和第二數(shù)據(jù)合并器282輸出的2像素?cái)?shù)據(jù)。圖像數(shù)據(jù)處理塊290可以是基于內(nèi)容的自動(dòng)亮度控制器或者源驅(qū)動(dòng)器塊的移位鎖存器。存儲(chǔ)的2像素?cái)?shù)據(jù)可以用于顯示。[0103]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI200可以對(duì)顯示數(shù)據(jù)執(zhí)行8交織,以便通過(guò)FIFO存儲(chǔ)器241到248將所交織的顯示數(shù)據(jù)存儲(chǔ)在圖形存儲(chǔ)器261到268中。
[0104]此外,根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI可以被配置為包括FIFO存儲(chǔ)器與圖形存儲(chǔ)器之間共享的線。
[0105]圖9B是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI的框圖。圖9B與圖9A相似,除了 FIFO存儲(chǔ)器對(duì)(例如,241、242 )中的每一對(duì)與相應(yīng)的圖形存儲(chǔ)器對(duì)(例如,261、262 )共享數(shù)據(jù)線之外。
[0106]在圖9A和圖9B中,示出和描述了其中圖像數(shù)據(jù)處理塊290將顯示數(shù)據(jù)作為2像素?cái)?shù)據(jù)進(jìn)行處理的示例。然而,本發(fā)明構(gòu)思的示范性實(shí)施例不限于此。圖像數(shù)據(jù)處理塊290可以將顯示數(shù)據(jù)作為4像素?cái)?shù)據(jù)進(jìn)行處理。
[0107]圖10是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI的框圖。參考圖10,DDI300可以包括MIPI包裝器312、分片轉(zhuǎn)換器314、分配器320、振蕩器330、FIF0存儲(chǔ)器341到348、圖形存儲(chǔ)器361到368、時(shí)序控制器370、掃描控制器372和圖像數(shù)據(jù)處理塊390。圖10中的DDI300可以被配置為與圖9A或圖9B中的DDI200相同或基本相同,除了圖9A或圖9B中的第一數(shù)據(jù)合并器281和第二數(shù)據(jù)合并器282被移除并且圖像數(shù)據(jù)處理塊390將顯示數(shù)據(jù)作為4像素?cái)?shù)據(jù)進(jìn)行處理之外。因此,對(duì)DDI300的進(jìn)一步描述將被省略。
[0108]圖11是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的移動(dòng)DDI的框圖。參考圖11,移動(dòng)DDI400可以包括MIPI包裝器412、總線控制器415、地址計(jì)數(shù)器416、分配器420、振蕩器430,FIFO存儲(chǔ)器441到448、圖形存儲(chǔ)器461到468、時(shí)序控制器470、掃描控制器472和圖像數(shù)據(jù)處理塊490。在移動(dòng)DDI400中,圖9A或圖9B中的分片轉(zhuǎn)換器314可以通過(guò)總線控制器415和地址計(jì)數(shù)器416 (例如,414)實(shí)現(xiàn)。
[0109]總線控制器415可以從MIPI包裝器412接收顯示數(shù)據(jù),并且響應(yīng)于數(shù)據(jù)使能信號(hào)DE [1: O]和時(shí)鐘PCLK輸出像素?cái)?shù)據(jù)H) [47:0]。這里,時(shí)鐘PCLK可以是外部時(shí)鐘MIPI CLK。
[0110]地址計(jì)數(shù)器416可以接收時(shí)鐘PCLK和數(shù)據(jù)使能信號(hào)DE[1:O]以便輸出地址DADl和 DAD2。
[0111]分配器420可以從地址計(jì)數(shù)器416接收地址DADl和DAD2,并且從總線控制器415接收時(shí)鐘PCLK、數(shù)據(jù)使能信號(hào)DE[1:0]、和像素?cái)?shù)據(jù)H)[47:0],并且可以將像素?cái)?shù)據(jù)PD [47:0]實(shí)時(shí)存儲(chǔ)在與地址DADl和DAD2相對(duì)應(yīng)的FIFO存儲(chǔ)器441到448中。換句話說(shuō),分配器420可以對(duì)像素?cái)?shù)據(jù)Η)[47:0](例如,2像素?cái)?shù)據(jù))執(zhí)行8交織,以便將所交織的像素?cái)?shù)據(jù)PD [47:0]存儲(chǔ)在FIFO存儲(chǔ)器441到448中。
[0112]FIFO存儲(chǔ)器441到448中的每一個(gè)可以響應(yīng)于寫使能信號(hào)WEN輸出地址WAD和I字節(jié)數(shù)據(jù)DO到D7。這里,寫使能信號(hào)WEN可以使用如圖6中所描述的內(nèi)部時(shí)鐘OSC CLK的上升沿。地址WAD可以是指示相應(yīng)的GRAM的存儲(chǔ)塊的值。
[0113]圖形存儲(chǔ)器461到468中的每一個(gè)可以響應(yīng)于掃描使能信號(hào)SEN,對(duì)與地址SAD相對(duì)應(yīng)的存儲(chǔ)塊執(zhí)行掃描操作,并且可以響應(yīng)于輸出使能信號(hào)OEN輸出掃描的數(shù)據(jù)D0_l[23:0]到D0_4[23:0]。這里,掃描使能信號(hào)SEN可以使用如圖6中所示的內(nèi)部時(shí)鐘OSC CLK的下降沿。
[0114]時(shí)序控制器470可以生成時(shí)鐘計(jì)數(shù)器信號(hào)CLKCNT和線計(jì)數(shù)器信號(hào)LINECNT。
[0115]掃描控制器472可以響應(yīng)于時(shí)鐘計(jì)數(shù)器信號(hào)CLKCNT和線計(jì)數(shù)器信號(hào)LINECNT生成掃描使能信號(hào)SEN、地址SAD和輸出使能信號(hào)OEN。
[0116]掃描控制器472可以輸出圖像數(shù)據(jù)處理使能信號(hào)IP_DE、水平同步信號(hào)IP_Hsync、垂直同步信號(hào)IP_Vsync、以及第一顯示數(shù)據(jù)IP_DATA0和第二顯示數(shù)據(jù)IP_DATA1。這里第一顯示數(shù)據(jù)IP_DATA0和第二顯示數(shù)據(jù)IP_DATA1可以是從圖形存儲(chǔ)器461到468掃描的數(shù)據(jù)。
[0117]圖像數(shù)據(jù)處理塊490可以響應(yīng)于圖像數(shù)據(jù)處理使能信號(hào)IP_DE將第一顯示數(shù)據(jù)IP_DATA0和第二顯示數(shù)據(jù)IP_DATA1作為2像素?cái)?shù)據(jù)進(jìn)行處理。
[0118]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的移動(dòng)DDI400可以通過(guò)圖形存儲(chǔ)器461到468高速處理數(shù)據(jù),其中圖形存儲(chǔ)器461到468被配置為通過(guò)8交織技術(shù)執(zhí)行寫操作和通過(guò)4交織技術(shù)執(zhí)行掃描操作。
[0119]圖12是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示數(shù)據(jù)處理方法的流程圖。下面,將參考圖1到圖12描述顯示數(shù)據(jù)處理方法。
[0120]在操作S110,通過(guò)FIFO存儲(chǔ)器2η (η是大于2的整數(shù))交織的顯示數(shù)據(jù)可以被存儲(chǔ)在圖形存儲(chǔ)器中。在操作S120,可以通過(guò)η交織技術(shù)掃描圖形存儲(chǔ)器中存儲(chǔ)的顯示數(shù)據(jù)。在操作S130,所掃描的顯示數(shù)據(jù)可以作為預(yù)定的像素?cái)?shù)據(jù)被處理。
[0121]使用所述顯示數(shù)據(jù)處理方法,可以通過(guò)使用交織技術(shù)同時(shí)執(zhí)行寫操作和掃描操作來(lái)高速處理顯示數(shù)據(jù)。
[0122]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI可以不包括限制存儲(chǔ)顯示數(shù)據(jù)的圖形存儲(chǔ)器的最高操作頻率并且引起圖形存儲(chǔ)器的尺寸增大的仲裁電路。
[0123]使用根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI,通過(guò)添加FIFO存儲(chǔ)器,DDI的最高操作頻率可以增大,而不管WXGA(800x1280)顯示器類型和全HD( 1080x1920或者1920x1080)顯示器類型的超級(jí)分辨率顯示器的輸入數(shù)據(jù)的頻率的增大。
[0124]使用根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI,有可能通過(guò)FIFO存儲(chǔ)器交織圖形存儲(chǔ)器的輸入數(shù)據(jù),并且有可能將每個(gè)存儲(chǔ)塊布置得適合于物理布局方面所需的芯片尺寸。
[0125]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的DDI可以通過(guò)將時(shí)鐘域改為具有8交織電路和FIFO存儲(chǔ)器來(lái)以相對(duì)較低的速度驅(qū)動(dòng),從而減小顯示操作中消耗的電流。
[0126]本發(fā)明構(gòu)思的示范性實(shí)施例可以不限于DDI (例如,MIPI數(shù)字命令集(DCS)命令模式)。本發(fā)明構(gòu)思的示范性實(shí)施例可以應(yīng)用在其中主機(jī)(例如,應(yīng)用處理器)包括用于存儲(chǔ)圖像數(shù)據(jù)的幀緩沖器和用于處理圖像數(shù)據(jù)的時(shí)序控制器的結(jié)構(gòu)上。本發(fā)明構(gòu)思的示范性實(shí)施例可以應(yīng)用在包括被配置為交織圖像數(shù)據(jù)并且處理所交織的圖像數(shù)據(jù)的圖形存儲(chǔ)器的全部設(shè)備上。
[0127]圖13是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示系統(tǒng)的框圖。參考圖13,顯示系統(tǒng)1000可以包括顯示驅(qū)動(dòng)器集成電路1100、顯示面板1200、觸摸屏控制器1300、觸摸屏1400、圖像處理器1500、和主機(jī)控制器1600。
[0128]在顯示系統(tǒng)1000中,顯示驅(qū)動(dòng)器集成電路1100可以被配置為向顯示面板1200提供顯示數(shù)據(jù),而觸摸屏控制器1300可以連接至與顯示面板1200重疊的觸摸屏1400并且被配置為從觸摸屏1400接收感測(cè)數(shù)據(jù)。顯示驅(qū)動(dòng)器集成電路1100可以被配置為執(zhí)行參考圖1到圖12所描述的、根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示數(shù)據(jù)處理方法。主機(jī)控制器1600可以是應(yīng)用處理器或者圖形卡。[0129]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示系統(tǒng)1000可以應(yīng)用在移動(dòng)電話機(jī)(例如,Galaxy S、Galaxy Note、iPhone 等等)、平板個(gè)人計(jì)算機(jī)(PC)(例如,Galaxy Tab、iPad 等
坐、坐坐
[0130]圖14是示出根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示系統(tǒng)的框圖。參考圖14,顯示系統(tǒng)2000可以包括應(yīng)用處理器2100、顯示驅(qū)動(dòng)器集成電路2200和面板2300。應(yīng)用處理器2100和面板2300中的每一個(gè)可以被配置為與圖1中的應(yīng)用處理器12和顯不面板16相同或基本相同。
[0131]顯示驅(qū)動(dòng)器集成電路2200可以包括邏輯塊2210、分配器2220、源驅(qū)動(dòng)器塊2230、電源塊2240和圖形存儲(chǔ)器GRAMl?GRAM N。邏輯塊2210可以控制顯示驅(qū)動(dòng)器集成電路2200的全部操作。分配器2220可以被配置為與圖SB中的分配器120相同或基本相同。源驅(qū)動(dòng)器塊2230可以從圖形存儲(chǔ)器GRAMl?GRAM N接收顯示數(shù)據(jù)并且向面板2300傳送該顯示數(shù)據(jù)。電源塊2240可以接收電力供應(yīng)并且生成與顯示數(shù)據(jù)相對(duì)應(yīng)的灰度電壓。
[0132]根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施例的顯示數(shù)據(jù)處理方法可以存儲(chǔ)在通過(guò)主板相互連接的至少一個(gè)微芯片/集成電路、硬件邏輯和存儲(chǔ)器設(shè)備中,并且可以通過(guò)由微處理器運(yùn)行的軟件或者固件、ASIC (專用集成電路)、FPGA (現(xiàn)場(chǎng)可編程門陣列)、或者其組合實(shí)現(xiàn)。
[0133]雖然已經(jīng)參考本發(fā)明構(gòu)思的示范性實(shí)施例具體地示出和描述了本發(fā)明構(gòu)思,本領(lǐng)域普通技術(shù)人員將清楚,可以在這里進(jìn)行各種形式和細(xì)節(jié)上的改變而不脫離由所附權(quán)利要求所定義的本發(fā)明構(gòu)思的精神和范圍。
【權(quán)利要求】
1.一種顯示驅(qū)動(dòng)器集成電路DDI,包括: 分配器,其被配置為輸出顯示數(shù)據(jù); 多個(gè)先進(jìn)先出FIFO存儲(chǔ)器,其被配置為根據(jù)外部時(shí)鐘從分配器接收顯示數(shù)據(jù)并且響應(yīng)于內(nèi)部時(shí)鐘輸出顯示數(shù)據(jù);和 多個(gè)圖形存儲(chǔ)器,其被配置為從FIFO存儲(chǔ)器接收顯示數(shù)據(jù)。
2.如權(quán)利要求1所述的DDI,其中內(nèi)部時(shí)鐘的頻率高于外部時(shí)鐘的頻率。
3.如權(quán)利要求1所述的DDI,其中所述分配器以第一頻率接收顯示數(shù)據(jù)。
4.如權(quán)利要求3所述的DDI,其中所述顯示數(shù)據(jù)以第二頻率從分配器輸出,其中第二頻率等于或高于除以FIFO存儲(chǔ)器的數(shù)量之后的第一頻率。
5.如權(quán)利要求4所述的DDI,其中所述顯示數(shù)據(jù)以第三頻率從FIFO存儲(chǔ)器輸出,其中第三頻率高于第二頻率并且低于第一頻率。
6.如權(quán)利要求4所述的DDI,其中所述顯示數(shù)據(jù)以第三頻率從FIFO存儲(chǔ)器輸出,其中第三頻率等于內(nèi)部時(shí)鐘的頻率。
7.如權(quán)利要求1所述的DDI,其中FIFO存儲(chǔ)器的數(shù)量等于圖形存儲(chǔ)器的數(shù)量。
8.如權(quán)利要求1所述的DDI,其中所述分配器經(jīng)由高速串行接口接收顯示數(shù)據(jù)。
9.如權(quán)利要求1所述的DDI,其中所述分配器以125MHz的頻率接收顯示數(shù)據(jù)。
10.如權(quán)利要求1所述的`DDI,還包括被配置為生成內(nèi)部時(shí)鐘的振蕩器。
11.一種顯示驅(qū)動(dòng)器集成電路DDI,包括: 分配器,其被配置為輸出顯示數(shù)據(jù); 多個(gè)先進(jìn)先出FIFO存儲(chǔ)器,其被配置為從分配器接收顯示數(shù)據(jù)并且輸出顯示數(shù)據(jù);和多個(gè)圖形存儲(chǔ)器,其被配置為響應(yīng)于內(nèi)部時(shí)鐘從FIFO存儲(chǔ)器接收顯示數(shù)據(jù)并且響應(yīng)于內(nèi)部時(shí)鐘輸出顯示數(shù)據(jù)。
12.如權(quán)利要求11所述的DDI,其中所述顯示數(shù)據(jù)根據(jù)位于內(nèi)部時(shí)鐘的上升沿的寫使能信號(hào)在圖形存儲(chǔ)器被接收。
13.如權(quán)利要求12所述的DDI,其中所述顯示數(shù)據(jù)根據(jù)位于內(nèi)部時(shí)鐘的下降沿的掃描使能信號(hào)從圖形存儲(chǔ)器輸出。
14.如權(quán)利要求13所述的DDI,還包括被配置為控制寫使能信號(hào)和掃描使能信號(hào)的時(shí)序控制器。
15.如權(quán)利要求11所述的DDI,其中在圖形存儲(chǔ)器接收顯示數(shù)據(jù)所用的頻率與從圖形存儲(chǔ)器輸出顯示數(shù)據(jù)所用的頻率相同。
16.如權(quán)利要求11所述的DDI,其中所述顯示數(shù)據(jù)根據(jù)外部時(shí)鐘被FIFO存儲(chǔ)器接收,并且所述顯示數(shù)據(jù)響應(yīng)于內(nèi)部時(shí)鐘從FIFO存儲(chǔ)器輸出。
17.如權(quán)利要求16所述的DDI,其中內(nèi)部時(shí)鐘的頻率高于外部時(shí)鐘的頻率。
18.如權(quán)利要求11所述的DDI,其中所述圖形存儲(chǔ)器不包括仲裁電路。
19.如權(quán)利要求11所述的DDI,還包括被配置為生成內(nèi)部時(shí)鐘的振蕩器。
20.如權(quán)利要求11所述的DDI,其中所述圖形存儲(chǔ)器的每一個(gè)具有相應(yīng)的FIFO存儲(chǔ)器。
21.一種顯示驅(qū)動(dòng)器集成電路DDI,包括: 分配器,其被配置為輸出顯示數(shù)據(jù);多個(gè)先進(jìn)先出FIFO存儲(chǔ)器,其被配置為從分配器接收顯示數(shù)據(jù);和 多個(gè)圖形存儲(chǔ)器,其被配置為從FIFO存儲(chǔ)器接收顯示數(shù)據(jù), 其中FIFO存儲(chǔ)器對(duì)中的每一對(duì)與相應(yīng)的圖形存儲(chǔ)器對(duì)共享數(shù)據(jù)線。
22.如權(quán)利要求21所述的DDI,其中所述FIFO存儲(chǔ)器以第一頻率從分配器接收顯示數(shù)據(jù),并且以第二頻率經(jīng)由數(shù)據(jù)線輸出顯示數(shù)據(jù),其中第二頻率高于第一頻率。
23.如權(quán)利要求21所述的DDI,其中所述FIFO存儲(chǔ)器根據(jù)外部時(shí)鐘從分配器接收顯示數(shù)據(jù),并且響應(yīng)于內(nèi)部時(shí)鐘輸出顯示數(shù)據(jù)。
24.如權(quán)利要求21所述的DDI,其中所述圖形存儲(chǔ)器響應(yīng)于內(nèi)部時(shí)鐘從FIFO存儲(chǔ)器接收顯示數(shù)據(jù)。
25.—種顯示驅(qū)動(dòng)器集成電路的數(shù)據(jù)處理方法,包括: 根據(jù)外部時(shí)鐘將來(lái)自分配器的顯示數(shù)據(jù)寫入多個(gè)先進(jìn)先出FIFO存儲(chǔ)器; 響應(yīng)于內(nèi)部時(shí)鐘將來(lái)自FIFO存儲(chǔ)器的顯示數(shù)據(jù)寫入多個(gè)圖形存儲(chǔ)器;以及 響應(yīng)于內(nèi)部時(shí)鐘將圖形存 儲(chǔ)器的顯示數(shù)據(jù)掃描至圖像數(shù)據(jù)處理塊。
【文檔編號(hào)】G09G3/20GK103680383SQ201310439282
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年9月24日 優(yōu)先權(quán)日:2012年9月24日
【發(fā)明者】裵鐘坤, 金度慶, 金哲楛, 樸俊豪, 禹秀泳, 車致鎬, 李政桓 申請(qǐng)人:三星電子株式會(huì)社
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1