專利名稱：一種像素電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種像素電路及顯示裝置。
背景技術(shù)：
有機(jī)發(fā)光二極管(Organic Light Emitting Diode, OLED)作為一種電流型發(fā)光器件，因其所具有的自發(fā)光、快速響應(yīng)、寬視角和可制作在柔性襯底上等特點(diǎn)而越來(lái)越多地被應(yīng)用于高性能顯示領(lǐng)域當(dāng)中。OLED按驅(qū)動(dòng)方式可分為PMOLED (Passive Matrix Driving0LED，無(wú)源矩陣驅(qū)動(dòng)有機(jī)發(fā)光二極管)和AMOLED (Active Matrix Driving 0LED，有源矩陣·驅(qū)動(dòng)有機(jī)發(fā)光二極管)兩種。傳統(tǒng)的PMOLED隨著顯示裝置尺寸的增大，通常需要降低單個(gè)像素的驅(qū)動(dòng)時(shí)間，因而需要增大瞬態(tài)電流，從而導(dǎo)致功耗的大幅上升。而在AMOLED技術(shù)中，每個(gè)OLED均通過(guò)TFT (Thin Film Transistor,薄膜晶體管)開(kāi)關(guān)電路逐行掃描輸入電流，可以很好地解決這些問(wèn)題。在現(xiàn)有的AMOLED面板中，TFT開(kāi)關(guān)電路多采用低溫多晶硅薄膜晶體管(LTPS TFT)或氧化物薄膜晶體管(Oxide TFT)。與一般的非晶硅薄膜晶體管(amorphous-Si TFT)相比，LTPS TFT和Oxide TFT具有更高的遷移率和更穩(wěn)定的特性，更適合應(yīng)用于AMOLED顯示中。但是由于晶化工藝和制作水平的限制，導(dǎo)致在大面積玻璃基板上制作的TFT開(kāi)關(guān)電路常常在諸如閾值電壓、遷移率等電學(xué)參數(shù)上出現(xiàn)非均勻性，從而使得各個(gè)TFT的閾值電壓偏移不一致，這將導(dǎo)致OLED顯示器件的電流差異和亮度差異，并被人眼所感知；另外，在長(zhǎng)時(shí)間加壓和高溫下也會(huì)導(dǎo)致TFT的閾值電壓出現(xiàn)漂移，由于顯示畫(huà)面不同，面板各部分TFT的閾值漂移量不同，從而造成顯示亮度差異，由于這種差異與之前顯示的圖像有關(guān)，因此常呈現(xiàn)為殘影現(xiàn)象。

實(shí)用新型內(nèi)容本實(shí)用新型的實(shí)施例提供一種像素電路及顯示裝置，可以有效地補(bǔ)償TFT的閾值電壓漂移，提高顯示裝置發(fā)光亮度的均勻性，提升顯示效果。為達(dá)到上述目的，本實(shí)用新型的實(shí)施例采用如下技術(shù)方案本實(shí)用新型實(shí)施例的一方面，提供一種像素電路，包括第一晶體管、第二晶體管、存儲(chǔ)電容以及用于驅(qū)動(dòng)發(fā)光器件的第三晶體管；所述第一晶體管的柵極連接掃描線，其第一極連接所述第三晶體管的柵極，其第二極連接控制電源線；所述第二晶體管的柵極連接所述掃描線，其第一極連接數(shù)據(jù)線，其第二極連接所述發(fā)光器件的一端；所述第三晶體管的第一極連接所述控制電源線，其第二極連接所述發(fā)光器件的一端;所述存儲(chǔ)電容的一端連接第一電源電壓，其另一端連接所述第三晶體管的柵極；所述發(fā)光器件的另一端連接第二電源電壓。[0013]進(jìn)一步地,還包括第四晶體管；所述第四晶體管的柵極連接控制線，其第一極連接所述第一電源電壓，其第二極連接所述控制電源線。所述第四晶體管為N型晶體管或P型晶體管；所述第四晶體管的第一極為源極，其第二極為漏極。所述第一晶體管、所述第二晶體管和所述第三晶體管均為N型晶體管；或，所述第一晶體管和所述第二晶體管為P型晶體管，所述第三晶體管為N型晶體管；所述第一晶體管、所述第二晶體管和所述第三晶體管的第一極均為源極，所述第一晶體管、所述第二晶體管和所述第三晶體管的第二極均為漏極。所述發(fā)光器件為有機(jī)發(fā)光二級(jí)管。本實(shí)用新型實(shí)施例的另一方面，提供一種顯示裝置，包括如上所述的像素電路。本實(shí)用新型實(shí)施例提供的像素電路及顯示裝置，通過(guò)多個(gè)晶體管和電容對(duì)電路進(jìn)行開(kāi)關(guān)和充放電控制，可以使得存儲(chǔ)電容保持第三晶體管柵極和源極之間的柵源電壓不變，從而使得通過(guò)第三晶體管的電流與該第三晶體管的閾值電壓無(wú)關(guān)，補(bǔ)償了由于第三晶體管的閾值電壓的不一致或偏移所造成的流過(guò)發(fā)光器件的電流差異，提高了顯示裝置發(fā)光亮度的均勻性，顯著提升了顯示效果。此外，由于這樣一種結(jié)構(gòu)的像素電路結(jié)構(gòu)簡(jiǎn)單，晶體管的數(shù)量較少，從而可以減少覆蓋晶體管的遮光區(qū)域的面積，有效增大顯示裝置的開(kāi)口率。

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本實(shí)用新型實(shí)施例提供的一種像素電路的連接結(jié)構(gòu)示意圖；圖2為驅(qū)動(dòng)圖1所示像素電路的各信號(hào)線的時(shí)序圖；圖3為本實(shí)用新型實(shí)施例提供的另一像素電路的連接結(jié)構(gòu)示意圖；圖4為驅(qū)動(dòng)圖3所示像素電路的各信號(hào)線的時(shí)序圖；圖5為圖3所示像素電路在預(yù)充階段的等效電路示意圖；圖6為圖3所示像素電路在補(bǔ)償階段的等效電路示意圖；圖7為圖3所示像素電路在發(fā)光階段的等效電路示意圖；圖8為本實(shí)用新型實(shí)施例提供的一種像素電路驅(qū)動(dòng)方法的流程示意圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。[0034]本實(shí)用新型實(shí)施例提供的像素電路1，如圖1所示，包括第一晶體管Tl、第二晶體管T2、存儲(chǔ)電容C以及用于驅(qū)動(dòng)發(fā)光器件L的第三晶體管T3。第一晶體管Tl的柵極連接掃描線SCAN，其第一極連接第三晶體管T3的柵極，其第二極連接控制電源線EMVdd。第二晶體管T2的柵極連接掃描線SCAN，其第一極連接數(shù)據(jù)線DATA，其第二極連接發(fā)光器件L的一端。第三晶體管T3的第一極連接控制電源線EMVdd，其第二極連接發(fā)光器件L的一端。存儲(chǔ)電容C的一端連接第一電源電壓(Vdd)，其另一端連接第三晶體管T3的柵極。發(fā)光器件L的另一端連接第二電源電壓(Vss)。需要說(shuō)明的是，本實(shí)用新型實(shí)施例中的發(fā)光器件L可以是現(xiàn)有技術(shù)中包括LED (Light Emitting Diode,發(fā)光二極管)或 OLED (Organic Light Emitting Diode,有機(jī)發(fā)光二極管)在內(nèi)的多種電流驅(qū)動(dòng)發(fā)光器件。在本實(shí)用新型實(shí)施例中，是以O(shè)LED為例進(jìn)行的說(shuō)明。本實(shí)用新型實(shí)施例提供的像素電路，通過(guò)多個(gè)晶體管和電容對(duì)電路進(jìn)行開(kāi)關(guān)和充放電控制，可以使得存儲(chǔ)電容保持第三晶體管柵極和源極之間的柵源電壓不變，從而使得通過(guò)第三晶體管的電流與該第三晶體管的閾值電壓無(wú)關(guān)，補(bǔ)償了由于第三晶體管的閾值電壓的不一致或偏移所造成的流過(guò)發(fā)光器件的電流差異，提高了顯示裝置發(fā)光亮度的均勻性，顯著提升了顯示效果。此外，由于這樣一種結(jié)構(gòu)的像素電路結(jié)構(gòu)簡(jiǎn)單，晶體管的數(shù)量較少，從而可以減少覆蓋晶體管的遮光區(qū)域的面積，有效增大顯示裝置的開(kāi)口率。其中，第一晶體管Tl、第二晶體管T2和第三晶體管T3均可以為N型晶體管；或者第一晶體管Tl和第二晶體管T2可以為P型晶體管，第三晶體管T3可以為N型晶體管。以第一晶體管Tl、是以第二晶體管T2和第三晶體管T3均為N型晶體管為例，在圖1所示的像素電路的工作時(shí)，其工作過(guò)程具體可以分為三個(gè)階段，分別為預(yù)充階段、補(bǔ)償階段和發(fā)光階段。圖2是圖1所示像素電路工作過(guò)程中各信號(hào)線的時(shí)序圖。如圖2所示，在圖中分別用1、II和III來(lái)相應(yīng)地表示預(yù)充階段、補(bǔ)償階段和發(fā)光階段。在預(yù)充階段中，控制電源線EMVdd、掃描線SCAN、第二電源電壓(即電源Vss電壓)以及數(shù)據(jù)線DATA均輸入高電平。此時(shí)，第一晶體管Tl、第二晶體管T2和第三晶體管T3導(dǎo)通，第一電源電壓控制發(fā)光器件L處于關(guān)閉狀態(tài)，同時(shí)數(shù)據(jù)線DATA輸入數(shù)據(jù)信號(hào)，控制電源線EMVdd輸入控制信號(hào)，以便第三晶體管T3柵極一端電壓為第一電源電壓(即電源Vdd電壓)，第三晶體管T3連接發(fā)光器件L的一端為數(shù)據(jù)信號(hào)的電壓(即Vdata)。在補(bǔ)償階段中，控制電源線EMVdd輸入低電平，掃描線SCAN、第二電源電壓以及數(shù)據(jù)線DATA均輸入高電平。此時(shí)，保持第一晶體管Tl、第二晶體管T2和第三晶體管T3導(dǎo)通，以便第三晶體管T3柵極一端電壓通過(guò)第一晶體管Tl、第二晶體管T2和第三晶體管T3放電。在發(fā)光階段中，控制電源線EMVdd輸入高電平，掃描線SCAN、第二電源電壓以及數(shù)據(jù)線DATA均輸入低電平。此時(shí)，關(guān)閉第一晶體管Tl和第二晶體管T2，導(dǎo)通第三晶體管T3，同時(shí)控制電源線EMVdd輸入控制信號(hào)，以便存儲(chǔ)電容C保持第三晶體管T3的柵源電壓，通過(guò)第三晶體管T3的電流驅(qū)動(dòng)發(fā)光器件L發(fā)光。[0048]需要說(shuō)明的是，當(dāng)?shù)谝痪w管Tl和第二晶體管T2為P型晶體管時(shí)，掃描線SCAN的時(shí)序可以與上述圖2中SCAN時(shí)序相反(即二者的相位差為180度)。進(jìn)一步地，如圖3所示，本實(shí)用新型實(shí)施例提供的像素電路I還可以包括第四晶體管T4?！さ谒木w管T4的柵極連接控制線EM，其第一極連接第一電源電壓，即電源Vdd電壓，其第二極連接控制電源線EMVdd。在本實(shí)用新型實(shí)施例所提供的像素電路中，第四晶體管T4可以為N型晶體管或P型晶體管，以N型晶體管為例，本實(shí)用新型實(shí)施例提供的N型晶體管均可以為N型增強(qiáng)型TFT (Thin Film Transistor，薄膜晶體管)或N型耗盡型TFT。其中，第一晶體管Tl、第二晶體管T2、第三晶體管T3和第四晶體管T4的第一極均可以指的是源極，第二極則均可以指的是漏極。以下以第一晶體管Tl、第二晶體管T2、第三晶體管T3和第四晶體管T4均為N型增強(qiáng)型TFT為例，對(duì)本實(shí)用新型實(shí)施例提供的像素電路的工作過(guò)程進(jìn)行詳細(xì)說(shuō)明。與前述實(shí)施例類似的，在圖3所示的像素電路的工作時(shí)，其工作過(guò)程同樣包括三個(gè)階段，分別為預(yù)充階段、補(bǔ)償階段和發(fā)光階段。圖4是圖3所示像素電路工作過(guò)程中各信號(hào)線的時(shí)序圖。如圖2所示，在圖中分別用1、II和III來(lái)相應(yīng)地表示預(yù)充階段、補(bǔ)償階段和發(fā)光階段。第一階段為預(yù)充階段，該階段的等效電路如圖5所示。在預(yù)充階段中，掃描線SCAN和控制線EM均為高電平，數(shù)據(jù)線DATA輸出的電壓(Vdata)此時(shí)為高電壓，第二電源電壓(Vss)為高電平以保證OLED不發(fā)光。此時(shí)，晶體管T1、T2、T3和T4均導(dǎo)通，OLED關(guān)斷。控制電源線EMVdd與第一電源電壓(Vdd)導(dǎo)通，晶體管Tl的源極NI點(diǎn)預(yù)充電壓為第一電源電壓，晶體管Τ3的源極Ν2預(yù)充電壓為數(shù)據(jù)線DATA輸出的電壓。第二階段為補(bǔ)償階段，該階段的等效電路如圖6所示。其中，掃描線SCAN為高電平，控制線EM為低電平。此時(shí)晶體管Tl、T2和T3導(dǎo)通，晶體管T4關(guān)斷。在這個(gè)階段，晶體管Tl的源極NI點(diǎn)通過(guò)導(dǎo)通的晶體管T 1、Τ2和Τ3進(jìn)行放電，直到NI點(diǎn)的電壓等于Vdata+Vth為止，此時(shí)N2點(diǎn)電壓為Vdata，其中，Vth即為晶體管T3的閾值電壓。第三階段為發(fā)光階段，該階段的等效電路如圖7所示。在這個(gè)階段，掃描線SCAN為低電平，控制線EM為高電平，第二電源電壓(Vss)為低電平。此時(shí)，晶體管T3和T4導(dǎo)通，同時(shí)晶體管Tl和T2關(guān)斷，控制電源線EMVdd與第一電源電壓(Vdd)導(dǎo)通，這樣一來(lái)，存儲(chǔ)電容C即連接在晶體管T3的柵源極之間以保持晶體管T3的柵源電壓Ves，其存儲(chǔ)的電荷保持不變，此時(shí)流過(guò)晶體管T3的電流用于驅(qū)動(dòng)OLED發(fā)光，該電流Imd為
1W Γ12IOled = _ · Mn .('似‘ .—· [VdEt3. + Vth - V th - ELVdd J
2L( I )
1W,μη· Cox---[Vdata - ELVdd ]
2L·其中，μ n為載流子遷移率，Cox為柵氧化層電容，W/L為晶體管寬長(zhǎng)比，Vdata為數(shù)據(jù)電壓，ELVdd為第一電源電壓的電壓，為所有像素單元共享，Vth為晶體管的閾值電壓?，F(xiàn)有技術(shù)中，不同像素單元之間的Vth不盡相同，且同一像素中的Vth還有可能隨時(shí)間發(fā)生漂移，這將造成顯示亮度差異，由于這種差異與之前顯示的圖像有關(guān)，因此常呈現(xiàn)為殘影現(xiàn)象。由以上式(I)可知，用于驅(qū)動(dòng)OLED發(fā)光的電流1_與晶體管T3的閾值電壓Vth無(wú)關(guān)，因此消除了晶體管閾值電壓非均勻性對(duì)顯示的影響。通過(guò)多個(gè)晶體管和電容對(duì)電路進(jìn)行開(kāi)關(guān)和充放電控制，可以使得存儲(chǔ)電容保持第三晶體管柵極和源極之間的柵源電壓不變，從而使得通過(guò)第三晶體管的電流與該第三晶體管的閾值電壓無(wú)關(guān)，補(bǔ)償了由于第三晶體管的閾值電壓的不一致或偏移所造成的流過(guò)發(fā)光器件的電流差異，提高了顯示裝置發(fā)光亮度的均勻性，顯著提升了顯示效果。此外，由于這樣一種結(jié)構(gòu)的像素電路結(jié)構(gòu)簡(jiǎn)單，晶體管的數(shù)量較少，從而可以減少覆蓋晶體管的遮光區(qū)域的面積，有效增大顯示裝置的開(kāi)口率。需要說(shuō)明的是，在上述實(shí)施例中，晶體管均是以增強(qiáng)型N型TFT為例進(jìn)行的說(shuō)明?；蛘撸瑯涌梢圆捎煤谋M型N型TFT，其不同之處在于，對(duì)于增強(qiáng)型TFT，閾值電壓Vth為正值，而對(duì)于耗盡型TFT，閾值電壓Vth為負(fù)值。在上述實(shí)施例中，第四晶體管T4可以為N型晶體管或P型晶體管，以上是以N型晶體管為例進(jìn)行的說(shuō)明，當(dāng)然，第四晶體管T4還可以采用P型晶體管，當(dāng)?shù)谒木w管T4為P型晶體管時(shí)，控制線EM的時(shí)序可以與上述圖4中EM時(shí)序相反(即二者的相位差為180度)。本實(shí)用新型實(shí)施例還提供一種顯示裝置，包括有機(jī)發(fā)光顯示器，其他顯示器等。所述顯示裝置包括如上所述的任意一種像素電路。所述顯示裝置可以包括多個(gè)像素單元陣列，每一個(gè)像素單元包括如上所述的任意一個(gè)像素電路。可選地，如圖3所示，一個(gè)第四晶體管T4對(duì)應(yīng)一列像素單元。具有與本實(shí)用新型前述實(shí)施例提供的像素電路相同的有益效果，由于像素電路在前述實(shí)施例中已經(jīng)進(jìn)行了詳細(xì)說(shuō)明，此處不再贅述。具體的，本實(shí)用新型實(shí)施例所提供的顯示裝置可以是包括LED顯示器或OLED顯示器在內(nèi)的具有電流驅(qū)動(dòng)發(fā)光器件的顯示裝置。本實(shí)用新型實(shí)施例提供的顯示裝置，包括像素電路，該像素電路通過(guò)多個(gè)晶體管和電容對(duì)電路進(jìn)行開(kāi)關(guān)和充放電控制，可以使得存儲(chǔ)電容保持第三晶體管柵極和源極之間的柵源電壓不變，從而使得通過(guò)第三晶體管的電流與該第三晶體管的閾值電壓無(wú)關(guān)，補(bǔ)償了由于第三晶體管的閾值電壓的不一致或偏移所造成的流過(guò)發(fā)光器件的電流差異，提高了顯示裝置發(fā)光亮度的均勻性，顯著提升了顯示效果。此外，由于這樣一種結(jié)構(gòu)的像素電路結(jié)構(gòu)簡(jiǎn)單，晶體管的數(shù)量較少，從而可以減少覆蓋晶體管的遮光區(qū)域的面積，有效增大顯示裝置的開(kāi)口率。本實(shí)用新型實(shí)施例提供的像素電路驅(qū)動(dòng)方法，可以應(yīng)用于前述實(shí)施例中所提供的像素電路，如圖8所示,包括S801、導(dǎo)通第一晶體管、第二晶體管和第三晶體管，第二電源電壓控制發(fā)光器件處于關(guān)閉狀態(tài)，同時(shí)數(shù)據(jù)線輸入數(shù)據(jù)信號(hào)，控制電源線輸入控制信號(hào)，以便該第三晶體管柵極一端電壓為第一電源電壓，該第三晶體管連接該發(fā)光器件的一端為數(shù)據(jù)信號(hào)的電壓。S802、保持第一晶體管、第二晶體管和第三晶體管導(dǎo)通，以便該第三晶體管柵極一端電壓通過(guò)第一晶體管、第二晶體管和第三晶體管放電。具體的，在該步驟之后，第三晶體管柵極一端的電壓為數(shù)據(jù)信號(hào)的電壓(即電壓Vdata)與第三晶體管的閾值電壓Vth之和，該第三晶體管連接發(fā)光器件的一端為數(shù)據(jù)信號(hào)的電壓。[0071]S803、關(guān)閉第一晶體管和第二晶體管，導(dǎo)通第三晶體管，同時(shí)控制電源線輸入控制信號(hào)，以便存儲(chǔ)電容保持該第三晶體管的柵源電壓，通過(guò)該第三晶體管的電流驅(qū)動(dòng)發(fā)光器件發(fā)光。由于第三晶體管柵源之間的電壓具有了第三晶體管的閾值電壓Vth，在發(fā)光器件的發(fā)光階段，該柵源電壓又將減去閾值電壓Vth，從而實(shí)現(xiàn)電壓補(bǔ)償，這樣一來(lái)，可以使得發(fā)光器件的驅(qū)動(dòng)電流與閾值電壓Vth無(wú)關(guān)。本實(shí)用新型實(shí)施例提供的包括像素電路驅(qū)動(dòng)方法，通過(guò)多個(gè)晶體管和電容對(duì)電路進(jìn)行開(kāi)關(guān)和充放電控制，可以使得存儲(chǔ)電容保持第三晶體管柵極和源極之間的柵源電壓不變，從而使得通過(guò)第三晶體管的電流與該第三晶體管的閾值電壓無(wú)關(guān)，補(bǔ)償了由于第三晶體管的閾值電壓的不一致或偏移所造成的流過(guò)發(fā)光器件的電流差異，提高了顯示裝置發(fā)光亮度的均勻性，顯著提升了顯示效果。此外，由于這樣一種結(jié)構(gòu)的像素電路結(jié)構(gòu)簡(jiǎn)單，晶體管的數(shù)量較少，從而可以減少覆蓋晶體管的遮光區(qū)域的面積，有效增大顯示裝置的開(kāi)口率。需要說(shuō)明的是，本實(shí)用新型實(shí)施例中的發(fā)光器件可以是現(xiàn)有技術(shù)中包括LED或OLED在內(nèi)的多種電流驅(qū)動(dòng)發(fā)光器件。在本實(shí)用新型實(shí)施例中，可以采用第四晶體管控制控制電源線。具體的，一個(gè)第四晶體管可以對(duì)應(yīng)一列像素電路。該第四晶體管的柵極連接控制線，其第一極連接第一電源電壓，其第二極連接控制電源線。第四晶體管可以為N型晶體管或P型晶體管。進(jìn)一步地，在本實(shí)用新型實(shí)施例中，第一晶體管、第二晶體管和第三晶體管均可以為N型晶體管；或者第一晶體管和第二晶體管可以為P型晶體管，第三晶體管可以為N型晶體管。需要說(shuō)明的是，當(dāng)僅包括第一晶體管、第二晶體管和第三晶體管，且第一晶體管、第二晶體管和第三晶體管均為N型晶體管時(shí)，控制信號(hào)的時(shí)序可以如圖2所示，包括第一階段控制電源線、掃描線、第二電源電壓以及數(shù)據(jù)線均輸入高電平。第二階段控制電源線輸入低電平，掃描線、第二電源電壓以及數(shù)據(jù)線均輸入高電平。第三階段控制電源線輸入高電平，掃描線、第二電源電壓以及數(shù)據(jù)線均輸入低電平。或者，當(dāng)?shù)谝痪w管、第二晶體管、第三晶體管和第四晶體管均為N型晶體管時(shí)，控制信號(hào)的時(shí)序可以如圖4所示，包括第一階段控制線、掃描線、第二電源電壓以及數(shù)據(jù)線均輸入高電平。第二階段控制線輸入低電平，掃描線、第二電源電壓以及數(shù)據(jù)線均輸入高電平。第三階段控制線輸入高電平，掃描線、第二電源電壓以及數(shù)據(jù)線均輸入低電平。例如，當(dāng)該第一晶體管、第二晶體管、第三晶體管和第四晶體管均為N型增強(qiáng)型薄膜晶體管時(shí)，步驟S801具體可以包括掃描線輸入高電平以便導(dǎo)通第一晶體管、第二晶體管和第三晶體管，第二電源電壓、數(shù)據(jù)線和控制線均輸入高電平，以便控制發(fā)光器件處于關(guān)閉狀態(tài)，該第三晶體管柵極一端電壓為第一電源電壓，該第三晶體管連接發(fā)光器件的一端為數(shù)據(jù)信號(hào)的電壓。[0090]其中，該步驟為預(yù)充階段，參照?qǐng)D2所示，掃描線SCAN和控制線EM均為高電平，數(shù)據(jù)線DATA輸出的電壓(Vdata)此時(shí)為高電壓，第二電源電壓(Vss)為高電平以保證OLED不發(fā)光。此時(shí)，晶體管T1、T2、T3和T4均導(dǎo)通，OLED關(guān)斷?？刂齐娫淳€EMVdd與第一電源電壓(Vdd)導(dǎo)通，晶體管Tl的源極NI點(diǎn)預(yù)充電壓為第一電源電壓，晶體管Τ3的源極預(yù)充電壓為數(shù)據(jù)線DATA輸出的電壓。相應(yīng)的，步驟S802具體可以包括掃描線輸入高電平以便保持第一晶體管、第二晶體管和第三晶體管導(dǎo)通，關(guān)閉第四晶體管以使控制電源線輸入低電平，以便第三晶體管柵極一端電壓通過(guò)第一晶體管、第二晶體管和第三晶體管放電。該步驟為補(bǔ)償階段，其中，掃描線SCAN為高電平，控制線EM為低電平。此時(shí)晶體管T1、T2和Τ3導(dǎo)通，晶體管Τ4關(guān)斷。在這個(gè)階段，晶體管Tl的源極NI點(diǎn)通過(guò)導(dǎo)通的晶體管Τ1、Τ2和Τ3進(jìn)行放電，直到NI點(diǎn)的電壓等于Vdata+Vth為止，其中，Vth即為晶體管T3的閾值電壓。步驟S803具體可以包括掃描線輸入低電平以關(guān)閉第一晶體管和第二晶體管，控制線輸入高電平以導(dǎo)通第三晶體管和所述第四晶體管，控制電源線輸入控制信號(hào)，以便存儲(chǔ)電容保持第三晶體管的柵源電壓，通過(guò)第三晶體管的電流驅(qū)動(dòng)發(fā)光器件發(fā)光。該步驟為發(fā)光階段，在這個(gè)階段，掃描線SCAN為低電平，控制線EM為高電平，第二電源電壓(Vss)為低電平。此時(shí)，晶體管T3和T4導(dǎo)通，同時(shí)晶體管Tl和T2關(guān)斷，控制電源線EMVdd與第一電源電壓(Vdd)導(dǎo)通，這樣一來(lái)，存儲(chǔ)電容C即連接在晶體管T3的柵源極之間以保持晶體管T3的柵源電壓Ves，其存儲(chǔ)的電荷保持不變，此時(shí)流過(guò)晶體管T3的電流驅(qū)動(dòng)OLED發(fā)光，且用于驅(qū)動(dòng)OLED發(fā)光的驅(qū)動(dòng)電流Imd與晶體管T3的閾值電壓Vth無(wú)關(guān)，因此消除了晶體管閾值電壓非均勻性對(duì)顯示的影響。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述方法實(shí)施例的全部或部分流程可以通過(guò)計(jì)算機(jī)程序指令相關(guān)的硬件來(lái)完成，前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括R0M、RAM、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)。以上所述，僅為本實(shí)用新型的具體實(shí)施方式
，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求1.一種像素電路，其特征在于，包括第一晶體管、第二晶體管、存儲(chǔ)電容以及用于驅(qū)動(dòng)發(fā)光器件的第三晶體管；所述第一晶體管的柵極連接掃描線，其第一極連接所述第三晶體管的柵極，其第二極連接控制電源線；所述第二晶體管的柵極連接所述掃描線，其第一極連接數(shù)據(jù)線，其第二極連接所述發(fā)光器件的一端；所述第三晶體管的第一極連接所述控制電源線，其第二極連接所述發(fā)光器件的一端； 所述存儲(chǔ)電容的一端連接第一電源電壓，其另一端連接所述第三晶體管的柵極；所述發(fā)光器件的另一端連接第二電源電壓。
2.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，還包括第四晶體管；所述第四晶體管的柵極連接控制線，其第一極連接所述第一電源電壓，其第二極連接所述控制電源線。
3.根據(jù)權(quán)利要求2所述的像素電路，其特征在于，所述第四晶體管為N型晶體管或P型晶體管；所述第四晶體管的第一極為源極，其第二極為漏極。
4.根據(jù)權(quán)利要求1或2所述的像素電路，其特征在于，所述第一晶體管、所述第二晶體管和所述第三晶體管均為N型晶體管；或，所述第一晶體管和所述第二晶體管為P型晶體管，所述第三晶體管為N型晶體管；所述第一晶體管、所述第二晶體管和所述第三晶體管的第一極均為源極，所述第一晶體管、所述第二晶體管和所述第三晶體管的第二極均為漏極。
5.根據(jù)權(quán)利要求1或2所述的像素電路，其特征在于，所述發(fā)光器件為有機(jī)發(fā)光二級(jí)管。
6.一種顯示裝置，其特征在于，包括如權(quán)利要求1至5中任一所述的像素電路。
專利摘要本實(shí)用新型實(shí)施例提供一種像素電路及顯示裝置，涉及顯示技術(shù)領(lǐng)域，可以有效地補(bǔ)償TFT的閾值電壓漂移，提高顯示裝置發(fā)光亮度的均勻性，提升顯示效果。包括第一晶體管、第二晶體管、存儲(chǔ)電容以及用于驅(qū)動(dòng)發(fā)光器件的第三晶體管；第一晶體管的柵極連接掃描線，其第一極連接第三晶體管的柵極，其第二極連接控制電源線；第二晶體管的柵極連接掃描線，其第一極連接數(shù)據(jù)線，其第二極連接發(fā)光器件的一端；第三晶體管的第一極連接控制電源線，其第二極連接發(fā)光器件的一端；存儲(chǔ)電容的一端連接第一電源電壓，其另一端連接第三晶體管的柵極；發(fā)光器件的另一端連接第二電源電壓。本實(shí)用新型實(shí)施例用于制造顯示面板。
文檔編號(hào)G09G3/32GK202855269SQ20122058867
公開(kāi)日2013年4月3日 申請(qǐng)日期2012年11月8日 優(yōu)先權(quán)日2012年11月8日
發(fā)明者宋丹娜, 吳仲遠(yuǎn) 申請(qǐng)人:京東方科技集團(tuán)股份有限公司